CN103970922A - 在半导体晶圆厂中以设计为基础的制程最佳化装置 - Google Patents

在半导体晶圆厂中以设计为基础的制程最佳化装置 Download PDF

Info

Publication number
CN103970922A
CN103970922A CN201310101021.8A CN201310101021A CN103970922A CN 103970922 A CN103970922 A CN 103970922A CN 201310101021 A CN201310101021 A CN 201310101021A CN 103970922 A CN103970922 A CN 103970922A
Authority
CN
China
Prior art keywords
processing procedure
designed
basic processing
design
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310101021.8A
Other languages
English (en)
Inventor
庄少特
林志诚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
System Co Ltd Of British Cayman Islands Shang Da Alliance
Original Assignee
System Co Ltd Of British Cayman Islands Shang Da Alliance
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by System Co Ltd Of British Cayman Islands Shang Da Alliance filed Critical System Co Ltd Of British Cayman Islands Shang Da Alliance
Publication of CN103970922A publication Critical patent/CN103970922A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Factory Administration (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)

Abstract

本发明提供一以设计为基础的制程最佳化装置，包括一分散式计算系统以及一以设计为基础的制程最佳化软件模块，该软件模块结合一设计扫描仪扫描并分析一半导体元件的设计数据，以供该半导体元件的制程最佳化使用。该以设计为基础的制程最佳化软件模块建立一图案特征数据库以及一制程最佳化数据库，产生以设计为基础的制造配方，透过一制造介面模块与制造设备介接，以及为了设计数据透过一设计介面模块与电子设计自动化提供者介接。该以设计为基础的制程最佳化装置则执行以设计为基础的制造配方以将其制程最佳化。

Description

在半导体晶圆厂中以设计为基础的制程最佳化装置
技术领域
本发明与半导体制程相关，特别关于一种以设计为基础将半导体制程最佳化的装置。
背景技术
半导体的制造需要一个先进且造价不斐的制造环境。随着半导体芯片尺寸变小，其制造成本也随之增加。在现代的晶圆厂中，半导体的制造需要动用到上百台的机器，而每台机器所需的成本分别可以从数千万到数亿美元不等。
制造集成电路的过程时常需要上百个连续的步骤，而其中每一个步骤都有可能造成良率的损失。因此，为了在半导体制造厂中维持其产品的质量，需要严密控制上百个或是上千个制程中的变数。其中，在目前正在发展的几个关键能力中，如制程监控、制程/设备建模、制程最佳化、制程控制、设备与制程诊断以及参数良率建模，都以高良率、高质量以及低周期为目标发展。
在半导体的制造中，先进的制程控制经常被使用来调整机器的参数，已获得所需的产品质量。然而，每天上百台机器产生的数据量非常庞大，要自无数个复杂的制程控制参数撷取其中所隐藏的关系是非常困难的。近年来，有人提出以数据探勘方法来发掘互相关联的参数，以增进半导体制程中的良率。
随着半导体技术的进步，半导体元件的尺寸也随之缩小，而元件设计与元件制造过程之间的相互依赖性也日益增加。然而，该相互依赖性很少被利用于最佳化半导体制程，除了有元件设计数据的可取得性的考虑外，将元件设计数据暴露于半导体制造流程中的安全性也是考虑之一。
因此，一个可以完整、安全且系统性的应用于半导体晶圆厂中制程的最佳化，并且能抑制日益渐增的半导体开发过程以及高良率生产的成本支出的解决方案，仍有待开发。
发明内容
为了克服上述半导体制程内所遇到的挑战，本发明提供一种容错、高扩充性且安全的装置，该装置专注于半导体元件设计与制程之间的相互依赖性，以达到有效率的半导体晶圆厂作业。
根据本发明的以设计为基础的制程最佳化(design-based manufacturingoptimization,DMO)装置，包括一分散式计算系统以及一DMO软件模块，该DMO软件模块结合一设计扫描仪，扫描并分析一半导体元件的设计数据，并参考一图案特征数据库以及一制程最佳化数据库进行该半导体元件的制程最佳化。
根据本发明的DMO装置，又包括一设计介面模块以及一制造介面模块，该设计介面模块用于与电子设计自动化(electronic design automation,EDA)软件介接，而该制造介面模块则用于与设备以及制造流程/数据介接。DMO的作业又可以分为离线设定模式，在线生产模式以及数据审阅模式。
在离线设定模式中，DMO软件模块建立包含详尽的半导体元件设计图案以及图案特征的图案特征数据库，以供在线生产模式使用。DMO软件模块同时对设计数据进行分析，以为图案特征数据库建立多层次定义的设计特征。DMO软件模块更进一步建立制程最佳化数据库，其包括用于在线生产模式且与图案特征数据库同步的规则、算法以及范例。
在在线生产模式中，DMO软件模块取得设计数据，提供设计数据安全存取控制，透过制造介面模块介接设备以及制造流程，以及透过设计介面模块介接电子设计自动化提供者以取得设计数据。DMO软件模块同时也对设计数据进行处理，以撷取设计特征并参考图案特征数据库以及制程最佳化数据库来产生制造配方。
在数据审阅模式中，经由在线生产模式中执行制造配方而产生并储存于分散式计算系统中的输出数据，可以提供使用者审阅。DMO软件模块根据输出数据而提供在一时间区段内监控某些图案特征的统计数据与趋势。DMO软件模块也使用数据探勘方法来发掘元件设计、设备效率以及制造良率之间的相互依赖性，以供在数据审阅模式时检阅。
附图说明
图1为根据本发明的以设计为基础的制程最佳化装置的方块图；
图2为根据本发明的以设计为基础的制程最佳化装置中的分散式计算系统的方块图；
图3为根据本发明的以设计为基础的制程最佳化装置中主要的三个作业；
图4为离线设定模式的主要功能；
图5为在线生产模式的主要功能；
图6为以设计为基础的制程最佳化所产生的配方的范例。
其中，附图标记说明如下：
100 DMO装置
101 分散式计算系统
102 DMO软件模块
103 图案特征数据库
104 制程最佳化数据库
105 设计扫描仪
106 制程介面模块
107 设备及制造流程/数据
108 设计介面模块
109 EDA软件及设计流程/数据
1011 可热插拔的计算刀锋或服务器
1012 分散式文件数据系统
1013 不断电电源供应器
301 离线设置模式
302 在线生产模式
303 数据审阅模式
401 建立图案特征数据库
402 建立多层次定义的设计特征
403 建立制程最佳化数据库
601 在线智慧量测采样
602 在线智慧检测
603 在线DOI/致命缺陷分类
604 在线图案特征监控
605 根据设计的在线数据分类
606 在线累进式良率估测
具体实施方式
以下配合图式及元件符号对本发明的实施方式做更详细的说明，以令本领域技术人员参照说明书文字能够据以实施。
图1为显示根据本发明的以设计为基础的制程最佳化(design-basedmanufacturing optimization,DMO)装置100的方块图。DMO装置100包括一分散式计算系统101以及一DMO软件模块102，并进一步包括一图案特征料库103、一制程最佳化数据库104以及一设计扫描仪105。分散式计算系统101经由一设计介面模块108连结，与一EDA软件以及设计流程109沟通，并且经由一制造介面模块106连结，与设备以及制造流程107沟通。
如图2所示，分散式计算系统101为一容错的分散式计算系统，其中包括多个重复且可热插拔的计算装置如计算刀锋或服务器1011，以及一分散式文件数据系统1012，该分散式文件数据系统1012具有多个数据储存装置。分散式文件数据系统1012可以具有其专用的文件数据服务器，以管理并控制该分散式文件数据系统1012的数据储存装置，或是使用相同的计算刀锋或服务器1011以进行文件数据系统管理。
在本发明的较佳实施例中一不断电电源供应器1013连接到上述分散式计算系统101，使得分散式计算系统101可以在不中断的情况下在一晶圆厂环境运作。分散式计算系统101具有一个高扩充性的架构，因此可以轻易地增加其计算刀锋或服务器1011的数量以增加计算能力，并且也可以轻易地增加其储存装置的数量以增加其储存容量。此外，分散式计算系统101为一个安全的计算系统，在进行操作以及数据存取前，需要先进行不同层级的认证以获得不同层级的权限。
DMO软件模块102在所述计算刀锋或服务器1011中执行以提供不同的作业，包括安全认证、配方产生、流程整合、数据库的设置与管理，以及工作分配等等。
在本发明的一较佳实施例中，DMO装置100透过制造介面模块106连接至一晶圆检测器，以将制程根据以设计为基础的分类来最佳化。DMO装置100与晶圆检测器交握信号以获得晶圆检测数据，接着根据以设计为基础的分类配方执行以设计为基础的分类工作，这些配方设定来辨认出对良率敏感的设计图案。当检测结果的数据完备时，DMO软件模块102即准备一以设计为基础的分类工作，该分类工作包括所述检测数据结果、以设计为基础的分类配方，以及与被检测的晶圆相关的设计数据，并接着将分类工作分配给多个计算刀锋或服务器以待执行。
设计扫描仪105为一高产量的设计数据分析器，可以对各式设计数据作业，执行全芯片设计扫描以及分割，如图案搜寻、配对、分类以及分组等。这些设计数据作业可以使用单层或是多层的设计数据。其中用于图案搜寻、配对、分类以及分组的算法，可以是以图案或以规则为基础的算法。
图案特征数据库103包括了关键布线或是良率重要点的设计图案及特征。设计图案以及特征可以被应用于设计特征分组以及分类的工作配方中使用，以协助制程以及成效的监控。制程最佳化数据库104包括用于产生制造配方的规则、算法以及范例，而该些规则、算法以及范例则用于设备工具准备、制程监控、成效监控、良率监控以及反馈调整等作业。
制造介面模块106与晶圆厂作业的设备及制造流程107介接，以接收制造数据；设计介面模块108则与EDA软件以及设计作业的设计流程109介接，以自设计数据库接收设计数据。
值得一提的是，本发明的制造介面模块106可以被用于在制造流程107内与多个制造机器介接。DMO软件模块102负责在制造机器可以提供输出数据时，即开始准备工作。DMO软件模块102提供给各制造机器的制造配方，根据不同的制造机器的需求而设定，因此不同的制造机器可以被分配到不同类型的工作。DMO软件模块102将工作分配给多个计算刀锋或服务器，以平衡计算负载。
在半导体的晶圆厂中，制造不同的元件层的半导体制程，所使用的光罩也不相同。因此，光罩的制造作业在半导体制程内扮演一个重要的角色。本发明的DMO装置也可以根据设计数据内的关键特征及图案被用于光罩制造以及检测的最佳化中。换言之，制造介面模块106可以在制造流程107中与光照制造机器或是检测器介接。
根据本发明的实施例，DMO装置的作业可以被分为三个主要的使用模式，包括离线设置模式301、在线生产模式302以及数据审阅模式，如图3所示。在离线设置模式301中，DMO装置100有少数几个重要的功能。如图4所示，第一个功能401为建立用于在线生产模式且包含详尽设计布线图案以及图案特征的图案特征数据库103。
图案特征数据库103包括了对于制程最佳化而言关键的设计图案。举例来说，如经晶圆认证过的重要点图案、已修护重要点、重要点状态、光学邻近校正以及制程仿真的弱图案、对良率以及制程容许度敏感的图案特征，以及对良率以及制程容许度安全的优良图案，皆储存于该数据库中。其中，对良率以及制程容许度敏感的图案特征包括由晶体管、小型金属以及线端图案组成的特殊2D/3D多图层。合并用于图案搜寻的范例、规则以及限制也都储存于所述图案特征数据库103中。
第二个功能402分析设计数据，以为图案特征数据库建立一多层次定义的设计特征。举例来说，设计区域可以被分为内存、逻辑、模拟、输入/输出，或是挡片区域。可以产生图案密度图以辨识稠密与稀疏的区域。此外，也可以分析设计数据以得到优良图案特征、对良率与制程容许度敏感的图案特征、弱图案特征以及重要点的分布。
第三个功能403建立制程最佳化数据库104，其包括与图案特征数据库同步的制造配方产生的规则、算法以及模板，以供随后的在线生产模式使用。
图5所显示的为在线生产模式302的主要功能。在在线生产模式302中，DMO装置100必需为制造流程上即将到来的元件取得设计数据，并且为取得的设计数据提供安全存取控制。取得的设计数据须经处理，以从中撷取根据离线设置模式所建立的图案特征数据库103的设计特征。所撷取的设计特征以及所建立的制程最佳化数据库104则用来产生用于改进设备效率、制程控制以及制程良率的制造配方。
如图6所示，根据与设计相关的关键特性，制造配方可以包括具有对重要缺陷(defect of interest,DOI)以及系统缺陷最佳覆盖率的在线智慧量测采样601、具有多灵敏度以及混合多种检测设置的智能型检测602，以及在线DOI与致命缺陷分类603。制造配方也可以是为缺陷相关的重要点、弱图案特征以及敏感图案特征监控604，在线累进式良率估测606，或是根据设计的在线数据分类605以进行有效率的离线数据分析等目的所产生。
在在线生产时，DMO装置100在制造流程中经由直接的沟通连结或是网络连结透过语法、文件以及数据库与制造设备以及信息系统介接，以无缝地整合半导体元件制造过程。DMO装置100同时也在设计流程中经由网络连结透过语法、文件以及数据库与EDA软件以及信息系统介接，以无缝地整合半导体元件设计环境。
根据本发明，DMO装置100同时提供了一数据审阅模式303以供使用者审阅数据。数据审阅可以为设定制造配方提供回馈，以达到最佳化制程的目的。上述执行制造配方所获得的输出数据，被储存于分散式文件数据系统1012中，使其得以被审阅。
在本发明中，也使用先进的数据探勘方法来发掘半导体元件设计、设备效率以及良率之间的关键相互依赖性。在离线模式303中，使用者可以审阅这些相互依赖性以辨认出可改善良率的系统解决方案。此外，各式各样的系统数据可以自上述输出数据中衍生而出。举例来说，可以根据以晶粒或晶圆为基准而进行重要点、弱图案特征以及敏感图案特征的每周或每月监控结果，将一个时间区段内的各种趋势与柱状图数据，在离线模式中供使用者审阅。
综上所述，本发明提供一应用于半导体晶圆厂的DMO装置，以设计为基础，利用半导体元件设计以及制造流程之间的相互依赖性，进行概括设备效率、制程诊断、制程调整、制成监控、效能监控以及良率的改善，而达到半导体元件制程最佳化的整合与系统解决方案。
虽然本发明根据以上实施例作为其叙述，但以上的叙述仅为本发明的较佳实施例说明，凡熟悉本领域的人员可依据上述的说明而作其它种种的改良，这些改变仍属于本发明的精神及以下所界定的专利范围中。

Claims (28)

1.一种以设计为基础的制程最佳化装置，其特征在于，包括：
一分散式计算系统；
一设计扫描仪；
一以设计为基础的制程最佳化软件模块，该软件模块在该分散式计算系统中执行；其中
该以设计为基础的制程最佳化软件模块透过该设计扫描仪扫瞄并分析一半导体元件的设计数据，以将该半导体元件的制造配方最佳化，并应用于该半导体元件的制造流程之中。
2.如权利要求1的以设计为基础的制程最佳化装置，其特征在于，该分散式计算系统为一容错分散式计算系统，并包括多个可热插拔的计算装置，
以及一分散式文件数据系统。
3.如权利要求2的以设计为基础的制程最佳化装置，其特征在于，该分散式文件数据系统由所述可热插拔的计算装置所控制以及管理。
4.如权利要求2的以设计为基础的制程最佳化装置，其特征在于，该分散式文件数据系统由与所述可热插拔的计算装置不同的多个文件数据专用服务器所控制及管理。
5.如权利要求1的以设计为基础的制程最佳化装置，其特征在于，又包括一设计介面模块，该设计介面模块用于介接电子设计自动化软件以获取该设计数据。
6.如权利要求5的以设计为基础的制程最佳化装置，其特征在于，又包括一图案特征数据库。
7.如权利要求6的以设计为基础的制程最佳化装置，其特征在于，又包括一制造介面模块，用以介接该制造流程。
8.如权利要求7的以设计为基础的制程最佳化装置，其特征在于，该制造介面模块在该制造流程中介接于多个制造机器。
9.如权利要求7的以设计为基础的制程最佳化装置，其特征在于，又包括一制程最佳化数据库。
10.如权利要求9的以设计为基础的制程最佳化装置，其特征在于，该以设计为基础的制程最佳化伺服器具有一离线设定模式，一在线生产模式以及一数据审阅模式。
11.如权利要求10的以设计为基础的制程最佳化装置，其特征在于，在该离线设定模式时，该以设计为基础的制程最佳化软件模块建立一图案特征数据库，该图案特征数据库包含详尽的半导体图案设计以及图案特征，以供在该在线生产模式时使用。
12.如权利要求11的以设计为基础的制程最佳化装置，其特征在于，该图案特征数据库包含用于制造该半导体元件的关键重要点图案的图案设计以及图案特征、光学邻近矫正以及制程仿真的弱图案、对良率与制程容许度友善的图案，以及对良率与制程容许度敏感的图案。
13.如权利要求11的以设计为基础的制程最佳化装置，其特征在于，该图案特征数据库又储存有用于该在线生产模式的图案样本、使用该图案设计及图案特征的规则以及限制。
14.如权利要求10的以设计为基础的制程最佳化装置，其特征在于，在该离线设定模式时，该以设计为基础的制程最佳化软件模块分析该设计数据，以在该图案特征数据库内建立一多层次定义的设计特征。
15.如权利要求14的以设计为基础的制程最佳化装置，其特征在于，该多层次定义的设计特征包括设计区域分割、图案密度图、优良图案特征分布、对良率以及制程容许度敏感的图案特征分布、弱图案特征分布以及重要点分布。
16.如权利要求10的以设计为基础的制程最佳化装置，其特征在于，在该离线设定模式时，该以设计为基础的制程最佳化软件模块建立该制程最佳化数据库。
17.如权利要求16的以设计为基础的制程最佳化装置，其特征在于，该制程最佳化数据库包括用于该在线生产模式且与该图案特征数据库同步的规则、算法以及范例。
18.如权利要求10的以设计为基础的制程最佳化装置，其特征在于，在该在线生产模式时，该以设计为基础的制程最佳化软件模块取得该设计数据，并提供该设计数据安全存取控制。
19.如权利要求10的以设计为基础的制程最佳化装置，其特征在于，在该在线生产模式时，该以设计为基础的制程最佳化软件模块透过该制造介面模块与制造设备介接。
20.如权利要求10的以设计为基础的制程最佳化装置，其特征在于，在该在线生产模式时，该以设计为基础的制程最佳化软件模块为了该设计数据透过该设计介面模块与电子设计自动化提供者介接。
21.如权利要求10的以设计为基础的制程最佳化装置，其特征在于，在该在线生产模式时，该以设计为基础的制程最佳化软件模块对该设计数据进行处理，以撷取设计特征并且参照该图案特征数据库以及该制程最佳化数据库而产生制造配方。
22.如权利要求21的以设计为基础的制程最佳化装置，其特征在于，在该在线生产模式时，该制造配方包括用于在线量测、在线检测、在线瑕疵分类以及在线累进式良率估测。
23.如权利要求10的以设计为基础的制程最佳化装置，其特征在于，使用了一数据探勘方法来发掘半导体元件设计、设备效率以及制造良率之间的相互依赖性，以供在该数据审阅模式时使用。
24.如权利要求10的以设计为基础的制程最佳化装置，其特征在于，在一时间区段内监控所述图案特征的统计数据与趋势呈现于该数据审阅模式中。
25.如权利要求7的以设计为基础的制程最佳化装置，其特征在于，该制造介面模块在该制造流程中与一晶圆检测器介接，以基于该设计数据将晶圆检测的配方最佳化。
26.如权利要求7的以设计为基础的制程最佳化装置，其特征在于，该制造介面模块在该制造流程中与一晶圆量测设备介接，以基于该设计数据将晶圆量测的配方最佳化。
27.如权利要求7的以设计为基础的制程最佳化装置，其特征在于，该制造介面模块在该制造流程中与一光罩制造机介接，以基于该设计数据将光罩制造的配方最佳化。
28.如权利要求7的以设计为基础的制程最佳化装置，其特征在于，该制造介面模块在该制造流程中与一光罩检测器介接，以基于该设计数据将光罩检测的配方最佳化。
CN201310101021.8A 2013-01-25 2013-03-27 在半导体晶圆厂中以设计为基础的制程最佳化装置 Pending CN103970922A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/749,682 2013-01-25
US13/749,682 US20140214192A1 (en) 2013-01-25 2013-01-25 Apparatus For Design-Based Manufacturing Optimization In Semiconductor Fab

Publications (1)

Publication Number Publication Date
CN103970922A true CN103970922A (zh) 2014-08-06

Family

ID=51223776

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310101021.8A Pending CN103970922A (zh) 2013-01-25 2013-03-27 在半导体晶圆厂中以设计为基础的制程最佳化装置

Country Status (3)

Country Link
US (1) US20140214192A1 (zh)
CN (1) CN103970922A (zh)
TW (1) TWI505121B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105740496A (zh) * 2014-12-31 2016-07-06 东方晶源微电子科技（北京）有限公司 一种大规模集成电路设计和制造的综合优化设备及方法
TWI667532B (zh) * 2017-04-28 2019-08-01 荷蘭商Ａｓｍｌ荷蘭公司 最佳化用於製造產品單元之製程序列
TWI689888B (zh) * 2017-02-17 2020-04-01 聯華電子股份有限公司 決定半導體製造系統的不良設備的方法及程式產品
CN114068347A (zh) * 2020-08-06 2022-02-18 长鑫存储技术有限公司 半导体制程检测系统及半导体制程检测方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10984143B2 (en) * 2015-01-23 2021-04-20 Hitachi High-Tech Corporation Recipe creation device for use in semiconductor measurement device or semiconductor inspection device
US9547745B1 (en) * 2015-07-27 2017-01-17 Dmo Systems Limited System and method for discovering unknown problematic patterns in chip design layout for semiconductor manufacturing
JP7329597B2 (ja) * 2018-11-21 2023-08-18 ケーエルエー コーポレイション 実験計画法および応答曲面モデルを使用するプロセス最適化
US11062928B2 (en) 2019-10-07 2021-07-13 Kla Corporation Process optimization using design of experiments and response surface models

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1497698A (zh) * 2002-10-22 2004-05-19 株式会社瑞萨科技 故障分析方法
CN1711632A (zh) * 2002-11-12 2005-12-21 应用材料股份有限公司 采用整合测量以增进介电质蚀刻效率的方法和设备
TW200609697A (en) * 2004-09-03 2006-03-16 Taiwan Semiconductor Mfg Co Ltd A system and method for semiconductor manufacturing automation
CN101034438A (zh) * 2006-11-17 2007-09-12 东华大学 一种面向微流控芯片的智能定位方法
US20070230770A1 (en) * 2005-11-18 2007-10-04 Ashok Kulkarni Methods and systems for determining a position of inspection data in design data space
TW200925919A (en) * 2007-07-31 2009-06-16 Nec Electronics Corp Integrated circuit design based on scan design technology
CN101996398A (zh) * 2009-08-12 2011-03-30 睿励科学仪器（上海）有限公司 用于晶圆对准的图像匹配方法及设备
CN102683165A (zh) * 2011-03-18 2012-09-19 敖翔科技股份有限公司 智能缺陷筛选及取样方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7310585B2 (en) * 2005-05-12 2007-12-18 International Business Machines Corporation Method of inspecting integrated circuits during fabrication
US7570796B2 (en) * 2005-11-18 2009-08-04 Kla-Tencor Technologies Corp. Methods and systems for utilizing design data in combination with inspection data
US7844926B1 (en) * 2006-01-31 2010-11-30 Oracle America, Inc. Specification window violation identification with application in semiconductor device design
US7974723B2 (en) * 2008-03-06 2011-07-05 Applied Materials, Inc. Yield prediction feedback for controlling an equipment engineering system
US8819266B2 (en) * 2008-05-22 2014-08-26 Hartford Fire Insurance Company Dynamic file transfer scheduling and server messaging
US7962234B2 (en) * 2008-06-09 2011-06-14 International Business Machines Corporation Multidimensional process window optimization in semiconductor manufacturing
NL2005523A (en) * 2009-10-28 2011-05-02 Asml Netherlands Bv Selection of optimum patterns in a design layout based on diffraction signature analysis.
KR20110106709A (ko) * 2010-03-23 2011-09-29 삼성전자주식회사 레이아웃 검사 방법
JP5444092B2 (ja) * 2010-04-06 2014-03-19 株式会社日立ハイテクノロジーズ 検査方法およびその装置
US8392136B2 (en) * 2010-07-09 2013-03-05 Kla-Tencor Corporation In-place management of semiconductor equipment recipes
US8312401B2 (en) * 2011-01-13 2012-11-13 Elitetech Technology Co., Ltd. Method for smart defect screen and sample
US9201022B2 (en) * 2011-06-02 2015-12-01 Taiwan Semiconductor Manufacturing Company, Ltd. Extraction of systematic defects
US8458631B2 (en) * 2011-08-11 2013-06-04 Taiwan Semiconductor Manufacturing Company, Ltd. Cycle time reduction in data preparation
US9141730B2 (en) * 2011-09-12 2015-09-22 Applied Materials Israel, Ltd. Method of generating a recipe for a manufacturing tool and system thereof

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1497698A (zh) * 2002-10-22 2004-05-19 株式会社瑞萨科技 故障分析方法
CN1711632A (zh) * 2002-11-12 2005-12-21 应用材料股份有限公司 采用整合测量以增进介电质蚀刻效率的方法和设备
TW200609697A (en) * 2004-09-03 2006-03-16 Taiwan Semiconductor Mfg Co Ltd A system and method for semiconductor manufacturing automation
US20070230770A1 (en) * 2005-11-18 2007-10-04 Ashok Kulkarni Methods and systems for determining a position of inspection data in design data space
CN101034438A (zh) * 2006-11-17 2007-09-12 东华大学 一种面向微流控芯片的智能定位方法
TW200925919A (en) * 2007-07-31 2009-06-16 Nec Electronics Corp Integrated circuit design based on scan design technology
CN101996398A (zh) * 2009-08-12 2011-03-30 睿励科学仪器（上海）有限公司 用于晶圆对准的图像匹配方法及设备
CN102683165A (zh) * 2011-03-18 2012-09-19 敖翔科技股份有限公司 智能缺陷筛选及取样方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105740496A (zh) * 2014-12-31 2016-07-06 东方晶源微电子科技（北京）有限公司 一种大规模集成电路设计和制造的综合优化设备及方法
CN105740496B (zh) * 2014-12-31 2019-03-29 东方晶源微电子科技（北京）有限公司 一种大规模集成电路设计和制造的综合优化设备及方法
TWI689888B (zh) * 2017-02-17 2020-04-01 聯華電子股份有限公司 決定半導體製造系統的不良設備的方法及程式產品
TWI667532B (zh) * 2017-04-28 2019-08-01 荷蘭商Ａｓｍｌ荷蘭公司 最佳化用於製造產品單元之製程序列
US11106141B2 (en) 2017-04-28 2021-08-31 Asml Netherlands B.V. Optimizing a sequence of processes for manufacturing of product units
US11442367B2 (en) 2017-04-28 2022-09-13 Asml Netherlands B.V. Optimizing a sequence of processes for manufacturing of product units
CN114068347A (zh) * 2020-08-06 2022-02-18 长鑫存储技术有限公司 半导体制程检测系统及半导体制程检测方法
CN114068347B (zh) * 2020-08-06 2024-06-21 长鑫存储技术有限公司 半导体制程检测系统及半导体制程检测方法

Also Published As

Publication number Publication date
TWI505121B (zh) 2015-10-21
TW201430603A (zh) 2014-08-01
US20140214192A1 (en) 2014-07-31

Similar Documents

Publication Publication Date Title
CN103970922A (zh) 在半导体晶圆厂中以设计为基础的制程最佳化装置
JP7083379B2 (ja) 製造セグメントとエンドユーザデバイス性能との間の相関
US8607169B2 (en) Intelligent defect diagnosis method
JP5020101B2 (ja) ラントゥラン制御器を用いた欠陥検出および分類（ｆｄｃ）
TWI590352B (zh) 通用化的虛擬檢驗器
US7401066B2 (en) Correlation of end-of-line data mining with process tool data mining
US6368884B1 (en) Die-based in-fab process monitoring and analysis system for semiconductor processing
US20170262860A1 (en) Detection of counterfeit electronic items
CN102142355B (zh) 物体制造缺陷的应用方法
CN109844916A (zh) 基于缺陷与设计属性的缺陷检视取样和标准化
CN107462821B (zh) 晶圆测试机台的远端监控方法及系统
CN113448787A (zh) 晶圆异常分析的方法、装置、电子设备及可读存储介质
CN104779144A (zh) 改善制造半导体组件的微影制程的设计特征分析法
KR20140032087A (ko) 반도체 제조라인 관리 방법
CN103364660A (zh) 一种目标芯片中多个晶体管的测试方法
US20120316803A1 (en) Semiconductor test data analysis system
TW201415051A (zh) 印刷電路板電性測試系統及其方法
US9417309B1 (en) Test structure and method for calibrating three-dimensional thermography fault isolation tool
CN107340487A (zh) 一种查看测试系统处于稳定状态下实际加工能力的方法
US10354045B2 (en) Modeling 3D physical connectivity into planar 2D domain to identify via redundancy
Martirosyan A quality characteristics estimation methodology for the hierarchy of RTL compilers
US11036212B1 (en) Route based manufacturing system analysis, apparatuses, systems, and methods
US10878168B1 (en) Method for performing a layout versus schematic test for a multi-technology module
US20230168650A1 (en) Recipe verifying method, recipe verifying server, and smart manufacturing controlling system using the same
TW201723906A (zh) 在一設計檔案內儲存動態層內容之方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140806