CN103959443B - 用于铜阻挡层应用的掺杂的氮化钽 - Google Patents

用于铜阻挡层应用的掺杂的氮化钽 Download PDF

Info

Publication number
CN103959443B
CN103959443B CN201280059387.7A CN201280059387A CN103959443B CN 103959443 B CN103959443 B CN 103959443B CN 201280059387 A CN201280059387 A CN 201280059387A CN 103959443 B CN103959443 B CN 103959443B
Authority
CN
China
Prior art keywords
layer
dopant
tan
conductive material
deposited
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201280059387.7A
Other languages
English (en)
Other versions
CN103959443A (zh
Inventor
安娜马莱·雷克什马南
保尔·F·马
张梅
珍妮弗·山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN103959443A publication Critical patent/CN103959443A/zh
Application granted granted Critical
Publication of CN103959443B publication Critical patent/CN103959443B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76862—Bombardment with particles, e.g. treatment in noble gas plasmas; UV irradiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

描述掺杂的TaN薄膜以及用于提供掺杂的TaN薄膜的方法。用Ru、Cu、Co、Mn、Al、Mg、Cr、Nb、Ti和/或V掺杂TaN薄膜得以增强TaN薄膜的铜阻挡性质。还描述提供薄膜的方法，该薄膜具有第一层和第二层，该第一层包含掺杂的TaN，该第二层包含Ru和Co中之一或更多者，且选择性地掺杂该第二层。

Description

用于铜阻挡层应用的掺杂的氮化钽
领域
本发明一般涉及半导体装置中的阻挡层和形成该阻挡层的方法。更特定言之，所公开的方法涉及包含TaN与选择的掺杂剂的薄膜。
背景
微电子装置(如半导体或集成电路)可以包括数以百万计的电子电路装置，所述电子电路装置诸如是晶体管、电容器等。为了进一步提高集成电路上的装置密度，需要甚至更小的特征尺寸。为了实现这些更小的特征尺寸，必须缩小导线、过孔与互连结构、栅极等的尺寸。也需要可靠地形成多层次互连结构结构来提高电路密度和品质。制造技术的进展已使得可用铜形成导线、互连结构、过孔和其他结构。然而，随着特征尺寸缩小和铜互连结构的使用增加，互连结构结构中的电迁移变成了需要克服的更大障碍。
氮化钽(TaN)在膜厚大于10A时是铜阻挡层，其中该薄膜是连续的。然而，因为Ta原子的直径约为4A，故约5A厚的TaN薄膜是不连续的。对于需要更薄的TaN的较小节点，TaN本身可能是不连续的薄膜，因而限制了TaN的铜阻挡性能。目前的方法是在TaN层顶部上包括Ta层，Ta层作为铜的湿润层，并提供阻挡薄膜的连续性。然而，对于较小的节点(小于32nm)，此方法会导致较大的线电阻，因此不是适当的解决方案。
因此，需要可作为有效的铜阻挡层的薄层。
发明概述
本发明的一个态样涉及一种在微电子装置中形成互连结构的方法，该方法包括以下步骤：提供上面设置有介电层的基板，该介电层具有一个或更多个沟槽和/或过孔，该沟槽和/或过孔具有开口、侧壁和底部；在至少一部分该沟槽和/或过孔的该侧壁和/或底部上沉积阻挡层，该阻挡层包含TaN和一种或更多种掺杂剂，以提供内衬的沟槽和/或过孔；和在该内衬的沟槽和/或过孔中沉积含Cu的导电材料。根据此态样的一个或更多个实施例，所述一种或更多种掺杂剂选自Ru、Cu、Co、Mn、Al、Mg、Cr、Nb、Ti和V。在一些实施例中，该掺杂剂包含Mn。在其他的实施例中，该掺杂剂包含Ru、Cu和Co中之一或更多者。根据一个或更多个实施例，该导电材料进一步包含Mn。
一个或更多个实施例提供了沉积该阻挡层包括沉积交替的层，所述交替的层包含TaN和掺杂剂。在其他的实施例中，沉积该阻挡层包含沉积TaN层和使该掺杂剂扩散进入该TaN层。
在一个或更多个实施例中，该方法进一步包括在沉积该含Cu的导电材料之前使该阻挡层暴露于等离子体处理。在某些实施例中，该等离子体包含He、Ar、NH3、H2和N2中之一或更多者。
本发明的另一个态样涉及一种在微电子装置中形成互连结构的方法，该方法包括以下步骤：提供上面配置有介电层的基板，该介电层具有一个或更多个沟槽和/或过孔，该沟槽和/或过孔具有开口、侧壁和底部；在至少一部分该沟槽和/或过孔的该侧壁和/或底部上沉积第一层，该第一层包含TaN和一种或更多种第一掺杂剂，以提供内衬的沟槽和/或过孔；在该第一层上沉积第二层，该第二层包含Ru和Co中之一或更多者；和在该内衬的沟槽和/或过孔中沉积含Cu的导电材料。
根据此态样的一个或更多个实施例，该一种或更多种第一掺杂剂选自Ru、Cu、Co、Mn、Al、Mg、Cr、Nb、Ti和V。在一些实施例中，该第一掺杂剂包含Mn。在其他的实施例中，该第一掺杂剂包含Ru、Cu和Co中之一或更多者。根据一个或更多个实施例，该导电材料进一步包含Mn。一个或更多个实施例提供了该第二层进一步包含一种或更多种第二掺杂剂，该第二掺杂剂选自Mn、Al、Mg、Cr、Nb、Ti和V。
在一个或更多个实施例中，该第一层是通过沉积交替的层所沉积，所述交替的层包含TaN和该第一掺杂剂。在某些实施例中，该第二层是通过沉积交替的层所沉积，所述交替的层包含Ru或Co和该第二掺杂剂。
根据一个或更多个实施例，此态样的方法进一步包括在沉积该导电材料之前使该第一层和/或第二层暴露于等离子体处理。在某些实施例中，该等离子体包含He、Ar、NH3、H2和N2中之一或更多者。
本发明的又一个态样提供一种微电子装置，包括：上面配置有介电层的基板，该介电层具有一个或更多个沟槽和/或过孔，该沟槽和/或过孔具有开口、侧壁和底部；内衬于至少一部分该沟槽和/或过孔的该侧壁和/或底部上的第一层，该第一层包含TaN和一种或更多种掺杂剂，该掺杂剂选自Ru、Cu、Co、Mn、Al、Mg、Cr、Nb、Ti和V；包含Ru和Co中之一或更多者的第二层，且该第二层位于该第一层上；以及含Cu的导电材料，该导电材料填充该内衬的沟槽和/或过孔。根据一个或更多个实施例，该第一层的厚度小于10埃。
在此态样的一个或更多个实施例中，该导电材料进一步包含Mn。在某些实施例中，该导电材料包含重量百分比小于2％的Mn。
此态样的一个或更多个实施例提供了该第二层进一步包含一种或更多种掺杂剂，该掺杂剂选自Mn、Al、Mg、Cr、Nb、Ti和V。
附图简要说明
为了更详细了解上述本发明的特征，可参照实施例对以上概述的发明内容做更详细的描述，其中某些实施例说明于随附附图。然而，应注意的是，随附附图仅说明本发明典型的实施例，因此不应将所述随附附图视为限制本发明的范围，因本发明可认可其他等同有效的实施例。
图1A和图1B图示根据本发明的一个或更多个实施例的在沉积阻挡层和导电填充材料之前和之后的介电层；和
图2图示根据本发明的一个或更多个实施例的具有第一层、第二层和导电填充材料的介电层。
图3图示来自各种阻挡层薄膜的偏压热应力测试的结果。
具体描述
在描述本发明的几个示例性实施例之前，应了解到，本发明并不限于在以下的说明中提出的结构或处理步骤的细节。本发明能够有其他的实施例并且能够被以各种方式实施或进行。虽然在以下描述中具体提及沟槽，但将了解到，本文中描述的处理、薄膜和装置可能涉及相似的结构，如过孔、硅通孔(through-silicon-vias；TSV)、双镶嵌结构和类似者。
本发明的一个态样涉及包括基板、介电层、阻挡层和导电材料的微电子装置。图1A描绘微电子装置100的实施例，微电子装置100包括基板105和介电层110。介电层110设置在基板105上，并且介电层110具有沟槽150，沟槽150由沟槽底部120、侧壁115和开口160所限定。
在一个或更多个实施例中，介电层110是低k介电层。在某些实施例中，介电层包含SiOx。进一步的实施例中提供介电层包含多孔的碳掺杂SiOx。在一些实施例中，介电层是k值小于3的多孔碳掺杂SiOx层。
图1B图示在沉积阻挡层130之后的同一微电子装置100，阻挡层130覆盖至少一部分的侧壁115和/或沟槽底部120。如图1B中所图示，阻挡层130可以覆盖整个侧壁115和沟槽底部120。阻挡层130可以包含TaN和一种或更多种掺杂剂，该掺杂剂诸如是Ru、Cu、Co、Mn、Al、Mg、Cr、Nb、Ti或V。根据一个或更多个实施例，阻挡层包含TaN和Mn。在其他的实施例中，阻挡层包含TaN和Ru、Cu和Co中之一或更多者。
在一个或更多个实施例中，基于TaN层的重量，阻挡层包含0.1至10％的掺杂剂。在某些实施例中，阻挡层包含0.2至8重量百分比(wt.％)的掺杂剂。在一些实施例中，阻挡层包含0.5至5wt.％的掺杂剂，如约0.5wt.％的掺杂剂、约1wt.％的掺杂剂、约1.5wt.％的掺杂剂、约2wt.％的掺杂剂、约2.5wt.％的掺杂剂、约3wt.％的掺杂剂、约3.5wt.％的掺杂剂、约4wt.％的掺杂剂、约4.5wt.％的掺杂剂或约5wt.％的掺杂剂。
根据一个或更多个实施例，本文中使用的“阻挡层”指通过沉积TaN和一种或更多种掺杂剂所形成的不连续层，并且不包括其中第二元素或掺杂剂仅扩散进入一部分阻挡层的区域。换句话说，一些实施例中提供掺杂剂存在遍及TaN层的整个厚度，而非只存在于TaN层的表面部分。
导电填充材料140填充至少一部分内衬阻挡层130的沟槽150。根据一个或更多个实施例，导电填充材料包含铜或铜合金。在进一步的实施例中，导电填充材料也包含Mn。在其他的实施例中，导电填充材料进一步包含Al。
虽然在图1B中图示导电填充材料140直接与阻挡层130接触，但在导电填充材料140与阻挡层130之间也可以有中间层，如粘着层或种晶层。根据一个或更多个实施例，微电子装置进一步包括粘着层，该粘着层包含Ru和Co中之一或更多者。除了Ru和/或Co之外，该粘着层可包含一种或更多种掺杂剂，该掺杂剂诸如是Mn、Al、Mg、Cr、Nb、Ti或V。在一些实施例中，该粘着层包含Ru和Mn。在其他的实施例中，该粘着层包含Co和Mn。
在某些实施例中，种晶层沉积在阻挡层的顶部上。根据一个或更多个实施例，该种晶层包含铜的合金，如Cu-Mn合金。在某些实施例中，该种晶层包含小于2wt.％的Mn。在一些实施例中，该种晶层包含约1wt.％的Mn。预期含有1wt.％的Mn的铜合金的线电阻与纯铜的线电阻相同或近似。
虽然不希望受任何特定的理论束缚，但理解到掺杂剂可以选择性地扩散穿过阻挡层130到达介电层110，并与介电材料形成复合物，该复合物将可抵抗电迁移。因此，在掺杂剂为Mn且介电层包含SiOx的实施例中，Mn可以扩散穿过阻挡层并形成MnSiOx。此自身形成的MnSiOx阻挡层之后可以防止来自导电材料140的铜电迁移到介电层110。
当阻挡层大于10A时，例如25A，未掺杂的TaN作为铜阻挡层是有效的。然而，此厚度的TaN层时常太厚而无法用于较小的节点，如那些小于32nm者。
视所使用的掺杂剂而定，掺杂剂的穿透深度可能小于10A。因此，对于约10A的TaN层，掺杂剂可能不会穿透介电层形成掺杂剂-介电质复合物。然而，铜穿透深度可能大于10A，因而使得阻挡层无效。因此，本发明的一个或更多个实施例提供小于10A的TaN层。在某些实施例中，TaN层在4A至10A的范围中。
除了作为铜阻挡层，掺杂的TaN也可以是从介电层110扩散到导电材料140的氧的阻挡层。从介电层110到导电材料140的氧扩散会导致氧与导电材料和/或种晶层中的成分反应。例如，如果导电材料140包含Mn，则氧会在阻挡层130与导电材料140的界面处与Mn反应，因而将Mn“钉入(pinning)”阻挡层/导电材料界面。结果，Mn无法在整个导电材料中分离。同样地，如果存在包含Mn的种晶层，则氧会在种晶层/阻挡层界面处与种晶层中的Mn反应并将Mn钉入界面。
据信扩散进入TaN层的氧将会与掺杂剂反应并将防止氧扩散进入导电材料140。结果，氧将无法与种晶层或导电材料反应。
图2图示微电子装置200，微电子装置200具有基板205和介电层210。介电层210具有侧壁215和沟槽底部220，侧壁215和沟槽底部220至少部分被第一层230覆盖。第一层230可以是包含TaN和一种或更多种掺杂剂的阻挡层，该掺杂剂诸如是Ru、Cu、Co、Mn、Al、Mg、Nb、Ti或V。在一些实施例中，该第一层包含TaN和Mn。在其他的实施例中，该第一层包含TaN和Ru、Cu及Co中之一或更多者。
第二层235位于第一层230之上而且可以包含Ru和Co中之一或更多者。该第二层可进一步包含一种或更多种掺杂剂，该掺杂剂诸如是Mn、Al、Mg、Cr、Nb、Ti或V。在一些实施例中，该第二层包含Ru和Mn。在其他的实施例中，该第二层包含Co和Mn。
导电填充材料240沉积于由侧壁215和沟槽底部220限定的沟槽的剩余部分。根据一个或更多个实施例，该导电填充材料包含铜或铜合金。在进一步的实施例中，该导电填充材料也包含Mn。导电材料240可以直接沉积在第二层235上，或沉积在第二层235顶部上的种晶层(未图示)上。根据一个或更多个实施例，该种晶层包含铜的合金，如Cu-Mn合金。在某些实施例中，该种晶层包含小于2％的Mn。在一些实施例中，该种晶层包含约1％的Mn。
除了上述的薄膜之外，本发明的另一个态样涉及一种在微电子装置中形成互连结构的方法，该方法包括提供上面设置有介电层的基板、在该介电层上沉积阻挡层和在该阻挡层上沉积导电材料。根据此态样的一个或更多个实施例，该阻挡层包含TaN和掺杂剂，该掺杂剂选自Ru、Cu、Co、Mn、Al、Mg、Cr、Nb、Ti和V。在一些实施例中，该掺杂剂是Mn。在其他的实施例中，该掺杂剂包含Ru、Cu及Co中之一或更多者。
掺杂的TaN层可以通过任何适当的沉积工艺来形成。例如，可以通过交替层沉积(ALD)工艺或等离子体增强原子层沉积(PEALD)来沉积TaN。然后可以通过化学气相沉积(CVD)、物理气相沉积(PVD)或ALD来沉积掺杂剂。之后掺杂剂扩散进入TaN层，以形成集成的TaN掺杂剂层。掺杂剂可以经由各种工艺扩散进入TaN层，包括通过等离子体处理和通过加热。
或者，可以将TaN和掺杂剂沉积在交替的层中。根据此实施例，第一TaN层(如TaN单层)沉积在介电膜上。然后将第一掺杂剂层(如一层掺杂剂、掺杂剂合金或其他含掺杂剂的化合物)沉积在第一TaN的顶部上。此第一掺杂剂层也可以是单层。之后将第二TaN层沉积在第一掺杂剂层的顶部上。重复此处理直到生产出具有所需厚度的经掺杂的TaN薄膜。
值得注意的是，这些处理的某些实施例将产生掺杂剂遍布整个TaN层的薄膜，而非分离的阻挡层(如Mn)在TaN阻挡层的顶部上。因为掺杂剂已经存在TaN层中，故掺杂剂可以更容易地扩散到介电层，以形成掺杂剂-阻挡层复合物，如MnSiOx。相反地，如果掺杂剂只作为分离的阻挡层存在于TaN层的顶部上，则掺杂剂在抵达介电层之前必须扩散穿透TaN层的整个厚度。
用于沉积TaN薄膜的适当前驱物包括含Ta前驱物和含N前驱物。例如，含Ta前驱物可以是五(二甲基氨基)钽(PDMAT)，而且含N前驱物可以是氨。其他适当的前驱物为本领域技术人员所已知。用于TaN的含有机物前驱物中的有机物种可能会部分掺入介电层，而提高TaN-介电层界面处的粘着性。
对于沉积掺杂剂金属，可以使用适当的含金属前驱物。适当的前驱物实例包括含有所需掺杂剂的金属复合物，如与有机或羰基配位体配位的掺杂剂金属。适当的掺杂剂前驱物应具有足够的蒸汽压，以在适当的工艺(如ALD、CVD和PVD)中进行沉积。视使用的掺杂剂前驱物而定，可以使用共反应物来沉积掺杂剂。例如，可以使用还原气体(如氢和氨)作为共反应物用于沉积一些掺杂剂。
本发明的某些实施例提供在沉积导电材料之前以等离子体处理掺杂的TaN薄膜。根据一个或更多个实施例，该等离子体包含He、Ar、NH3、H2和N2中之一或更多者。在一些实施例中，该等离子体可包含Ar和H2的混合物，如具有Ar∶H2摩尔比在1∶1至1∶10范围中的混合物。等离子体功率可以在约400至约10a0瓦特的范围中。等离子体处理时间可以在5秒至60秒间变化，如在10秒至30秒的范围中。在一些实施例中，等离子体处理过程中的压力可以在0.5至50托(Torr)的范围中，如1至10Torr。或者，在一些实施例中，阻挡层不是掺杂的TaN。在这些实施例中，阻挡层可包含如上所述随后暴露于等离子体处理的MnNx或TaN。
可以用各种方式沉积导电材料，包括通过无电沉积(electroless deposition)工艺、电镀(ECP)工艺、CVD工艺或PVD工艺。在某些实施例中，将第一种晶层沉积于阻挡层上，然后在该种晶层上形成体(bulk)导电层。
本发明的另一个态样涉及一种在微电子装置中形成互连结构的方法，该方法包括提供上面设置有介电层的基板、在该介电层上沉积第一层、在该第一层上沉积第二层和在该第二层上沉积导电材料。在此态样的实施例中，该第一层可包含TaN和一种或更多种掺杂剂，该掺杂剂选自Ru、Cu、Co、Mn、Al、Mg、Cr、Nb、Ti和V。在一些实施例中，该第一层包含TaN和Mn。在其他的实施例中，该第一层包含TaN和Ru、Cu及Co中之一或更多者。掺杂的TaN层可以通过任何适当的沉积工艺形成，如上述的那些沉积工艺。
根据一个或更多个实施例，该第二层包含Ru和Co中之一或更多者。在某些实施例中，该第二层进一步包含一种或更多种掺杂剂，该掺杂剂选自Mn、Al、Mg、Cr、Nb、Ti和V。在一些实施例中，该第二层包含Ru和Mn。在其他的实施例中，该第二层包含Co和Mn。
该第二层可以通过任何适当的沉积工艺沉积，包括CVD、PVD、ALD和PEALD。在该第二层包含钴的实施例中，用于该第二层的适当前驱物包括但不限于钴羰基复合物、钴脒基(cobalt amidinates)化合物、二茂钴(cobaltocene)化合物、钴二烯基复合物、钴亚硝基复合物和上述物质的衍生物和组合。在该第二层包含钌的实施例中，适当的前驱物包括但不限于吡咯基钌前驱物，如戊二烯吡咯基钌前驱物、环戊二烯吡咯基钌前驱物、烷基戊二烯吡咯基钌前驱物或烷基环戊二烯吡咯基钌前驱物。
至于TaN薄膜的掺杂，可以通过沉积包含Ru和Co中之一或更多者的层然后将掺杂剂扩散进入Ru和/或Co层来掺杂该第二层。或者，可将Ru和/或Co和掺杂剂沉积于交替的层中直到形成具有所需厚度的薄膜。
此外，可以以任何适当的工艺沉积导电材料，该工艺包括上述的那些工艺。在沉积导电材料之前可以用等离子体处理掺杂的TaN，该等离子体如包含He、Ar、NH3、H2和N2中之一或更多者的等离子体。
根据本发明的各种实施例的薄膜可以被沉积在几乎任何的基板材料上。本文中使用的“基板表面”指任何形成于基板上的基板或材料表面，在制造工艺的过程中薄膜处理在该基板上进行。举例来说，上面可以进行处理的基板表面包括诸如硅、氧化硅、应变硅、绝缘体上硅(SOI)、掺杂碳的硅氧化物、氮化硅、掺杂的硅、锗、砷化镓、玻璃、蓝宝石等材料，以及任何其他的材料，诸如金属、金属氮化物、金属合金及其他的导电材料，视应用而定。在基板表面上的阻挡层、金属或金属氮化物包括钛、氮化钛、氮化钨、钽和氮化钽、铝、铜或任何其他的导体或导电或不导电的、可用于装置制造的阻挡层。基板可以具有各种的尺寸，如直径200mm或300mm的晶片，以及矩形或方形的窗玻璃片(panes)。可以使用本发明的实施例的基板包括但不限于半导体晶片，诸如结晶硅(例如Si<100>或Si<111>)、氧化硅、应变硅、锗硅、掺杂的或未掺杂的多晶硅、掺杂的或未掺杂的硅晶片、III-V族材料诸如GaAs、GaN、InP等以及图案化或未图案化的晶片。可使基板进行预处理工艺，以抛光、蚀刻、还原、氧化、羟化、退火和/或烘烤基板表面。
由于本发明的实施例提供沉积或形成掺杂的TaN薄膜的方法，故在气相沉积工艺的过程中设置处理腔室来使基板暴露于依序的气体和/或等离子体中。处理腔室可包括个别供应反应物，以及供应任何载体气体、净化气体和惰性气体，诸如与各反应物和气体的气体入口流体连通的氩气和氮气。可以通过适合的流量控制器来控制每个入口，该流量控制器诸如与中央处理单元(CPU)通信的质量流量控制器或体积流量控制器，以允许每个到基板的反应物的流动进行如本文中所述的沉积工艺。中央处理单元可以是任何形式的电脑处理器中之一者，该电脑处理器可用于工业设定，以控制各腔室和子处理器。CPU可以耦接到存储器，并且该CPU可以是一个或更多个容易买到的存储器，诸如随机存取存储器(RAM)、只读存储器(ROM)、闪存存储器、光碟、软盘、硬盘、或任何其他形式的本地或远程数字存储装置。可将支持电路耦接到该CPU，而以传统的方式支持该CPU。这些电路包括高速缓存、电源供应器、时钟电路、输入/输出电路、子系统和类似者。
共反应物通常是处于蒸汽或气体的形式。可以用载体气体输送反应物。载体气体、净化气体、沉积气体或其他的处理气体可以含有氮、氢、氩、氖、氦或上述物质的组合。本文所述的各种等离子体(如氮等离子体或惰性气体等离子体)可由等离子体共反应物气体激发和/或含有等离子体共反应物气体。
在一个或更多个实施例中，用于处理的各种气体可以被脉冲化而进入入口、经过气体通道、来自各种孔或出口、并进入中央通道。在一个或更多个实施例中，可以依序脉冲化沉积气体到达喷头且通过喷头。或者，如上所述，所述气体可以同时流经气体供应喷嘴或气体供应头，而且可以移动该基板和/或该气体供应头，使基板依序暴露于所述气体。
在另一个实施例中，可以在等离子体增强原子层沉积(PEALD)工艺期间形成掺杂的TaN薄膜，PEALD工艺依序提供前驱物和等离子体脉冲。在具体的实施例中，共反应物可能涉及等离子体。在其他涉及使用等离子体的实施例中，在等离子体步骤期间试剂通常会在工艺过程中离子化，虽然此离子化可能只发生在沉积腔室上游，使得离子或其他激发的或发光物种不与沉积薄膜直接接触，这种架构时常被称为远程等离子体。因此，在这种类型的PEALD工艺中，等离子体从处理腔室外部产生，如通过远程等离子体产生器系统。在PEALD工艺过程中，等离子体可由微波(MW)频率产生器或射频(RF)产生器产生。虽然可以在本文公开的沉积工艺过程中使用等离子体，但应注意到，等离子体并非必需的。事实上，其他的实施例涉及在非常温和的条件下的沉积工艺，没有使用等离子体。
本发明的另一个态样涉及一种用于在基板上沉积薄膜的设备，以根据上述任一实施例进行处理。在一个实施例中，该设备包括用于在基板上沉积薄膜的沉积腔室。该沉积腔室包括用于支撑基板的处理区域。该设备包括与Ta前驱物供应流体连通的前驱物入口，Ta前驱物诸如是五(二甲基氨基)钽(PDMAT)。该设备也包括与含氮前驱物供应流体连通的反应物气体入口，含氮前驱物诸如是氨。该设备也包括与掺杂物前驱物供应流体连通的反应物气体入口，掺杂物前驱物诸如是含掺杂物的金属复合物。该设备进一步包括与净化气体流体连通的净化气体入口。该设备可以进一步包括真空端口，该真空端口用以从沉积腔室移除气体。该设备可以进一步包括辅助气体入口，该辅助气体入口用以供应一种或更多种辅助气体(如惰性气体)到沉积腔室。该沉积可以进一步包括用以通过辐射和/或电阻热加热基板的工具。
在一些实施例中，可以将在本文所述方法的过程中可用于沉积或形成薄膜的等离子体系统和处理腔室或系统实施于或系统中的任一者上，这些系统皆可向位于加州圣克拉拉市的应用材料公司(AppliedMaterials,Inc.,located in Santa Clara,Calif.)取得。ALD处理腔室的详细描述可在共同受让的美国专利第6,878,206号、第6,916,398号以及第7,780,785号中找到。
实例
在各种阻挡层薄膜上进行偏压热应力(BTS)测试，每个薄膜的组成显示于下表1中：
表1：阻挡层薄膜组成
薄膜编号 组成 沉积工艺 厚度
1 MnNx 热ALD 10埃
2 MnNx 热ALD 15埃
3 MnNx 热ALD，有等离子体后处理 10埃
4 掺杂Mn的TaN 热ALD 10埃
5 掺杂Mn的TaN 热ALD，有等离子体后处理 10埃
6 TaN 热ALD，有等离子体后处理 10埃
7 TaN 热ALD，有等离子体后处理 15埃
8 Ta 热ALD 30埃
9 TaN PEALD 20埃
使接受等离子体后处理的薄膜暴露于含1∶1至1∶10的Ar∶H2混合物的等离子体中持续10至30秒，等离子体功率为400至1000W，且压力为1至10Torr。
掺杂Mn的TaN薄膜含有约10A的TaN和约1A的Mn。TaN薄膜暴露于Mn前驱物掺杂持续1至5秒并选择性地进行5至30秒的NH3浸泡。
BTS测试的结果图示于图3。薄膜8和9是具有0V的eWF偏移的基线。图3中较低的eWF偏移说明阻挡薄膜具有较佳的阻挡性质。如从图3可以看到的，薄膜4(对应于10A掺杂Mn的TaN)与薄膜1(10A的MnNx)相比展现出优异的阻挡性质，并且具有与较大厚度的MnNx薄膜(薄膜2)相当的阻挡性质。等离子体后处理强化了所有薄膜的阻挡性质。
贯穿本说明书提及的“一个实施例”、“某些实施例”、“一个或更多个实施例”或“一实施例”指关于该实施例所述的特定特征、结构、材料或特性被包括在本发明的至少一个实施例中。因此，贯穿本说明书各处出现的表达如“在一个或更多个实施例中”、“在某些实施例中”、“在一个实施例中”或“在一实施例中”不一定是指本发明相同的实施例。此外，可以在一个或更多个实施例中以任何适合的方式组合特定的特征、结构、材料或特性。
虽然已经参照特定的实施例描述了本文中的发明，但了解到，这些实施例仅是对本发明的原理和应用的说明。对于本领域技术人员中而言，在不背离本发明的精神和范围下对本发明的方法和设备作出的各种修改和变化将是显而易见的。因此，意图使本发明包括在随附权利要求书和该随附申请专利范围的等同物的范围内的修改和变化。

Claims (17)

1.一种在微电子装置中形成互连结构的方法，所述方法包括以下步骤：
提供上面设置有介电层的基板，所述介电层具有一个或更多个沟槽和/或过孔，所述沟槽和/或过孔具有开口、侧壁和底部；
在至少一部分所述沟槽和/或过孔的所述侧壁和/或底部上沉积阻挡层，所述阻挡层包含TaN和一种或更多种掺杂剂，所述掺杂剂选自由Ru、Cu、Co、Mn、Al、Mg、Cr、Nb、Ti和V组成的组，以提供内衬的沟槽和/或过孔，其中沉积所述阻挡层的步骤包括：沉积交替的层，所述交替的层包含TaN和掺杂剂，基于所述阻挡层的重量，所述阻挡层包含0.1至10％的掺杂剂，且TaN层小于和
在所述内衬的沟槽和/或过孔中沉积含Cu的导电材料。
2.如权利要求1所述的方法，其中所述导电材料进一步包含Mn。
3.如权利要求1所述的方法，其中所述掺杂剂包含Mn。
4.如权利要求1所述的方法，其中所述掺杂剂包含Ru、Cu和Co中之一或更多者。
5.如权利要求1所述的方法，所述方法进一步包括：在沉积所述含Cu的导电材料之前使所述阻挡层暴露于等离子体处理。
6.如权利要求5所述的方法，其中所述等离子体包含He、Ar、NH3、H2和N2中之一或更多者。
7.一种在微电子装置中形成互连结构的方法，所述方法包括以下步骤：
提供上面设置有介电层的基板，所述介电层具有一个或更多个沟槽和/或过孔，所述沟槽和/或过孔具有开口、侧壁和底部；
在至少一部分所述沟槽和/或过孔的所述侧壁和/或底部上沉积第一层，所述第一层包含TaN和一种或更多种第一掺杂剂，所述第一掺杂剂选自由Ru、Cu、Co、Mn、Al、Mg、Cr、Nb、Ti和V组成的组，以提供内衬的沟槽和/或过孔，其中沉积所述第一层的步骤包括：沉积交替的层，所述交替的层包含TaN和掺杂剂，基于所述第一层的重量，所述第一层包含0.1至10％的掺杂剂，且TaN层小于
在所述第一层上沉积第二层，所述第二层包含Ru和Co中之一或两者；和
在所述内衬的沟槽和/或过孔中沉积含Cu的导电材料。
8.如权利要求7所述的方法，其中所述导电材料进一步包含Mn。
9.如权利要求7所述的方法，其中所述第一掺杂剂包含Mn。
10.如权利要求7所述的方法，其中所述第二层进一步包含一种或更多种第二掺杂剂，所述第二掺杂剂选自由Mn、Al、Mg、Cr、Nb、Ti和V组成的组。
11.如权利要求10所述的方法，其中所述第二层是通过沉积交替的层所沉积，所述交替的层包含Ru或Co和所述第二掺杂剂。
12.如权利要求7所述的方法，所述方法进一步包括：在沉积所述导电材料之前使所述第一层暴露于等离子体处理。
13.如权利要求12所述的方法，其中所述等离子体包含He、Ar、NH3、H2和N2中之一或更多者。
14.一种微电子装置，所述微电子装置包括：
基板，在所述基板上设置有介电层，所述介电层具有一个或更多个沟槽和/或过孔，所述沟槽和/或过孔具有开口、侧壁和底部；
第一层，所述第一层内衬于至少一部分所述沟槽和/或过孔的所述侧壁和/或底部上，所述第一层包含TaN和一种或更多种掺杂剂，所述掺杂剂选自由Ru、Cu、Co、Mn、Al、Mg、Cr、Nb、Ti和V组成的组，其中沉积所述第一层的步骤包括：沉积交替的层，所述交替的层包含TaN和掺杂剂，基于所述第一层的重量，所述第一层包含0.1至10％的掺杂剂，且TaN层小于
第二层，所述第二层包含Ru和Co中之一或两者，且所述第二层位于所述第一层上；和
含Cu的导电材料，所述导电材料填充所述内衬的沟槽和/或过孔。
15.如权利要求14所述的微电子装置，其中所述导电材料进一步包含Mn。
16.如权利要求14所述的微电子装置，其中所述第二层进一步包含一种或更多种掺杂剂，所述掺杂剂选自由Mn、Al、Mg、Cr、Nb、Ti和V组成的组。
17.如权利要求14所述的微电子装置，其中所述第一层的厚度小于10埃。
CN201280059387.7A 2011-12-01 2012-11-30 用于铜阻挡层应用的掺杂的氮化钽 Active CN103959443B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201161565641P 2011-12-01 2011-12-01
US61/565,641 2011-12-01
PCT/US2012/067212 WO2013082370A1 (en) 2011-12-01 2012-11-30 Doped tantalum nitride for copper barrier applications
US13/689,871 US10784157B2 (en) 2011-12-01 2012-11-30 Doped tantalum nitride for copper barrier applications
US13/689,871 2012-11-30

Publications (2)

Publication Number Publication Date
CN103959443A CN103959443A (zh) 2014-07-30
CN103959443B true CN103959443B (zh) 2018-02-09

Family

ID=48523404

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280059387.7A Active CN103959443B (zh) 2011-12-01 2012-11-30 用于铜阻挡层应用的掺杂的氮化钽

Country Status (5)

Country Link
US (1) US10784157B2 (zh)
KR (1) KR102036245B1 (zh)
CN (1) CN103959443B (zh)
TW (2) TWI633624B (zh)
WO (1) WO2013082370A1 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8962478B1 (en) * 2013-11-13 2015-02-24 Globalfoundries Inc. Method to use self-repair Cu barrier to solve barrier degradation due to Ru CMP
WO2015117150A1 (en) * 2014-02-03 2015-08-06 Tokyo Electron Limited INTEGRATION OF ALD BARRIER LAYER AND CVD Ru LINER FOR VOID-FREE Cu FILLING
CN105870049A (zh) * 2015-01-19 2016-08-17 中芯国际集成电路制造(上海)有限公司 铜互连结构的制作方法、半导体器件及电子装置
US9805976B2 (en) * 2016-01-08 2017-10-31 Applied Materials, Inc. Co or Ni and Cu integration for small and large features in integrated circuits
US9947621B2 (en) 2016-08-05 2018-04-17 International Business Machines Corporation Structure and method to reduce copper loss during metal cap formation
US10229851B2 (en) 2016-08-30 2019-03-12 International Business Machines Corporation Self-forming barrier for use in air gap formation
US9786760B1 (en) * 2016-09-29 2017-10-10 International Business Machines Corporation Air gap and air spacer pinch off
CN108666261A (zh) * 2017-03-29 2018-10-16 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN109216261B (zh) * 2017-07-03 2021-07-09 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US10763168B2 (en) 2017-11-17 2020-09-01 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure with doped via plug and method for forming the same
CN111937119B (zh) * 2018-03-08 2024-07-23 阿托梅拉公司 包括具有超晶格的增强接触结构的半导体器件和相关方法
KR102637671B1 (ko) * 2018-08-11 2024-02-15 어플라이드 머티어리얼스, 인코포레이티드 그래핀 확산 장벽
CN110854102A (zh) * 2018-08-20 2020-02-28 中芯国际集成电路制造(上海)有限公司 金属互连线及其形成方法
WO2020251880A1 (en) * 2019-06-08 2020-12-17 Applied Materials, Inc. Low-k dielectric with self-forming barrier layer
CN112117259A (zh) * 2019-06-20 2020-12-22 中芯国际集成电路制造(上海)有限公司 半导体器件及形成方法
US11587873B2 (en) * 2020-05-06 2023-02-21 Applied Materials, Inc. Binary metal liner layers
US11270911B2 (en) * 2020-05-06 2022-03-08 Applied Materials Inc. Doping of metal barrier layers
US11676898B2 (en) 2020-06-11 2023-06-13 Taiwan Semiconductor Manufacturing Co., Ltd. Diffusion barrier for semiconductor device and method
US11410881B2 (en) * 2020-06-28 2022-08-09 Applied Materials, Inc. Impurity removal in doped ALD tantalum nitride

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6294836B1 (en) * 1998-12-22 2001-09-25 Cvc Products Inc. Semiconductor chip interconnect barrier material and fabrication method
CN101558476A (zh) * 2006-12-14 2009-10-14 朗姆研究公司 互连结构和制造嵌入结构的方法
CN102165573A (zh) * 2008-09-29 2011-08-24 东京毅力科创株式会社 用于形成钌金属覆盖层的方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5976928A (en) * 1997-11-20 1999-11-02 Advanced Technology Materials, Inc. Chemical mechanical polishing of FeRAM capacitors
US6627995B2 (en) * 2000-03-03 2003-09-30 Cvc Products, Inc. Microelectronic interconnect material with adhesion promotion layer and fabrication method
US7101790B2 (en) * 2003-03-28 2006-09-05 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming a robust copper interconnect by dilute metal doping
US7199048B2 (en) * 2003-07-24 2007-04-03 Novellus Systems, Inc. Method for preventing metalorganic precursor penetration into porous dielectrics
US6958291B2 (en) * 2003-09-04 2005-10-25 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect with composite barrier layers and method for fabricating the same
US20050070109A1 (en) 2003-09-30 2005-03-31 Feller A. Daniel Novel slurry for chemical mechanical polishing of metals
DE102004003863B4 (de) 2004-01-26 2009-01-29 Advanced Micro Devices, Inc., Sunnyvale Technik zur Herstellung eingebetteter Metallleitungen mit einer erhöhten Widerstandsfähigkeit gegen durch Belastung hervorgerufenen Materialtransport
US7157795B1 (en) 2004-09-07 2007-01-02 Advanced Micro Devices, Inc. Composite tantalum nitride/tantalum copper capping layer
US20070059502A1 (en) * 2005-05-05 2007-03-15 Applied Materials, Inc. Integrated process for sputter deposition of a conductive barrier layer, especially an alloy of ruthenium and tantalum, underlying copper or copper alloy seed layer
DE102005023122A1 (de) 2005-05-19 2006-11-23 Infineon Technologies Ag Integrierte Schaltungsanordnung mit Schichtstapel und Verfahren
TWM279574U (en) * 2005-07-08 2005-11-01 Heng Kuo Co Ltd Fine-tuning structure for hydraulic disc brake
WO2008041535A1 (en) * 2006-10-03 2008-04-10 Nippon Mining & Metals Co., Ltd. Cu-Mn ALLOY SPUTTERING TARGET AND SEMICONDUCTOR WIRING
JP5103914B2 (ja) * 2007-01-31 2012-12-19 富士通セミコンダクター株式会社 半導体装置の製造方法及び半導体装置
US20100200991A1 (en) * 2007-03-15 2010-08-12 Rohan Akolkar Dopant Enhanced Interconnect
JP5141683B2 (ja) * 2007-03-27 2013-02-13 富士通セミコンダクター株式会社 半導体装置の製造方法
US7642189B2 (en) * 2007-12-18 2010-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. Synergy effect of alloying materials in interconnect structures
US7799674B2 (en) * 2008-02-19 2010-09-21 Asm Japan K.K. Ruthenium alloy film for copper interconnects
US8013445B2 (en) * 2008-02-29 2011-09-06 Taiwan Semiconductor Manufacturing Co., Ltd. Low resistance high reliability contact via and metal line structure for semiconductor device
US7808106B1 (en) * 2008-05-09 2010-10-05 Eric Eisenbraun Nano-laminate difussion barrier for direct electrochemical deposition copper
US8679970B2 (en) 2008-05-21 2014-03-25 International Business Machines Corporation Structure and process for conductive contact integration
US8945675B2 (en) * 2008-05-29 2015-02-03 Asm International N.V. Methods for forming conductive titanium oxide thin films
US8586397B2 (en) * 2011-09-30 2013-11-19 Sunpower Corporation Method for forming diffusion regions in a silicon substrate

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6294836B1 (en) * 1998-12-22 2001-09-25 Cvc Products Inc. Semiconductor chip interconnect barrier material and fabrication method
CN101558476A (zh) * 2006-12-14 2009-10-14 朗姆研究公司 互连结构和制造嵌入结构的方法
CN102165573A (zh) * 2008-09-29 2011-08-24 东京毅力科创株式会社 用于形成钌金属覆盖层的方法

Also Published As

Publication number Publication date
TWI645511B (zh) 2018-12-21
KR20140099311A (ko) 2014-08-11
CN103959443A (zh) 2014-07-30
TW201330175A (zh) 2013-07-16
US10784157B2 (en) 2020-09-22
TWI633624B (zh) 2018-08-21
KR102036245B1 (ko) 2019-10-24
TW201820539A (zh) 2018-06-01
US20130140698A1 (en) 2013-06-06
WO2013082370A1 (en) 2013-06-06

Similar Documents

Publication Publication Date Title
CN103959443B (zh) 用于铜阻挡层应用的掺杂的氮化钽
US7521379B2 (en) Deposition and densification process for titanium nitride barrier layers
US10910263B2 (en) Doping control of metal nitride films
KR102189781B1 (ko) 망간 및 망간 니트라이드들의 증착 방법들
US9076661B2 (en) Methods for manganese nitride integration
US7846841B2 (en) Method for forming cobalt nitride cap layers
US7718527B2 (en) Method for forming cobalt tungsten cap layers
US20050124154A1 (en) Method of forming copper interconnections for semiconductor integrated circuits on a substrate
US20070054487A1 (en) Atomic layer deposition processes for ruthenium materials
US7799681B2 (en) Method for forming a ruthenium metal cap layer
US10665542B2 (en) Cobalt manganese vapor phase deposition
JP2005005383A (ja) 半導体装置および半導体装置の製造方法
TWI609095B (zh) 用於氮化錳整合之方法
US6579793B2 (en) Method of achieving high adhesion of CVD copper thin films on TaN Substrates
Elers Copper Diffusion Barrier Deposition on Integrated Circuit Devices by Atomic Layer Deposition Technique

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant