CN103955559B

CN103955559B - 一种用于多模块芯片的双向io复用方法及电路

Info

Publication number: CN103955559B
Application number: CN201410134049.6A
Authority: CN
Inventors: 汪金辉; 梁倩; 侯立刚; 张俊腾; 宫娜
Original assignee: Beijing University of Technology
Current assignee: Beijing University of Technology
Priority date: 2014-04-03
Filing date: 2014-04-03
Publication date: 2017-06-16
Anticipated expiration: 2034-04-03
Also published as: CN103955559A

Abstract

本发明涉及一种用于芯片中具有多个模块的双向IO复用方法及电路，属于芯片设计领域，更具体的说，本发明涉及一种能够减少芯片中IO的数量和节省芯片面积的双向IO复用方法及电路。本方法的核心是在芯片中加入双向IO复用电路，同时在芯片中加入多个控制位信号，每个控制位信号可以输入1或0，通过所有控制位的不同输入组合选择IO复用电路需要服务的模块。通过此IO复用的方法，芯片中各个具有不同数量管脚且不同时工作的模块能够重复使用同一组管脚，提高了芯片管脚的使用率，最终减少管脚的数量并节约版图面积。

Description

一种用于多模块芯片的双向IO复用方法及电路

技术领域

本发明涉及芯片设计领域，更具体的说，本发明涉及一种能够减少芯片中IO的数量和节省芯片面积的双向IO复用方法及电路。

背景技术

随着集成电路技术的不断进步，集成电路的复杂度不断增加，功能不断完善，单个芯片中所集成的元件数从最初的十几个发展到目前的几亿个甚至几十亿个，造成芯片面积不断增大，进而影响了集成电路产业的进一步发展。

目前集成电路设计面临两种面积瓶颈，一种是核心限制(core limited)，也就是除IO以外的芯片内部电路面积过大；另一种是IO限制(pad limited)，即外围IO所占面积过大，从而限制了芯片的有效使用面积。IO限制主要是由于芯片功能的不断增加，导致大规模数字集成电路的输入和输出管脚不断增多，每个管芯少则需要几十个IO，多则需要几百个IO。这些IO占用了大量的面积，有时甚至大于内部核心电路所占面积，从而大大增加了芯片的成本，并降低了测试效率。同时，日益增加的IO数量以及版图面积将导致互联线变得更为复杂，进而影响电路的性能。

伴随着芯片功能的不断完善，在目前大规模数字集成电路芯片中，尤其是在成批次流片前的测试芯片(Test Chip)中，通常使用单向IO复用电路来提高芯片中IO的利用率。但是此种方法只适用于芯片中各模块拥有相同数量的输入和输出的情况，并且只能实现不同模块间输入与输出的分别复用，因此具有较大的局限性。

发明内容

本发明的目的在于提出一种可以应用于芯片中各模块具有不同管脚数量的新型双向IO复用电路，解决单向IO复用电路的局限性，提高IO的复用效率，从而达到减小IO所占面积和节约芯片制造成本的目的。

为实现上述目的，本发明采用的技术方案为一种用于芯片中具有多个模块的双向IO复用电路，该电路包括分配器和选择器，其中端口分为三类即输入端口、输出端口、以及控制端口；输出端口与部分模块的输入端连接，当其中的一模块工作时，通过控制分配器中的控制位将IO输入的输入信号传至该模块；输入端口与其余模块的输出端连接，当其中某一模块工作时，通过控制选择器中的控制位，将该模块的输出信号传至IO输出；另外，复用电路中增加了支路，以避免上一状态选择器对下一状态分配器的影响。

一种用于芯片中具有多个模块的双向IO复用电路，对于拥有p(p≥2

)个模块的芯片，利用芯片中各模块不同时工作的特点，复用电路的结构如图1所示，其中1≤c<c+1≤n,1≤e<e+1≤p。此复用电路包括分配器和选择器，两者分别负责将输入信号分配至指定工作模块以及选择不同模块的输出信号；其中该电路的端口分为三类即输入端口、输出端口、以及控制端口；输出端口与模块N₁至模块N_e的输入端连接，当模块N₁至模块N_e中的某一模块工作时，通过控制分配器中的控制位M₁至M_c，将IO输入的输入信号传至模块N₁至模块N_e中的某一指定工作模块。输入端口与模块N_e+1至模块N_p的输出端连接，当模块N_e+1至模块N_p中的某一模块工作时，通过控制选择器中的控制位M_c+1至M_n，将模块N_e+1至模块N_p中的某一指定工作模块的输出信号传至IO输出。另外，为了防止由于上一状态选择器的输出结果影响到下一状态分配器的输入数据，复用电路中增加了支路W，该支路的一端接芯片管脚，另一端接选择器。当模块N1至模块N_e中的一模块工作时，通过控制位M₁至M_n，使选择器的输出结果恰好为此时模块N₁至模块N_e中工作模块需要的输入数据，从而避免上述影响。

本方法的核心是在芯片中加入双向IO复用电路，同时在芯片中加入多个控制位信号，每个控制位信号可以输入1或0，通过所有控制位的不同输入组合选择IO复用电路需要服务的模块。通过此IO复用的方法，芯片中各个具有不同数量管脚且不同时工作的模块能够重复使用同一组管脚，提高了芯片管脚的使用率，最终减少管脚的数量并节约版图面积。

附图说明

图1为IO复用电路结构示意图。

图2为一输入三输出IO复用电路示意图。

图3为三输入一输出IO复用电路示意图。

图4为二输入二输出IO复用电路示意图。

具体实施方式

以下将结合附图对本发明作进一步说明。

以芯片中拥有四个功能模块为例。首先为模块1的输入与模块2至模块4的输出进行复用，复用电路类型为：一输入三输出IO复用电路。电路的具体结构如图2所示。该电路包括四个反相器INV1、INV2、INV3、INV4，四个三输入与门AND1、AND2、AND3、AND4，一个四输入或门OR。其中，INV1的输入端接芯片管脚，INV1的输出端接INV2的输入端，INV2的输出端接模块1输入，INV1和INV2用来增加选择器输出信号的驱动能力。INV3的输入端接控制位M1，输出端接AND1的输入端，INV4的输入端接控制位M2，输出端接AND1和AND3的输入端。AND1的输入端分别接模块2输出、INV3的输出端、INV4的输出端，AND2的输入端分别接模块3输出、INV3的输出端、控制位M2，AND3的输入端分别接模块4输出、控制位M1、INV4的输出端，AND4的输入端分别接芯片管脚、控制位M1、控制位M2。AND1、AND2、AND3、AND4的输出端均接OR的输入端，OR的输出端接芯片管脚。

在一输入三输出IO复用电路中，当M1＝0和M2＝0时，AND1的输出为模块2输出，AND2到AND4的输出均为0，经过OR门最终将模块2的输出传输到芯片管脚。同理，当M1＝0和M2＝1时，除AND2的输出为模块3输出外，其他与门的输出均为0，经过OR门最终将模块3的输出传输到芯片管脚。当M1＝1和M2＝0时，除AND3的输出为模块4输出外，其他与门的输出均为0，经过OR门最终将模块4的输出传输到芯片管脚。当M1＝1和M2＝1时，将芯片管脚信号输入到模块1，此时OR门的输出与芯片管脚的输入相同，避免了上一状态的输出结果对该次输入数据的影响，最终实现模块1输入。

接下来为模块1至模块3的输入与模块4的输出进行复用，复用电路类型为：三输入一输出IO复用电路。电路的具体结构如图3所示。该电路包括五个反相器INV1、INV2、INV3、INV4、INV5，三个三输入与门AND1、AND2、AND3，两个二输入与门AND4、AND5，一个二输入或门OR。其中，INV1的输入端接芯片管脚，INV1的输出端接INV2的输入端，INV2的输出端接AND1、AND2、AND3的输入端，INV1和INV2用来增加选择器输出信号的驱动能力。INV3的输入端接控制位M1，输出端接AND1和AND2的输入端，INV4的输入端接控制位M2，输出端接AND1和AND3的输入端，INV5的输入端接控制位M3，输出端接AND4的输入端。AND1的输入端分别接INV2的输出端、INV3的输出端、INV4的输出端，AND1的输出端接模块1输入。AND2的输入端分别接INV2的输出端、INV3的输出端、控制位M2，AND2的输出端接模块2输入。AND3的输入端分别接INV2的输出端、控制位M1、INV4的输出端，AND3的输出端接模块3输入。AND4的输入端分别接INV5的输出端、模块4输出，AND5的输入端分别接控制位M3、芯片管脚。AND4和AND5的输出端均接OR的输入端，OR的输出端接芯片管脚。

在三输入一输出IO复用电路中，当M1＝0、M2＝0、M3＝1时，AND1将芯片管脚信号输入到模块1，AND2到AND4的输出均为0，此时AND5经过OR门的输出与芯片管脚的输入相同，避免了上一状态的输出结果对该次输入数据的影响，最终实现模块1输入。同理，当M1＝0、M2＝1、M3＝1时，AND2将芯片管脚信号输入到模块2，AND5的作用同上，其他与门的输出均为0，最终实现模块2输入。当M1＝1、M2＝0、M3＝1时，AND3将芯片管脚信号输入到模块3，AND5的作用同上，其他与门的输出均为0，最终实现模块3输入。当M1和M2为任意值X、M3＝0时，AND4的输出为模块4输出，AND5的输出为0，最终经过OR门将模块4的输出传输到芯片管脚。

最后为模块1和模块2的输入与模块3和模块4的输出进行复用，复用电路类型为：二输入二输出IO复用电路。电路的具体结构如图4所示。该电路包括五个反相器INV1、INV2、INV3、INV4、INV5，两个二输入与门AND1、AND2，三个三输入与门AND3、AND4、AND5，一个三输入或门OR。其中，INV1的输入端接芯片管脚，INV1的输出端接INV2的输入端，INV2的输出端接AND1、AND2的输入端，INV1和INV2用来增加选择器输出信号的驱动能力。INV3的输入端接控制位M1，输出端接AND1的输入端，INV4的输入端接控制位M2，输出端接AND3的输入端，INV5的输入端接控制位M3，输出端接AND4的输入端。AND1的输入端分别接INV2的输出端、INV3的输出端，AND1的输出端接模块1输入。AND2的输入端分别接INV2的输出端、控制位M1，AND2的输出端接模块2输入。AND3的输入端分别接模块3输出、INV4的输出端、控制位M3，AND4的输入端分别接模块4输出、控制位M2、INV5的输出端，AND5的输入端分别接控制位M2、控制位M3、芯片管脚。AND3、AND4、AND5的输出端均接OR的输入端，OR的输出端接芯片管脚。

在二输入二输出IO复用电路中，当M1＝0、M2＝1、M3＝1时，AND1将芯片管脚信号输入到模块1，AND2到AND4的输出均为0，此时AND5经过OR门的输出与芯片管脚的输入相同，避免了上一状态的输出结果对该次输入数据的影响，最终实现模块1输入。同理，当M1＝1、M2＝1、M3＝1时，AND2将芯片管脚信号输入到模块2，AND5的作用同上，其他与门的输出均为0，最终实现模块2输入。当M1为任意值X、M2＝0、M3＝1时，AND3的输出为模块3输出，AND4和AND5输出为0，最终经过OR门将模块3的输出传输到芯片管脚。同理，当M1为任意值X、M2＝1、M3＝0时，AND4的输出为模块4输出，AND3和AND5的输出为0，最终经过OR门将模块4的输出传输到芯片管脚。

Claims

1.一种用于芯片中具有多个模块的双向IO复用电路，其特征在于：该电路包括分配器和选择器，其中端口分为三类即输入端口、输出端口、以及控制端口；输出端口与部分模块的输入端连接，当其中的一模块工作时，通过控制分配器中的控制位将IO输入的输入信号传至该模块；输入端口与其余模块的输出端连接，当其中某一模块工作时，通过控制选择器中的控制位，将该模块的输出信号传至IO输出；另外，复用电路中增加了支路，以避免上一状态选择器对下一状态分配器的影响；

一种用于芯片中具有多个模块的双向IO复用电路，对于拥有p个模块的芯片，利用芯片中各模块不同时工作的特点，复用电路的结构中，其中1≤c<c+1≤n,1≤e<e+1≤p；此复用电路包括分配器和选择器，两者分别负责将输入信号分配至指定工作模块以及选择不同模块的输出信号；其中该电路的端口分为三类即输入端口、输出端口、以及控制端口；输出端口与模块N₁至模块N_e的输入端连接，当模块N₁至模块N_e中的某一模块工作时，通过控制分配器中的控制位M₁至M_c，将IO输入的输入信号传至模块N₁至模块N_e中的某一指定工作模块；输入端口与模块N_e+1至模块N_p的输出端连接，当模块N_e+1至模块N_p中的某一模块工作时，通过控制选择器中的控制位M_c+1至M_n，将模块N_e+1至模块N_p中的某一指定工作模块的输出信号传至IO输出；另外，为了防止由于上一状态选择器的输出结果影响到下一状态分配器的输入数据，复用电路中增加了支路W，该支路的一端接芯片管脚，另一端接选择器；当模块N₁至模块N_e中的一模块工作时，通过控制位M₁至M_n，使选择器的输出结果恰好为此时模块N₁至模块N_e中工作模块需要的输入数据，从而避免上述影响；

芯片中拥有四个功能模块，首先为模块1的输入与模块2至模块4的输出进行复用，复用电路类型为：一输入三输出IO复用电路；一输入三输出IO复用电路包括四个反相器INV1、INV2、INV3、INV4，四个三输入与门AND1、AND2、AND3、AND4，一个四输入或门OR；其中，INV1的输入端接芯片管脚，INV1的输出端接INV2的输入端，INV2的输出端接模块1输入，INV1和INV2用来增加选择器输出信号的驱动能力；INV3的输入端接控制位M1，输出端接AND1的输入端，INV4的输入端接控制位M2，输出端接AND1和AND3的输入端；AND1的输入端分别接模块2输出、INV3的输出端、INV4的输出端，AND2的输入端分别接模块3输出、INV3的输出端、控制位M2，AND3的输入端分别接模块4输出、控制位M1、INV4的输出端，AND4的输入端分别接芯片管脚、控制位M1、控制位M2；AND1、AND2、AND3、AND4的输出端均接OR的输入端，OR的输出端接芯片管脚；

在一输入三输出IO复用电路中，当M1＝0和M2＝0时，AND1的输出为模块2输出，AND2到AND4的输出均为0，经过OR门最终将模块2的输出传输到芯片管脚；同理，当M1＝0和M2＝1时，除AND2的输出为模块3输出外，其他与门的输出均为0，经过OR门最终将模块3的输出传输到芯片管脚；当M1＝1和M2＝0时，除AND3的输出为模块4输出外，其他与门的输出均为0，经过OR门最终将模块4的输出传输到芯片管脚；当M1＝1和M2＝1时，将芯片管脚信号输入到模块1，此时OR门的输出与芯片管脚的输入相同，避免了上一状态的输出结果对本次输入数据的影响，最终实现模块1输入；

接下来为模块1至模块3的输入与模块4的输出进行复用，复用电路类型为：三输入一输出IO复用电路；三输入一输出IO复用电路包括五个反相器INV1、INV2、INV3、INV4、INV5，三个三输入与门AND1、AND2、AND3，两个二输入与门AND4、AND5，一个二输入或门OR；其中，INV1的输入端接芯片管脚，INV1的输出端接INV2的输入端，INV2的输出端接AND1、AND2、AND3的输入端，INV1和INV2用来增加选择器输出信号的驱动能力；INV3的输入端接控制位M1，输出端接AND1和AND2的输入端，INV4的输入端接控制位M2，输出端接AND1和AND3的输入端，INV5的输入端接控制位M3，输出端接AND4的输入端；AND1的输入端分别接INV2的输出端、INV3的输出端、INV4的输出端，AND1的输出端接模块1输入；AND2的输入端分别接INV2的输出端、INV3的输出端、控制位M2，AND2的输出端接模块2输入；AND3的输入端分别接INV2的输出端、控制位M1、INV4的输出端，AND3的输出端接模块3输入；AND4的输入端分别接INV5的输出端、模块4输出，AND5的输入端分别接控制位M3、芯片管脚；AND4和AND5的输出端均接OR的输入端，OR的输出端接芯片管脚；

在三输入一输出IO复用电路中，当M1＝0、M2＝0、M3＝1时，AND1将芯片管脚信号输入到模块1，AND2到AND4的输出均为0，此时AND5经过OR门的输出与芯片管脚的输入相同，避免了上一状态的输出结果对本次输入数据的影响，最终实现模块1输入；同理，当M1＝0、M2＝1、M3＝1时，AND2将芯片管脚信号输入到模块2，AND5的作用同上，其他与门的输出均为0，最终实现模块2输入；当M1＝1、M2＝0、M3＝1时，AND3将芯片管脚信号输入到模块3，AND5的作用同上，其他与门的输出均为0，最终实现模块3输入；当M1和M2为任意值X、M3＝0时，AND4的输出为模块4输出，AND5的输出为0，最终经过OR门将模块4的输出传输到芯片管脚；

最后为模块1和模块2的输入与模块3和模块4的输出进行复用，复用电路类型为：二输入二输出IO复用电路；二输入二输出IO复用电路包括五个反相器INV1、INV2、INV3、INV4、INV5，两个二输入与门AND1、AND2，三个三输入与门AND3、AND4、AND5，一个三输入或门OR；其中，INV1的输入端接芯片管脚，INV1的输出端接INV2的输入端，INV2的输出端接AND1、AND2的输入端，INV1和INV2用来增加选择器输出信号的驱动能力；INV3的输入端接控制位M1，输出端接AND1的输入端，INV4的输入端接控制位M2，输出端接AND3的输入端，INV5的输入端接控制位M3，输出端接AND4的输入端；AND1的输入端分别接INV2的输出端、INV3的输出端，AND1的输出端接模块1输入；AND2的输入端分别接INV2的输出端、控制位M1，AND2的输出端接模块2输入；AND3的输入端分别接模块3输出、INV4的输出端、控制位M3，AND4的输入端分别接模块4输出、控制位M2、INV5的输出端，AND5的输入端分别接控制位M2、控制位M3、芯片管脚；AND3、AND4、AND5的输出端均接OR的输入端，OR的输出端接芯片管脚；

在二输入二输出IO复用电路中，当M1＝0、M2＝1、M3＝1时，AND1将芯片管脚信号输入到模块1，AND2到AND4的输出均为0，此时AND5经过OR门的输出与芯片管脚的输入相同，避免了上一状态的输出结果对本次输入数据的影响，最终实现模块1输入；同理，当M1＝1、M2＝1、M3＝1时，AND2将芯片管脚信号输入到模块2，AND5的作用同上，其他与门的输出均为0，最终实现模块2输入；当M1为任意值X、M2＝0、M3＝1时，AND3的输出为模块3输出，AND4和AND5输出为0，最终经过OR门将模块3的输出传输到芯片管脚；同理，当M1为任意值X、M2＝1、M3＝0时，AND4的输出为模块4输出，AND3和AND5的输出为0，最终经过OR门将模块4的输出传输到芯片管脚。

2.根据权利要求1所述的一种用于芯片中具有多个模块的双向IO复用电路，其特征在于：所述p的取值范围为p≥2。