CN103943560A - 一种形成低介电常数薄膜及其缓冲层的成膜方法 - Google Patents

一种形成低介电常数薄膜及其缓冲层的成膜方法 Download PDF

Info

Publication number
CN103943560A
CN103943560A CN201410193143.9A CN201410193143A CN103943560A CN 103943560 A CN103943560 A CN 103943560A CN 201410193143 A CN201410193143 A CN 201410193143A CN 103943560 A CN103943560 A CN 103943560A
Authority
CN
China
Prior art keywords
dielectric constant
low dielectric
constant films
resilient coating
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410193143.9A
Other languages
English (en)
Other versions
CN103943560B (zh
Inventor
桑宁波
雷通
方精训
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201410193143.9A priority Critical patent/CN103943560B/zh
Publication of CN103943560A publication Critical patent/CN103943560A/zh
Application granted granted Critical
Publication of CN103943560B publication Critical patent/CN103943560B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02348—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1042—Formation and after-treatment of dielectrics the dielectric comprising air gaps
    • H01L2221/1047—Formation and after-treatment of dielectrics the dielectric comprising air gaps the air gaps being formed by pores in the dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供了一种形成低介电常数薄膜及其缓冲层的成膜方法，包括：形成第一层金属层；在第一层金属层上生长刻蚀阻挡层；在刻蚀阻挡层上生长低介电常数薄膜及其缓冲层，其中在生长低介电常数薄膜及其缓冲层时引入两步以上的液源稳定过程；对低介电常数薄膜进行紫外线固化；在低介电常数薄膜上沉积光刻掩模并进行光刻刻蚀。

Description

一种形成低介电常数薄膜及其缓冲层的成膜方法
技术领域
本发明涉及半导体制造领域，更具体地说，本发明涉及一种形成低介电常数薄膜及其缓冲层的成膜方法。
背景技术
在40纳米以下铜互连工艺中，为了降低线间延时，两层互连金属间的介质层要求有较低的介电常数，介电常数越低，延时越小，器件速度也就越快。40纳米常用的超低介电常数薄膜的介电常数已经在2.6以下。除了较低的介电常数，还要保证薄膜有较高的机械性能，包括杨氏模量、硬度等。目前最常用的方法是使用致孔剂采用PECVD的方法沉积一层掺碳的薄膜，然后通过紫外线处理将有机致孔剂赶出薄膜，得到有孔的掺碳薄膜。紫外线照射能够将有机物分解，然后以气体的形式脱离薄膜，形成孔洞，孔洞的引入能够降低介电常数，通常孔洞的密度越大，直径越大，得到的介电常数越小，同时紫外线还会将薄膜中的硅碳键重新链接，形成更致密的骨架结构，这样来支撑孔洞。有机物致孔剂在沉积过程中的含量直接决定介电常数的大小和薄膜的硬度，薄膜致孔剂含量较高时，经过紫外线的照射，薄膜孔洞的密度较高，孔径较大，得到的介电常数较底，但是硬度也会随之降低，相反，致孔剂含量较底时，薄膜的孔洞的密度较小，孔径较小，得到的介电常数较高，但是硬度会大大增加。为了获得较低的延时，必须要保证较低的介电常数，但是这样就牺牲了薄膜的机械性能，因此找到一种能够保证较低薄膜介电常数的同时又较高机械性能的成膜方法就尤为重要。
目前业界常用的低介电常数薄膜在生在过程中主要包括三个步骤：1，引入液源反应物并使得流量稳定在一个较低的流量值；2沉积一层碳硅氧化物作为缓冲层(反应物流量很低)；3沉积含有致孔剂的低介电常数薄膜(反应物流量很高)。这种传统的生长方式从第二步到第三步过程中有液源流量由低到高最后稳定在高流量的过程，由于液源流量控制器的特性，这个过程一般要持续10S左右的时间，占整个薄膜沉积的时间比在五分之一到二分之一之间，而且受到液源流量控制器稳定性的影响，流量上升的过程会产生很大的不稳定性，对薄膜性质造成很大影响。
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够使得工艺更加稳定可靠的低介电常数薄膜的成膜方法。
为了实现上述技术目的，根据本发明，提供了一种形成低介电常数薄膜及其缓冲层的成膜方法，包括依次执行：第一步骤，用于形成第一层金属层；第二步骤，用于在第一层金属层上生长刻蚀阻挡层；第三步骤，用于在刻蚀阻挡层上生长低介电常数薄膜及其缓冲层，其中低介电常数薄膜布置在缓冲层上方，并且其中在生长低介电常数薄膜及其缓冲层时引入两步以上的液源稳定过程；第四步骤，用于对低介电常数薄膜进行紫外线固化；第五步骤，在低介电常数薄膜上沉积光刻掩模并进行光刻刻蚀。
优选地，低介电常数薄膜是含有致孔剂的掺碳薄膜。
优选地，所述第三步骤包括：第一步，进行第一次液源反应物稳定过程，其中在不开启射频的情况下使得液源前驱物以第一流量流入反应腔；第二步，在致孔剂不流入反应腔体并开启射频的情况下，使得含有甲基键的硅源前驱体和氧气氦气参与反应，从而生长一层不含致孔剂的碳硅氧化物作为缓冲层；第三步，在不开启射频的情况下使得液源前驱物以流入与反应腔管道并列的转移管道，待流量稳定在设定的第二流量以后再从转移管道流入反应腔，其中第二流量大于第一流量；第四步，开启反应腔体中的射频，从而沉积含有致孔剂的低介电常数薄膜。
优选地，致孔剂为包含碳和氢的有机物，并且在紫外线照射后会解离并挥发形成空洞。
优选地，第一层金属层包括钨金属层、铜金属层和铝金属层中的一种。
优选地，对低介电常数薄膜进行紫外线固化包括对低介电常数薄膜进行紫外线照射。
优选地，对低介电常数薄膜进行紫外线照射的时间为20s-500s，对低介电常数薄膜进行紫外线照射的温度在300度到480度之间。
本发明尤其可以有利地应用在40纳米及以下铜互连工艺中。先进铜互连工艺中，形成第一层金属铜以后，生长含有致孔剂的掺碳薄膜，然后通过紫外线处理将致孔剂赶出，形成多孔的薄膜，从而降低了薄膜的介电常数的同时增加了薄膜的硬度等其他机械性能，接着形成第二层互连铜，这样就降低了两层互连金属间的RC延时，同时又保证了介质层的机械性能，增加了器件的可靠性。本发明通过引入两步以上的液源前驱物流量稳定过程，来生长低介电常数薄；通过此方法，既能保证薄膜缓冲层的生长质量，又能够过滤掉薄膜中液源前驱物由低到高造成的影响，使得后续沉积过程更加稳定，生成的薄膜致孔剂含量较高，得到的薄膜介电常数更低。同时，由于过滤掉了液源流量上升过程，不受到液源流量控制器稳定性的影响，使得工艺更加稳定可靠。
附图说明
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：
图1示意性地示出了根据本发明优选实施例的形成低介电常数薄膜及其缓冲层的成膜方法的流程图。
图2示意性地示出了根据本发明优选实施例的形成低介电常数薄膜及其缓冲层的成膜方法中低介电常数薄膜沉积完成后的示意图。
图3示意性地示出了根据本发明优选实施例的形成低介电常数薄膜及其缓冲层的成膜方法中两层金属层形成后的示意图。
需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施方式
为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。
本发明主要应用在40纳米及以下铜互连工艺：先进铜互连工艺中，形成第一层金属铜以后，生长一层含有致孔剂的薄膜，然后通过紫外线处理将致孔剂赶出，形成多孔的薄膜，从而降低了薄膜的介电常数的同时增加了薄膜的硬度等其他机械性能，接着形成第二层互连铜，这样就降低了两层互连金属间的RC延时，同时又保证了介质层的机械性能，增加了器件的可靠性。致孔剂的含量直接关系到介电薄膜的电学性质和硬度等，介电薄膜致孔剂含量较高时，经过紫外线的照射，薄膜孔洞的密度较高，孔径较大，得到的介电常数较底。传统的低介电常数薄膜在生长初始阶段液源致孔剂流量为0，这样生长出来的其实为一层碳硅氧化物，作为缓冲层。然后致孔剂开始流入腔体直到到达设定值，这整个阶段致孔剂在薄膜中的含量是由低到高的，本发明通过在传统的缓冲层生长完之后增加一步液源前驱物流量稳定的过程，使得液源致孔剂流量稳定之后再开始后续薄膜的沉积，这样得到的薄膜更均匀，介电常数更低，并且不受到液源流量控制器稳定性的影响，提高了器件稳定性。
具体地，图1示意性地示出了根据本发明优选实施例的形成低介电常数薄膜及其缓冲层的成膜方法的流程图。
如图1所示，以40纳米铜互连工艺的第一层和第二层互连金属的形成为例，根据本发明优选实施例的形成低介电常数薄膜及其缓冲层的成膜方法包括：
第一步骤S1：形成第一层金属层1；
第一层金属层1包括但不限于钨、铜、铝等集成电路常用的互连线金属。
具体地，以金属铜为例，可以首先通过物理气相沉积工艺(PVD)沉积阻挡层(一般为Ta和TaN)，然后通过物理气相沉积工艺沉积铜的籽晶层50-150A，然后通过电镀形成第一层金属铜5000-7000A，然后通过化学机械研磨将铜层磨平，厚度降为1200A-2000A；
第二步骤S2：在第一层金属层1上生长刻蚀阻挡层2；
具体地，在第一层金属层上通过等离子体增强化学气相沉积工艺(PECVD)生长刻蚀阻挡层(一般为氮化硅或者碳化硅或者碳氮化硅)，其厚度优选为200-700A；
第三步骤S3：在刻蚀阻挡层2上生长低介电常数薄膜及其缓冲层3(优选地，含有致孔剂的掺碳薄膜，如图2所示)，在沉积低介电常数薄膜时及其缓冲层引入两步以上的液源稳定过程；其中，低介电常数薄膜布置在缓冲层上方。
第三步骤S3可以包括如下过程：第一步为液源前驱物稳定过程，液源前驱物以低流量流入反应腔，但是不开启射频；第二步生长一层不含致孔剂的碳硅氧化物作为缓冲层，此步骤中只有含有甲基键的硅源前驱体和氧气氦气参与反应，致孔剂此时不流入反应腔体，开启射频，并且射频的功率较小；第三步再次引入液源前驱物稳定过程，该步的特征是流量显著增大，但是不流入反应腔，而是流入和反应腔管道并列的转移管道，不开启射频；并且待流量稳定以后将前驱物引入反应腔，时间为3-5s；第四步，开启射频，沉积含有致孔剂的低介电常数薄膜。
更具体地，可以在刻蚀阻挡层上通过PECVD的方法生长含有致孔剂的掺碳薄膜(使用的设备可以是AMAT公司的ProducerGT型号的PECVD设备)，可以进行下述步骤：
首先将硅片装载进反应腔，然后开始流入200-700gm的甲基二乙基硅氧烷m-DEOS，以及这些主要气体的载气-氦气1000-2000sccm，时间为10-30s；该处理过程不开启射频。
紧接着生长第一层不含有致孔剂的掺碳薄膜作为缓冲层，主要过程可以是流入200-700gm的甲基二乙基硅氧烷m-DEOS，以及液源m-DEOS载气-氦气1000-2000sccm，400-600sccm的氧气，开启射频，这里的射频为高频13.56MHZ，功率为400W到700W,时间为1-3s；此步骤中只有含有甲基键的硅源前驱体和氧气氦气参与反应，致孔剂此时不流入反应腔体。此后，优选地可以在关闭流入腔体的液源反应物后，继续开启射频，时间在2-4s之间；从而实现残留物的净化。
紧接着关闭射频，将2000gm到4000gm的甲基二乙基硅氧烷m-DEOS，800-2000gm的致孔剂C10H16通入与反应腔体管道并列的转移管道，以及这些主要液源反应前驱物的载气-氦气1000-2000sccm，150-250sccm的氧气，时间为12-20s，使得液源反应物流量达到设定值并稳定。
紧接着开启射频，这里的射频为高频13.56MHZ，功率为650W到1000W，通入2000gm到4000gm的甲基二乙基硅氧烷m-DEOS，800-2000gm的致孔剂C10H16，以及这些主要液源反应前驱物的载气-氦气1000-2000sccm，150-250sccm的氧气，时间根据沉积的厚度要求进行调节；
沉积完成后加入腔体内气体抽净等过程，将硅片载出反应腔体，完成薄膜的沉积；
所有上述的生长过程的温度为240度到300度之间，设备腔体的压力为5托到10托之间；
第四步骤S4：对低介电常数薄膜进行紫外线固化；
对薄膜进行紫外线固化可以包括对薄膜进行紫外线照射，紫外线照射的时间和强度取决于沉积的膜的厚度，紫外线照射的优选地时间为20s-500s，根据膜厚的不同作相应的调整，温度优选地在300度到480度之间。例如，一般的对2500-5000A的薄膜，照射时间在150s-400s之间，使得残留前驱物完全反应。
第五步骤S5：在低介电常数薄膜上沉积光刻掩模并进行光刻刻蚀。
例如，可以在紫外线处理完的结构上PECVD生长一层硬掩模(本方案采用的是二氧化硅和氮化钛)然后旋涂光刻胶进行光刻并刻蚀形成大马士革结构；沉积阻挡层(一般为Ta和TaN)，沉积铜的籽晶层，然后通过电镀形成第二层金属铜4(如图3所示)。
实际上，致孔剂的含量直接关系到介电薄膜的电学性质和硬度等，介电薄膜致孔剂含量较高时，经过紫外线的照射，薄膜孔洞的密度较高，孔径较大，得到的介电常数较底，相反，致孔剂含量较底时，薄膜的孔洞的密度较小，孔径较小，得到的介电常数较高。本发明通过引入两步以上的液源流量稳定过程，既能保证薄膜缓冲层的生长质量，又能够过滤掉薄膜中液源前驱物由低到高造成的影响，使得后续沉积过程更加稳定，生成的薄膜致孔剂含量较高，得到的薄膜介电常数更低。同时，由于过滤掉了液源流量上升过程，不受到液源流量控制器稳定性的影响，使得工艺更加稳定可靠。通过此改进最显而易见的是缓冲层和低介电常数薄膜间的过渡层厚度大大降低，对于3000A左右厚度的薄膜，介电常数能从2.58降为2.52。
此外，需要说明的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (7)

1.一种形成低介电常数薄膜及其缓冲层的成膜方法，其特征在于包括依次执行：
第一步骤，用于形成第一层金属层；
第二步骤，用于在第一层金属层上生长刻蚀阻挡层；
第三步骤，用于在刻蚀阻挡层上生长低介电常数薄膜及其缓冲层，其中低介电常数薄膜布置在缓冲层上方，并且其中在生长低介电常数薄膜及其缓冲层时引入两步以上的液源稳定过程；
第四步骤，用于对低介电常数薄膜进行紫外线固化；
第五步骤，用于在低介电常数薄膜上沉积光刻掩模并进行光刻刻蚀。
2.根据权利要求1所述的形成低介电常数薄膜及其缓冲层的成膜方法，其特征在于，低介电常数薄膜是含有致孔剂的掺碳薄膜。
3.根据权利要求1或2所述的形成低介电常数薄膜及其缓冲层的成膜方法，其特征在于，所述第三步骤包括：
第一步，进行第一次液源反应物稳定过程，其中在不开启射频的情况下使得液源前驱物以第一流量流入反应腔；
第二步，在致孔剂不流入反应腔体并开启射频的情况下，使得含有甲基键的硅源前驱体和氧气氦气参与反应，从而生长一层不含致孔剂的碳硅氧化物作为缓冲层；
第三步，在不开启射频的情况下使得液源前驱物以流入与反应腔管道并列的转移管道，待流量稳定在设定的第二流量以后再从转移管道流入反应腔，其中第二流量大于第一流量；
第四步，开启反应腔体中的射频，从而沉积含有致孔剂的低介电常数薄膜。
4.根据权利要求3所述的形成低介电常数薄膜及其缓冲层的成膜方法，其特征在于，致孔剂为包含碳和氢的有机物，并且在紫外线照射后会解离并挥发形成空洞。
5.根据权利要求1或2所述的形成低介电常数薄膜及其缓冲层的成膜方法，其特征在于，第一层金属层包括钨金属层、铜金属层和铝金属层中的一种。
6.根据权利要求1或2所述的形成低介电常数薄膜及其缓冲层的成膜方法，其特征在于，对低介电常数薄膜进行紫外线固化包括对低介电常数薄膜进行紫外线照射。
7.根据权利要求6所述的形成低介电常数薄膜及其缓冲层的成膜方法，其特征在于，对低介电常数薄膜进行紫外线照射的时间为20s-500s，对低介电常数薄膜进行紫外线照射的温度在300度到480度之间。
CN201410193143.9A 2014-05-08 2014-05-08 一种形成低介电常数薄膜及其缓冲层的成膜方法 Active CN103943560B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410193143.9A CN103943560B (zh) 2014-05-08 2014-05-08 一种形成低介电常数薄膜及其缓冲层的成膜方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410193143.9A CN103943560B (zh) 2014-05-08 2014-05-08 一种形成低介电常数薄膜及其缓冲层的成膜方法

Publications (2)

Publication Number Publication Date
CN103943560A true CN103943560A (zh) 2014-07-23
CN103943560B CN103943560B (zh) 2016-08-31

Family

ID=51191164

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410193143.9A Active CN103943560B (zh) 2014-05-08 2014-05-08 一种形成低介电常数薄膜及其缓冲层的成膜方法

Country Status (1)

Country Link
CN (1) CN103943560B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105225930A (zh) * 2015-09-27 2016-01-06 上海华力微电子有限公司 一种低介电常数薄膜之制备方法
CN105633010A (zh) * 2014-11-27 2016-06-01 中芯国际集成电路制造(上海)有限公司 互连结构及其形成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080171431A1 (en) * 2007-01-17 2008-07-17 Chen-Hua Yu Interconnects containing bilayer porous low-k dielectrics using different porogen to structure former ratio
CN101226922A (zh) * 2006-01-20 2008-07-23 国际商业机器公司 SiCOH电介质材料和成形方法
WO2009009267A1 (en) * 2007-07-12 2009-01-15 Applied Materials, Inc. Novel silicon precursors to make ultra low-k films with high mechanical properties by plasma enhanced chemical vapor deposition
CN103871963A (zh) * 2014-02-21 2014-06-18 上海华力微电子有限公司 一种低介电常数薄膜的成膜方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101226922A (zh) * 2006-01-20 2008-07-23 国际商业机器公司 SiCOH电介质材料和成形方法
US20080171431A1 (en) * 2007-01-17 2008-07-17 Chen-Hua Yu Interconnects containing bilayer porous low-k dielectrics using different porogen to structure former ratio
WO2009009267A1 (en) * 2007-07-12 2009-01-15 Applied Materials, Inc. Novel silicon precursors to make ultra low-k films with high mechanical properties by plasma enhanced chemical vapor deposition
CN103871963A (zh) * 2014-02-21 2014-06-18 上海华力微电子有限公司 一种低介电常数薄膜的成膜方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105633010A (zh) * 2014-11-27 2016-06-01 中芯国际集成电路制造(上海)有限公司 互连结构及其形成方法
CN105633010B (zh) * 2014-11-27 2018-11-16 中芯国际集成电路制造(上海)有限公司 互连结构及其形成方法
CN105225930A (zh) * 2015-09-27 2016-01-06 上海华力微电子有限公司 一种低介电常数薄膜之制备方法

Also Published As

Publication number Publication date
CN103943560B (zh) 2016-08-31

Similar Documents

Publication Publication Date Title
TWI670772B (zh) 可流動之低ｋ介電質隙縫塡充處理
JP4823690B2 (ja) 成膜方法および半導体装置の製造方法
JP4919871B2 (ja) エッチング方法、半導体装置の製造方法および記憶媒体
US8759212B2 (en) Semiconductor device and method of manufacturing semiconductor device
US9165998B2 (en) Adhesion layer to minimize dielectric constant increase with good adhesion strength in a PECVD process
TW201411721A (zh) 用於流動性膜之經改良的緻密化作用
JP2005268312A (ja) レジスト除去方法及びそれを用いて製造した半導体装置
US20050048795A1 (en) Method for ultra low-K dielectric deposition
CN103871963A (zh) 一种低介电常数薄膜的成膜方法
US9449872B1 (en) Method for forming cobalt barrier layer and metal interconnection process
KR102103072B1 (ko) 구리 배선의 제조 방법
CN103943560A (zh) 一种形成低介电常数薄膜及其缓冲层的成膜方法
JP2004363558A (ja) 半導体装置の製造方法およびプラズマエッチング装置のクリーニング方法
TW201528370A (zh) 用於增加硬度及模數的低ｋ膜之以二氧化碳及一氧化碳介入的固化
JP2024012282A (ja) ダイヤモンドフィルムのトライボロジー特性の改善
CN103943561B (zh) 一种低介电常数薄膜的成膜方法
CN100541736C (zh) 基板处理方法
US7745335B2 (en) Semiconductor device manufactured by reducing hillock formation in metal interconnects
US9646818B2 (en) Method of forming planar carbon layer by applying plasma power to a combination of hydrocarbon precursor and hydrogen-containing precursor
KR20090094363A (ko) 에칭 방법 및 기억 매체
JP2005011940A (ja) 基板処理方法、半導体装置の製造方法および半導体装置
JP2011146596A (ja) 半導体装置の製造方法、半導体装置、及び半導体製造装置
JP2006024668A (ja) 半導体装置の製造方法
CN103646914A (zh) 一种低介电常数薄膜的紫外线处理方法
CN104947085B (zh) 掩膜的沉积方法、掩膜及半导体器件的刻蚀方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant