CN103928512A - 一种硅基片及横向扩散金属氧化物半导体 - Google Patents
一种硅基片及横向扩散金属氧化物半导体 Download PDFInfo
- Publication number
- CN103928512A CN103928512A CN201310013042.4A CN201310013042A CN103928512A CN 103928512 A CN103928512 A CN 103928512A CN 201310013042 A CN201310013042 A CN 201310013042A CN 103928512 A CN103928512 A CN 103928512A
- Authority
- CN
- China
- Prior art keywords
- silicon chip
- groove
- grooves
- silicon
- rectangle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 107
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 107
- 239000010703 silicon Substances 0.000 title claims abstract description 107
- 239000004065 semiconductor Substances 0.000 title claims abstract description 10
- 229910044991 metal oxide Inorganic materials 0.000 title claims abstract description 8
- 150000004706 metal oxides Chemical class 0.000 title claims abstract description 8
- 230000014509 gene expression Effects 0.000 claims description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 40
- 238000000034 method Methods 0.000 abstract description 23
- 239000000377 silicon dioxide Substances 0.000 abstract description 20
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 18
- 238000012797 qualification Methods 0.000 description 8
- 239000007788 liquid Substances 0.000 description 7
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000009795 derivation Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
- Formation Of Insulating Films (AREA)
Abstract
本发明涉及半导体制备技术领域，特别涉及一种硅基片及横向扩散金属氧化物半导体LDMOS，用于消除硅基片上的沟槽在进行LOCOS工艺后残留的空隙，提高LDMOS的合格率。本发明公开了一种硅基片，包括：硅基片本体，以及间隔均匀的设置在硅基片本体上的多个沟槽；且多个沟槽的底面积之和与硅基片本体上多个沟槽所在的面的面积满足以下关系式：S1/S=0.56，其中，S1为多个沟槽的底面积之和，S为硅基片本体上多个沟槽所在的面的面积。上述硅基片完成LOCOS工艺后，多个沟槽将由生成的二氧化硅完全填充满，不会留有空隙，从而提高了LDMOS的合格率。
Description
技术领域
本发明涉及半导体制备技术领域，特别涉及一种硅基片及横向扩散金属氧化物半导体。
背景技术
在横向扩散金属氧化物半导体（Laterally Diffused Metal OxideSemiconductor，以下简称LDMOS）中，由于高频特性，对寄生电容要求比较高，寄生电容越小越好；因此，为了降低LDMOS的寄生电容，通常采用在硅基片上开设沟槽的方法，然后利用硅的局部氧化（Local Oxide of Silicon,以下简称LOCOS）工艺将沟槽填平，具体地，首先用SiN薄膜覆盖在隔离沟槽的硅表面，然后将硅基片未覆盖SiN薄膜区即沟槽暴漏在高温氧化环境中，生成二氧化硅将沟槽填平。
不过，现有硅基片上的沟槽，在LOCOS工艺完成后，经常出现沟槽不能完全填充满的现象，出现空隙，如图1、图2和图3所示，在硅基片10上设置有多个纵向沟槽20和横向沟槽21，在纵向沟槽20和横向沟槽21交界的位置,二氧化硅30没有完全填充满纵向沟槽20和横向沟槽21，在纵向沟槽20和横向沟槽21交界的位置有明显的空隙1存在；在非沟槽交界位置，虽然两边的二氧化硅30刚好接触，但在后续使用氢氟酸去除SiN薄膜表面的氧化层时，非沟槽交界位置也会出现空隙2。因此，当采用光阻回刻法对硅基片10进行鸟头平坦化时，会出现液态物掉进空隙中，而且空隙深度一般为5微米左右，这些掉进去的液态物质很难被清洗出去，就会形成残留，导致在进行后续工序时，污染炉管，晶片颗粒增多，降低LDMOS的合格率。
发明内容
本发明的目的在于提供一种硅基片及LDMOS，用以消除硅基片上的沟槽在进行LOCOS工艺后残留的空隙，提高LDMOS的合格率。
为了实现上述目的，本发明提供以下技术方案：
一种硅基片，包括：硅基片本体，以及间隔均匀的设置在所述硅基片本体上的多个沟槽；且所述多个沟槽的底面积之和与所述硅基片本体上多个沟槽所在的面的面积满足以下关系式：
S1/S=0.56
其中，S1为多个沟槽的底面积之和，S为硅基片本体上多个沟槽所在的面的面积。
优选地，所述沟槽为矩形沟槽。
较佳地，每一个所述矩形沟槽的宽度和相邻两个所述矩形沟槽之间的间距满足分别满足以下关系式：
A1=T1×0.44×2
A2=T1×0.56×2
其中，A1为相邻两个矩形沟槽之间的间距，A2为每一个矩形沟槽的宽度，T1为每一个矩形沟槽的深度。
优选地，所述沟槽为圆形沟槽。
较佳地，每一个所述圆形沟槽的宽度和相邻两个所述圆形沟槽之间的间距满足分别满足以下关系式：
B1=T2×0.27
B2=T2×0.56×2
其中，B1为相邻两个圆形沟槽之间的间距，B2为每一个圆形沟槽的直径，T2为每一个圆形沟槽的深度。
优选地，所述沟槽还可以为三角形沟槽或六边形沟槽。
本发明同时还提供了一种横向扩散金属氧化物半导体，包括具有上述特征的硅基片。
在本发明提供的硅基片中，在硅基片本体上开设有多个间隔均匀沟槽，且多个沟槽的底面积之和与硅基片本体上多个沟槽所在的面的面积满足以下关系式：S1/S=0.56；其中，S1为多个沟槽的底面积之和，S为硅基片上多个沟槽所在的面的面积。在完成LOCOS工艺后，上述多个沟槽将由生成的二氧化硅完全填充满，不会留有空隙，因此，与现有技术相比，采用本发明提供的硅基片，后续采用光阻回刻法对硅基片进行鸟头平坦化时，不会有液态物残留在硅基片中，从而提高了LDMOS的合格率。
附图说明
图1为现有技术中硅基片完成LOCOS工艺后的结构示意图；
图2为图1中H-H方向的剖视图；
图3为图1中横向沟槽和纵向沟槽交界位置局部放大图；
图4为本发明实施例提供的一种硅基片的结构示意图；
图5为图4中G-G方向的剖视图；
图6为本发明实施例提供的另外一种硅基片的结构示意图。
附图标记：
1、2–空隙， 10、40、60–硅基片， 20、21、50、70–沟槽，
30-沟槽。
具体实施方式
现有硅基片上的沟槽，在完成LOCOS工艺后不能完全被二氧化硅填充满，会残留有空隙，使得后续在采用光阻回刻法对硅基片进行鸟头平坦化时，会有液态物进入这些空隙中，影响LDMOS的合格率。
有鉴于此，本发明提供了一种硅基片，包括：硅基片本体，以及间隔均匀的设置在硅基片本体上的多个沟槽，且多个沟槽的底面积之和与硅基片本体上多个沟槽所在的面的面积满足关系式：S1/S=0.56，其中，S1为多个沟槽的底面积之和，S为硅基片本体上多个沟槽所在的面的面积。满足上述关系式的沟槽，在完成LOCOS工艺后不会残留有空隙，当采用光阻回刻法对硅基片进行鸟头平坦化时，不会有液态物残留在硅基片中，从而提高了LDMOS的合格率。
为了使本领域技术人员更好的理解本发明的技术方案，下面结合说明书附图对本发明实施例进行详细的描述。
如图4、图5所示，本发明实施例提供了一种硅基片，包括：硅基片本体40，以及间隔均匀的设置在硅基片本体40上的多个沟槽50；且多个沟槽50的底面积之和与硅基片本体40上多个沟槽50所在的面的面积满足以下关系式：
S1/S=0.56
其中，S1为多个沟槽50的底面积之和，S为硅基片本体40上多个沟槽所在的面的面积。
上述关系式的推导过程如下：
根据LOCOS（Local oxide of silicon，硅的局部氧化）工艺的特点，场氧生成的二氧化硅中硅的质量与硅基片本体上发生化学反应消耗的硅的质量相等，即生成在硅基片本体上多个沟槽所在的面上的二氧化硅中硅的质量与硅基片本体上发生化学反应消耗的硅的质量遵循以下关系式：
S×h×ρ×（Y2/Y）=S2×h2×ρ2
其中，S为硅基片本体上多个沟槽所在的面的面积，也就是二氧化硅的面积；S2为硅基片本体上间隔沟槽的非沟槽区的面积之和；h为二氧化硅的厚度；h2为硅的厚度；ρ为二氧化硅的密度，为2.2克/立方厘米；ρ2为消耗硅基片本体中间隔沟槽的硅的密度，为2.34克/立方厘米；Y为二氧化硅的原子量，为60；Y2为硅的原子量，为28。
在LOCOS工艺完成后，沟槽将由二氧化硅填满，因此，二氧化硅的厚度与硅的厚度相等，而且都等于沟槽的深度。所以上述公式可变形为：
S2/S=ρ/ρ2×（Y2/Y）=2.2/2.34×（28/60）=0.44
从上述关系式可知，在硅基片上，非沟槽区的面积占整个硅基片上表面的44%，从而得出多个沟槽的底面积之和占整个硅基片上具有沟槽的面的面积的56%，即S1/S=0.56。
因此，在硅基片上按照关系式：S1/S=0.56设置在硅基片上的沟槽，在完成LOCOS工艺后，上述沟槽将会由生成的二氧化硅完全填充满，不会留有空隙，因此，与现有技术相比，采用本发明提供的硅基片，当后续采用光阻回刻法对硅基片进行鸟头平坦化时，不会有液态物残留在硅基片中，从而提高了LDMOS的合格率。
继续参见图5，优选地，上述沟槽为矩形沟槽，间隔均匀的设置在硅基片本体40上，当然，为了使硅基片40在完成LOCOS工艺后沟槽完全填满，不出现空隙，所有矩形沟槽的底面积之和占整个硅基片上具有矩形沟槽的面的面积的56%。
为了更好体现矩形沟槽在硅基片上的分布情况，较佳地，每一个矩形沟槽的宽度和相邻两个矩形沟槽之间的间距满足分别满足以下关系式：
A1=T1×0.44×2
A2=T1×0.56×2
其中，A1为相邻两个矩形沟槽之间的间距，A2为每一个矩形沟槽的宽度，T1为每一个沟槽的深度。
上述两个关系式表明，生长二氧化硅时，将从硅基片本体40的非沟槽区，即隔离矩形沟槽的硅柱两边进行氧化，如果每一个沟槽的深度为T1，生成的二氧化硅的厚度也将为T1，那么位于两个沟槽之间的硅柱每边横向上都会消耗T1×0.44的硅，两边总共消耗T1×0.44×2，也就是矩形沟槽的间距为T1×0.44×2；如果矩形沟槽间距大于T1×0.44×2，矩形沟槽之间的硅就不能被完全氧化。同理，生长二氧化硅时，将从矩形沟槽两边进行填充沟槽，如果每一个沟槽的深度为T1，那么矩形沟槽的每边横向上都会被填充T1×0.56的宽度，两边总共填充T1×0.56×2，也就是矩形沟槽宽度为T1×0.56×2；沟槽宽度如果大于T1×0.56×2，那么矩形沟槽就不能完全被二氧化硅填充，在后续的工艺中有可能造成散胶或者光阻残留，影响LDMOS的合格率。
如图6所示，优选地，沟槽70为圆形沟槽，间隔均匀的设置在硅基片本体60上，当然，为了使硅基片在完成LOCOS工艺后沟槽完全填满，不出现空隙，所有圆形沟槽的底面积之和占整个硅基片上具有圆形沟槽的面的面积的56%
为了更好体现的圆形沟槽在硅基片上的分布情况，较佳地，每一个圆形沟槽的宽度和相邻两个所述圆形沟槽之间的间距满足分别满足以下关系式：
B1=T2×0.27
B2=T2×0.56×2
其中，B1为相邻两个圆形沟槽之间的间距，B2为每一个圆形沟槽的直径，T2为每一个圆形沟槽的深度。
在上述两个实施例中，沟槽分别为矩形沟槽和圆形沟槽，但不限于此，沟槽还可以为三角形沟槽或六边形沟槽，只需满足沟槽在硅基片本体上间隔均匀的分布，且所有沟槽的底面积之和占整个硅基片具有沟槽的面的面积的56%即可。
本发明同时还提供了一种横向扩散金属氧化物半导体，包括具有上述特征的硅基片。
综上所述，采用本发明提供的硅基片，在完成LOCOS工艺后，多个沟槽将由生成的二氧化硅完全填充满，不会留有空隙，因此，与现有技术相比，采用本发明提供的硅基片，当后续采用光阻回刻法对硅基片进行鸟头平坦化时，不会有液态物残留在硅基片中，从而提高了LDMOS的合格率。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (7)
1.一种硅基片，其特征在于，包括：硅基片本体，以及间隔均匀的设置在所述硅基片本体上的多个沟槽；且所述多个沟槽的底面积之和与所述硅基片本体上多个沟槽所在的面的面积满足以下关系式：
S1/S=0.56
其中，S1为多个沟槽的底面积之和，S为硅基片本体上多个沟槽所在的面的面积。
2.如权利要求1所述的硅基片，其特征在于，所述沟槽为矩形沟槽。
3.如权利要求2所述的硅基片，其特征在于，每一个所述矩形沟槽的宽度和相邻两个所述矩形沟槽之间的间距满足分别满足以下关系式：
A1=T1×0.44×2
A2=T1×0.56×2
其中，A1为相邻两个矩形沟槽之间的间距，A2为每一个矩形沟槽的宽度，T1为每一个矩形沟槽的深度。
4.如权利要求1所述的硅基片，其特征在于，所述沟槽为圆形沟槽。
5.如权利要求4所述的硅基片，其特征在于，每一个所述圆形沟槽的宽度和相邻两个所述圆形沟槽之间的间距满足分别满足以下关系式：
B1=T2×0.27
B2=T2×0.56×2
其中，B1为相邻两个圆形沟槽之间的间距，B2为每一个圆形沟槽的直径，T2为每一个圆形沟槽的深度。
6.如权利要求1所述的硅基片，其特征在于，所述沟槽还可以为三角形沟槽或六边形沟槽。
7.一种横向扩散金属氧化物半导体，其特征在于，包括如权利要求1-6任一所述的硅基片。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310013042.4A CN103928512B (zh) | 2013-01-14 | 2013-01-14 | 一种硅基片及横向扩散金属氧化物半导体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310013042.4A CN103928512B (zh) | 2013-01-14 | 2013-01-14 | 一种硅基片及横向扩散金属氧化物半导体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103928512A true CN103928512A (zh) | 2014-07-16 |
| CN103928512B CN103928512B (zh) | 2016-09-21 |
Family
ID=51146673
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310013042.4A Expired - Fee Related CN103928512B (zh) | 2013-01-14 | 2013-01-14 | 一种硅基片及横向扩散金属氧化物半导体 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103928512B (zh) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006073749A (ja) * | 2004-09-01 | 2006-03-16 | Ishikawajima Harima Heavy Ind Co Ltd | 半導体装置の製造方法 |
| US8247297B2 (en) * | 2009-12-15 | 2012-08-21 | Alpha & Omega Semiconductor Inc. | Method of filling large deep trench with high quality oxide for semiconductor devices |
-
2013
- 2013-01-14 CN CN201310013042.4A patent/CN103928512B/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN103928512B (zh) | 2016-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6914608B2 (ja) | オプトエレクトロ装置、電子装置およびオプトエレクトロ装置を作成する方法 | |
| TWI701224B (zh) | 用於均勻玻璃基板蝕刻的超音波槽及方法 | |
| EP2755237A3 (en) | Trench MOS gate semiconductor device and method of fabricating the same | |
| US8247297B2 (en) | Method of filling large deep trench with high quality oxide for semiconductor devices | |
| CN103515230A (zh) | 半导体结构及其形成方法 | |
| CN104835774A (zh) | 一种半导体器件的制备方法 | |
| CN103943621B (zh) | 浅沟槽隔离结构及其形成方法 | |
| CN103021926B (zh) | 浅沟槽隔离结构的形成方法及存储器的形成方法 | |
| JP2013524553A5 (zh) | ||
| JP2016527722A5 (zh) | ||
| CN103400796B (zh) | 双深度浅沟道隔离槽的刻蚀工艺 | |
| CN103928512A (zh) | 一种硅基片及横向扩散金属氧化物半导体 | |
| CN105097456B (zh) | 一种用于碳化硅器件的自对准方法 | |
| CN102468121A (zh) | 一种鳍片的制备方法 | |
| CN103094286A (zh) | 浅槽隔离结构及其进行离子注入的方法 | |
| CN102956535A (zh) | 半导体器件及其制造方法 | |
| CN103367228A (zh) | 一种沟槽隔离方法 | |
| CN204424260U (zh) | 防漏电的功率器件 | |
| CN203950814U (zh) | 一种半导体二极管的新型结构 | |
| CN103413777B (zh) | 深沟槽填充结构及其制作方法 | |
| CN107731848B (zh) | 能够控制晶圆边缘形貌的三维存储器的制造方法 | |
| CN102543668B (zh) | 悬空鳍片的制备方法 | |
| CN105789297A (zh) | 半导体装置 | |
| CN103730405B (zh) | Soi结构及其制作方法 | |
| CN110379764A (zh) | 浅沟槽隔离结构及半导体器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20160921 Termination date: 20190114 |