CN103928432A - 一种表贴半导体元件气密封装结构 - Google Patents

一种表贴半导体元件气密封装结构 Download PDF

Info

Publication number
CN103928432A
CN103928432A CN201310010818.7A CN201310010818A CN103928432A CN 103928432 A CN103928432 A CN 103928432A CN 201310010818 A CN201310010818 A CN 201310010818A CN 103928432 A CN103928432 A CN 103928432A
Authority
CN
China
Prior art keywords
surface mount
hermetic package
semiconductor element
package structure
level hermetic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310010818.7A
Other languages
English (en)
Other versions
CN103928432B (zh
Inventor
刘立东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
INNER MONGOLIA INSTITUTE OF AEROSPACE POWER MACHINERY TEST
Original Assignee
INNER MONGOLIA INSTITUTE OF AEROSPACE POWER MACHINERY TEST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by INNER MONGOLIA INSTITUTE OF AEROSPACE POWER MACHINERY TEST filed Critical INNER MONGOLIA INSTITUTE OF AEROSPACE POWER MACHINERY TEST
Priority to CN201310010818.7A priority Critical patent/CN103928432B/zh
Publication of CN103928432A publication Critical patent/CN103928432A/zh
Application granted granted Critical
Publication of CN103928432B publication Critical patent/CN103928432B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

本发明公开一种表贴半导体元件气密封装结构，包括基板、半导体芯片、金属线、封盖。表贴管脚金属片、陶瓷底板共同组合成表贴气密封装的基板，其中表贴管脚金属片焊接在陶瓷底板上。本发明在保证气密性封装可靠性的基础上，解决了现有金属与陶瓷之间结合困难，成本较高的问题，并进一步提高了半导体的使用寿命。

Description

一种表贴半导体元件气密封装结构
技术领域
本发明属于电子学领域，涉及半导体的封装技术，并且更具体地涉到一种表贴(表面贴装)半导体元件气密封装结构。
背景技术
半导体封装是指将通过测试的晶圆按照产品型号及功能需求加工得到独立芯片的过程。封装技术的水平直接影响到半导体自身性能的发挥和与之连接的印制电路板的设计和制造，是半导体制造的重要技术之一。封装不仅起着安装、固定、密封等保护芯片及增强电热性能等方面的作用，而且还通过芯片上的接点用导线连接到封装外壳的引脚上，这些引脚又通过印制电路板上的导线与其它器件相连接，从而实现内部芯片与外部电路的连接。
按封装的外形、尺寸、结构分类可分为引脚插入型、表面贴装型和高级密封。表面贴装技术是当前电子组装制造的主流。此种表贴气密封装结构适合于功率半导体芯片的封装，结构简单，成本低。
半导体按封装密封性方式可分为气密性封装和树脂封装两类。他们的目的都是将芯片与外部温度、湿度、空气等环境隔绝，起保护和电气绝缘作用，同时还可实现对外散热及缓和应力。气密性封装所用到的外壳可以是金属、陶瓷，所使用保护性气体可以是真空或惰性气体(如氮气、氦气、或氮氦混合气等)，此种封装封好后，可长期阻止外界空气、水汽、污染物等进入封装内，不会对内部芯片、内部结构造成腐蚀或其它形式的损害，因此具备非常好的可靠性，主要用于航空航天、军事领域。但是，现有的气密性封装价格高，制造工艺难度大。
发明内容
本发明的目的在于提供一种表贴半导体元器件气密封装结构，使用金属或陶瓷材料进行气密性封装，在保证气密性封装可靠性的基础上，解决了现有金属与陶瓷之间结合困难，成本较高的问题，并进一步提高了半导体的使用寿命。
为了实现上述目的，本发明提供一种表贴半导体元器件气密封装结构，包括基板、半导体芯片、金属线、封盖。表贴管脚金属片、陶瓷底板共同组合成表贴气密封装的基板，其中表贴管脚金属片焊接在陶瓷底板上。
优选地，陶瓷底板包括底面框形金属膜、陶瓷基体、上面框形金属膜、芯片安装用贯通孔和金属线用贯通孔，其中底面框形金属膜、陶瓷基体、上面框形金属膜通过高温高压方式结合为一体，底面框形金属膜用于焊接表贴管脚金属片，上面框形金属膜用于焊接金属封盖。
优选地，底面框形金属膜、芯片安装用贯通孔和金属线用贯通孔的形状是方形、圆形或其它形状。
优选地，通过焊锡片将表贴管脚金属片焊接在陶瓷底板上。
优选地，半导体芯片通过焊锡片焊接在表贴管脚金属片上。
优选地，所述表贴半导体元器件气密封装机构包括多个半导体芯片。
优选地，封盖内部为凹腔，在保护内部结构的同时还能承受一定的外应力。
优选地，封盖和基板之间通过焊锡片焊接。
本发明包括如下有益效果：1)基板采用陶瓷底板加表贴管脚金属片焊接的方式进行连接，避免了直接成型造成的难度和成本问题，同时焊锡片焊接可以保证其良好的气密性。2)封盖内部为一凹腔，在保护内部结构的同时还能承受一定的外应力。本发明可以使用在要求较高的场合，满足航空、航天、军工领域的要求，半导体使用寿命超过30年，能够达到欧美对航空航天及军用半导体元件寿命的最高要求。
附图说明
图1为表贴半导体元件气密封装结构的外形图。
图2为表贴半导体元件气密封装结构的内部结构图。
图3为表贴半导体元件气密封装结构的陶瓷底板结构图。
图4为表贴半导体元件气密封装结构的金属封盖图。
图5为表贴半导体元件气密封装结构的底部装配结构图。
图6为表贴半导体元件气密封装结构安装金属封盖前的结构图。
图中所示标记如下：1、半导体元器件表贴管脚金属片；2、焊锡片a；3、金属线表贴管脚金属片；4、焊锡片b；5、陶瓷底板；6、焊锡片c；7、半导体芯片；8、金属线；9、框形焊锡片d；10、金属封盖。
具体实施方式
下面结合附图和具体实例对本发明进行详细描述。
参见各附图，附图中类似的数字表示相同或相应的部件。需要注意的是，各附图仅说明了本发明的具体实例，并不限定本发明的保护范围。
图1是表贴气密封装的外形图。如图1所示，半导体元器件表贴管脚金属片1和金属线表贴管脚金属片3是表贴气密封装的外部管脚，形成导热导电通路。金属封盖10用于形成气密封装外壳，保护内部芯片结构不受外部气体、水汽及其它物质的入侵。陶瓷底板5构成表贴气密封装的支架并同时起到绝缘及隔绝各电路(极)的作用。
图2是表贴气密封装的内部结构图。利用常规方法，让表贴气密封装内部按照半导体元器件表贴管脚金属片1、金属线表贴管脚金属片3、焊锡片a2、焊锡片b4、陶瓷底板5、焊锡片c6、半导体芯片7、金属线8、框形焊锡片d9、金属封盖10顺次连接。其中，半导体元器件表贴管脚金属片1和金属线表贴管脚金属片3与陶瓷底板5共同组合成表贴气密封装的基板，并且半导体芯片7通过焊锡片6焊接在半导体元器件表贴管脚金属片1上，半导体芯片7和金属线表贴管脚金属片3之间通过金属线8构成导电通路。
图3为表贴气密封装陶瓷底板结构图，由底面框形金属膜5-1及5-6、陶瓷基体5-2、上面框形金属膜5-3组成。5-4和5-5为贯通孔。5-1、5-2、5-3、5-6通过高温高压方式结合为一体。5-1为焊接表贴气密封装金属管脚3用，5-6为焊接表贴气密封装管脚1用。5-3为焊接金属封盖10用。5-1、5-6、5-4、5-5也可以使圆形或其它形状。
图5为表贴气密封装底部装配结构图，封装时先将半导体元器件表贴管脚金属片1和金属线表贴管脚金属片3用焊锡片a2和焊锡片b4焊接在陶瓷底板5上，1和3的数量可以根据需要变化，构成表贴气密封装的基体，此焊接过程中一般将半导体元器件表贴管脚金属片1和金属线表贴管脚金属片3放在上面、陶瓷底板5放在下面。一般将厚金属片直接与陶瓷牢固地结合在一起工艺上难度较大、成本较高。此种结构通过焊锡片将半导体元器件表贴管脚金属片1和金属线表贴管脚金属片3焊接在陶瓷底板5上，工艺简单，成本低。
图6为表贴气密封装安装金属封盖前的结构图，将半导体芯片7用焊锡片c6焊接在半导体元器件的表贴管脚金属片1上，再用金属线8通过常规超声波或加热结合超声波的键合设备实现半导体芯片7和金属线表贴管脚金属片3之间的连接。金属线8的数量根据半导体芯片7的不同可以是多条，同时半导体芯片的数量也可以是多个。在保护气氛中将金属封盖10用框形焊锡片d9焊接在表贴气密封装基体的陶瓷底板5上，形成完整的表贴气密封装。
值得注意的是，图3中5-1、5-6、5-4、5-5所采用的方形结构为本发明的优选实施方式且不限于此，也可以使圆形或其它形状等。所以任何形状的可实现本功能的替换且包括其产生的有益效果在内，都在本发明的保护范围之内。同理图6中金属线8的数量根据半导体芯片7的不同可以是多条，同时半导体芯片的数量也可以是多个，因此采用此结构的不论金属线数量及半导体芯片数量多少都在本发明的保护范围之内。

Claims (8)

1.一种表贴半导体元件气密封装结构，它包括基板、半导体芯片、金属线、封盖，其特征是：表贴管脚金属片与陶瓷底板共同组合成表贴气密封装的基板，表贴管脚金属片焊接在陶瓷底板上。
2.根据权利要求1所述的表贴半导体元件气密封装结构，其特征是：陶瓷底板包括底面框形金属膜、陶瓷基体、上面框形金属膜、芯片安装用贯通孔和金属用贯通孔，其中底面框形金属膜、陶瓷基体、上面框形金属膜通过高温高压方式结合为一体，底面框形金属膜用于焊接表贴管脚金属片，上面框形金属膜用于焊接金属封盖。
3.根据权利要求2所述的表贴半导体元件气密封装结构，其特征是：所述陶瓷底板的底面框形金属膜、芯片安装用贯通孔和金属线用贯通孔的形状是方形、圆形或其它形状。
4.根据权利要求1或2所述的表贴半导体元件气密封装结构，其特征是：通过焊锡片将表贴管脚金属片焊接在陶瓷底板上。
5.根据权利要求1或2或4所述的表贴半导体元件气密封装结构，其特征是：半导体芯片通过焊锡片焊接在表贴管脚金属片上。
6.根据权利要求1或2或4所述的表贴半导体元件气密封装结构，其特征是：包括多个半导体芯片。
7.根据权利要求1或2或4所述的表贴半导体元件气密封装结构，其特征是：封盖内部为凹腔。
8.根据权利要求1或2或4所述的表贴半导体元件结构，其特征是：封盖和基板之间通过焊锡片焊接。
CN201310010818.7A 2013-01-14 2013-01-14 一种表贴半导体元件气密封装结构 Active CN103928432B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310010818.7A CN103928432B (zh) 2013-01-14 2013-01-14 一种表贴半导体元件气密封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310010818.7A CN103928432B (zh) 2013-01-14 2013-01-14 一种表贴半导体元件气密封装结构

Publications (2)

Publication Number Publication Date
CN103928432A true CN103928432A (zh) 2014-07-16
CN103928432B CN103928432B (zh) 2016-09-28

Family

ID=51146604

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310010818.7A Active CN103928432B (zh) 2013-01-14 2013-01-14 一种表贴半导体元件气密封装结构

Country Status (1)

Country Link
CN (1) CN103928432B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5394011A (en) * 1991-06-20 1995-02-28 Iwaki Electronics Co. Ltd. Package structure for semiconductor devices and method of manufacturing the same
CN1449583A (zh) * 2000-07-25 2003-10-15 Ssi株式会社 塑料封装基底、气腔型封装及其制造方法
CN201466017U (zh) * 2009-07-21 2010-05-12 深迪半导体(上海)有限公司 超小型微电子电路的平面型载体空腔气密性封装结构
CN202259235U (zh) * 2011-09-19 2012-05-30 朝阳无线电元件有限责任公司 稳压二极管结构

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5394011A (en) * 1991-06-20 1995-02-28 Iwaki Electronics Co. Ltd. Package structure for semiconductor devices and method of manufacturing the same
CN1449583A (zh) * 2000-07-25 2003-10-15 Ssi株式会社 塑料封装基底、气腔型封装及其制造方法
CN201466017U (zh) * 2009-07-21 2010-05-12 深迪半导体(上海)有限公司 超小型微电子电路的平面型载体空腔气密性封装结构
CN202259235U (zh) * 2011-09-19 2012-05-30 朝阳无线电元件有限责任公司 稳压二极管结构

Also Published As

Publication number Publication date
CN103928432B (zh) 2016-09-28

Similar Documents

Publication Publication Date Title
US8916958B2 (en) Semiconductor package with multiple chips and substrate in metal cap
US20100294358A1 (en) Semiconductor package
CN105428321B (zh) 一种气密性芯片倒装安装用陶瓷焊盘阵列外壳结构
CN101807662A (zh) 热电元件及其制作方法、芯片堆叠结构及芯片封装结构
CN102403306A (zh) 发光二极管封装结构
CN103915405A (zh) 半导体器件和制造半导体器件的方法
CN101740528B (zh) 增进散热的无外引脚式半导体封装构造及其组合
CN205248252U (zh) 一种气密性芯片倒装安装用陶瓷焊盘阵列外壳结构
US7868430B2 (en) Semiconductor device
CN104362141B (zh) 一种大功率压接型igbt模块
US8258013B1 (en) Integrated circuit assembly having vented heat-spreader
CN201490179U (zh) 电路板结构
CN103928432A (zh) 一种表贴半导体元件气密封装结构
CN111247878A (zh) 用于使灌封框架机械接触到印刷电路板上的方法
US8153976B2 (en) Infrared sensor and manufacturing method thereof
CN104934380B (zh) 一种用于芯片的封装结构
JP2010108955A (ja) 半導体装置およびその製造方法
CN203205400U (zh) 一种表面贴装用气密性金属外壳
CN101958252B (zh) 超小型微电子电路的平面型载体空腔气密性封装方法
WO2011108051A1 (ja) 半導体装置
Wu et al. Investigation on reliability and failure analysis of plastic encapsulated microelectronics
CN114400210B (zh) 一种双面散热芯片倒装的气密性耐高温封装结构
CN213304101U (zh) 封装结构、电路板器件及电子设备
CN214672580U (zh) 集成晶闸管模块的新型封装结构
CN217903108U (zh) 一种高气密性高可靠性的芯片封装基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant