CN103927708A - 性能分配方法和装置 - Google Patents

性能分配方法和装置 Download PDF

Info

Publication number
CN103927708A
CN103927708A CN201310722006.5A CN201310722006A CN103927708A CN 103927708 A CN103927708 A CN 103927708A CN 201310722006 A CN201310722006 A CN 201310722006A CN 103927708 A CN103927708 A CN 103927708A
Authority
CN
China
Prior art keywords
frame
performance
graphic process
process unit
monitoring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310722006.5A
Other languages
English (en)
Other versions
CN103927708B (zh
Inventor
E·萨姆森
M·拉玛多斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN103927708A publication Critical patent/CN103927708A/zh
Application granted granted Critical
Publication of CN103927708B publication Critical patent/CN103927708B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/001—Arbitration of resources in a display system, e.g. control of access to frame buffer by video controller and/or main processor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/363—Graphics controllers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3409—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment for performance assessment
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3466—Performance evaluation by tracing or monitoring
    • G06F11/348—Circuit details, i.e. tracer hardware
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

本申请提供了一种性能分配方法和装置。根据一些实施例，为了向图形进程分配性能资源以及为了在一些情形下，在所述图形进程和中央处理单元之间分配性能资源，可以监控图形进程帧生成帧速率以及图形进程的利用度或工作负荷度量。

Description

性能分配方法和装置
本申请是申请日为2009年6月11日、申请号为200910145948.5、发明名称为“性能分配方法和装置”的中国发明专利申请的分案申请。
技术领域
本发明总体上涉及计算，具体地涉及在核心处理和图形处理之间分配处理资源。
背景技术
对于现今和未来的计算系统，例如台式计算机、移动计算机、诸如电话和音频/视频播放器的便携设备等，不管设备是否是移动的还是非移动的，都希望消耗更少的功率。因此，对于许多包括多于一个处理单元的设备，例如具有核心处理单元（例如，在具有一个或多个处理核心的处理器内的核心）和图形处理器，可以在处理器（或处理单元）上施加性能预算以降低总体功耗。然而，这样的方法可能是低效的，因而，期望改进的解决方案。
附图说明
以示例而非限制的方式来说明本发明的实施例，在附图中，相同的附图标记指示相同的元件。
图1是根据一些实施例的计算系统的系统框图。
图2是根据一些实施例的具有性能分配引擎的计算系统的一部分的框图。
图3是根据一些实施例的实现性能分配引擎的例程的流程图。
图4A-4D以图形的方式渐进地示出了当向CPU提供相对增加的性能资源时，由CPU和GPU性能决定的帧渲染性能。
具体实施方式
根据一些实施例，为了向图形进程分配性能资源以及在一些情形下在图形进程和中央处理单元之间分配性能资源，可以监控图形进程帧生成帧速率以及图形进程的利用度或工作负荷度量。
图1示出了示例性的计算系统的一部分。该系统包括处理器102（或中央处理单元“CPU”）、图形/存储控制器（GMC）104、输入/输出控制器（IOC）106、存储器108、外围设备/端口110以及显示设备112，以上部件如图所示耦合到一起。处理器102可以包括一个或多个封装中的一个或多个核心以及功能，以便于执行中央处理任务，包括执行一个或多个应用程序。
GMC104控制来自处理器102和IOC106的对存储器108的访问。它还包括图形处理单元105，用于为在处理器102中运行的应用程序生成要在显示设备112上显示的视频帧。
IOC106控制在外围设备/端口110和系统中其它模块之间的访问。外围设备可以包括例如：外设芯片互连（PCI）和/或PCI Express端口、通用串行总线（USB）端口、网络（例如，无线网络）设备、诸如键盘、鼠标这样的用户接口设备以及任何可以与计算系统连接的其它设备。
在一些实施例中，在图形处理单元105内包括性能分配引擎（PAE）107，以在图形处理单元和处理器102之间分配性能资源。下面还会讨论，PAE监控GPU生成帧的速率以及性能利用度度量（例如，它多么忙碌？），以控制为GPU或在GPU和处理器之间的性能资源分配，以便当需要更少的性能（例如，频率）时减少GPU的性能资源消耗。（应该意识到，虽然在描述的实施例中性能分配引擎107被包括在GPU中，但是其可以替代地被包括在任何其它计算系统模块或GPU与其它计算系统模块的组合中。类似地，应该意识到，在描述的实施例中，虽然在与处理器芯片分离的芯片中实现图形、存储器和I/O控制器功能，但是也可以在共同的芯片或具有不同的彼此组合的共同的集成电路（IC）封装中实现它们，因而，本发明不局限于任何特定的芯片或芯片组合。）
图2示出了计算系统（例如图1的计算系统）的一部分，其中，GPU105的一部分具有性能分配引擎107。在GPU中示出了与PAE107分离的帧渲染引擎205、存储器207和显示引擎209。GPU105接收帧数据，例如，完全或部分地由运行在处理器102中的应用程序生成的帧数据。帧渲染引擎处理帧数据以生成可以提供给显示设备112的渲染帧（例如，对应于全部或部分视频帧的数字像素信息的文件）。渲染帧被装入存储器207，该存储器207作为缓冲器（例如，先进先出帧缓冲器）来存储帧，以便可以由显示引擎209将这些帧送入显示设备112。
（应该意识到，帧渲染引擎205、存储器207和显示引擎209代表功能块，该功能块可以包括或可以不包括GPU105以内或以外的全部或部分其它功能单元。例如存储器207可以在或可以不在GPU内。）
PAE107包括用于在GPU105和处理器102之间分配性能资源（例如，频率）的硬件和/或软件。例如，它可以实现为可执行的软件例程，例如，在GPU驱动器中，或者可以用专用或共享的算术或其它逻辑电路来整体地或部分地实现它。它可以包括在GPU内和/或在GPU以外实现的任何合适的硬件和/或软件的组合，以监控渲染帧速率（例如，即时的和/或移动平均帧速率）以及GPU处理器利用度（例如，帧渲染引擎205工作的忙碌程度的度量或指示），以便控制或者指示对GPU和/或处理器的性能资源分配。
图3示出了用于实现性能分配引擎例程107的示例性的流程图。然而，在讨论它之前，将描述图4A到4D中的图表以便于大致理解图3的例程的目的。这些图表示出了当逐渐地向处理器提供相对增加的性能资源时，由CPU和GPU性能决定的帧渲染性能。每一个图表包括GPU和处理器的示例性的帧持续时间的平均分布，即，处理器和GPU分别花费的用于生成帧数据和渲染帧的相对时间。因而，随着曲线向左移动，因此可归于GPU和/或处理器的帧持续时间在减少，平均渲染帧速率在增加。
图4A表示当帧速率完全受处理器限制时的情形。从图4A移动到4D，向处理器提供相对更高的性能资源（在这个例子中是频率），因此向左边移动处理器分布曲线，并且因次使得总体的帧生成速率更少地受处理器的限制。因而，能够看出，如果总体的渲染帧速率是受处理器限制的，那么增加GPU性能不会有实质性的帮助，并且相反地，如果渲染帧速率是受GPU限制的，那么通过增加处理器性能不会实质上提高帧速率。
因而，当渲染帧生成是受GPU限制时，如果帧速率不是足够的，则应该增加GPU性能（并非必需是处理器性能）。然而，如果帧速率是足够的，那么可以对处理器降低性能资源，并且因此可以降低例如功耗。类似地，如果确定帧速率是受处理器限制的，那么如果帧速率不是足够的，则可以推断出应该向处理器提供额外的性能资源。然而，如果认为帧速率足够，那么可以从GPU减少性能资源。考虑到这一点，讨论图3的流程图。
图3示出了根据一些实施例的性能分配引擎例程302。在304，评估图形渲染利用度。例如，这可以通过评估在帧渲染引擎中的利用度（例如在GPU105中的帧渲染利用度205）来完成。利用度是渲染引擎工作的忙碌程度的度量。它可以如指示相关的处理单元是活动的还是空闲的一样简单，或者它可以是相关的GPU单元正在执行的程度的更量化的度量。
在306，评估（或监控）渲染帧速率。其包括确定正在生成渲染帧的速率，例如由帧渲染引擎生成的。例如，在GPU内（或者甚至在它之外），可以监控指示是否正在向存储器（例如，存储器207）提供新的帧的一个或多个信号，以测量或估计在生成的帧之间的时间。
在例程中使用的帧速率可以是即时估计、平均值、具有期望窗口大小（帧的数目）的移动平均值、或这些速率的组合。在一些实施例中，可以使用加权平均值来滤除异常。例如，可以为不同的相邻帧持续时间应用合计为1的权重值，来计算运行平均值。合计为1的权重值的数目将对应于在移动窗口中的帧的数目。依赖于用于测量帧持续时间的采样率，可以调整这些值来获得可接受的结果。
作为一个例子，假定采样率为每秒200次采样并且期望的移动平均窗口宽度为5秒，在窗口中有两个帧，可以使用值为1/30000的第一加权常数a1和值为2999/30000的第二加权常数a2。那么移动平均帧速率将被如下计算：
FR=1/(a1*Fd[n-1]+a2*Fd)
其中Fd[n-1]是在窗口中的第一帧的持续时间，Fd是在窗口中的下一帧的持续时间。当然，可以使用任何合适的或期望的加权方案或每个窗口中的帧数目。
在308，确定GPU利用度是否是高的。如果不高（例如，正常或低），那么在310，例程确定渲染帧速率是否足够。如果该帧速率不是足够的（意味着GPU性能是足够的但处理器性能不足），那么在314，可以增加处理器性能。（注意，在此处以及图中的其它地方使用了虚线框，以表明对于PAE来说处理器性能的控制可能不是可用的，所以它可以控制或者指示应该增加处理器性能）。另一方面，如果在310的帧速率是足够的，那么在312，减少GPU性能并向处理器分配额外的性能。从312或314，例程如图所示返回到304和306。
返回308，如果GPU利用度高，那么例程进入到316并确定渲染帧速率是否足够（例如，以与在310相同的方式）。如果帧速率是足够的，那么例程返回到304和306并按照所讨论的方式继续进行。另一方面，如果帧速率不是足够的（意味着帧速率是受GPU限制的），那么在318，增加GPU性能（例如，增加频率），例程返回到304和306并按照所讨论的方式继续进行。
在之前的描述中，已经阐明了许多具体细节。然而，应该理解，可以在没有这些具体细节的情况下实施本发明的实施例。在其它情形中，为了不影响对说明的理解，未详细示出公知的电路、结构和技术。考虑到这一点，所提及的“一个实施例”、“实施例”、“示例性的实施例”、“各种实施例”等表示所描述的本发明的实施例可以包括特定的特征、结构或特性，但是并非每一个实施例必需包括这些特定的特征、结构或特性。另外，一些实施例可以具有为其它实施例描述的特征中的一些、全部或没有这些特征。
在前述的描述和下列权利要求中，下面的术语应被如下解释：可以使用术语“耦合”和“连接”以及它们的派生词。应该理解，这些术语并非旨在作为互相的同义词。而是在特定的实施例中，“连接”用于表明两个或更多元件相互之间是直接物理或电连接的。“耦合”用于表明两个或更多元件相互协作或交互，但是它们可以是或可以不是直接物理或电连接的。
本发明并不局限于所描述的实施例，而是可以在所附权利要求的精神和范围内使用更改或变形来实施本发明。例如，应该意识到，本发明适合于使用所有类型的半导体集成电路（“IC”）芯片。这些IC芯片的例子包括但不限于处理器、控制器、芯片组部件、可编程逻辑阵列（PLA）、存储器芯片、网络芯片等。
还应意识到，在一些图中，用线来表示信号导线。一些可能是较粗的，表示更多的成分信号路径；一些具有数字标记，表示许多的成分信号路径；和/或一些在一个或多个端具有箭头，表示主要的信息流向。然而，不应以限制性的方式对此进行解释。而是，可以结合一个或多个示例性实施例来使用这些增加的细节，以帮助更容易地理解电路。任何所表示的信号线，无论是否具有额外的信息，都可以实际上包括可以在多个方向上传输的一个或多个信号，并可以用任何合适类型的信号方案来实现，例如，用差分对、光纤线和/或单端线实现的数字或模拟线路。
应该意识到，示例的尺寸/模型/值/范围可以是给定的，虽然本发明并不限制于此。随着制造技术（例如，光刻）越来越成熟，预计可以制造出更小尺寸的设备。另外，为了简化说明和讨论，在图中可以示出或可以不示出到IC芯片和其它部件的公知的电源/地连接，以便不模糊本发明。另外，为了避免模糊本发明，并且还考虑到关于这种框图布置的实现的细节高度依赖于实现本发明的平台，即，这样的细节在本领域技术人员所知的范围内，因此可以用框图形式来示出布置。尽管为了描述本发明的示例性实施例而阐明了具体细节（例如，电路），但是对于本领域技术人员来说应该显而易见的是，可以在没有这些具体细节的情况下来实施本发明或使用这些具体细节的变形来实施本发明。因此，描述应被认为是说明性的而非限制性的。

Claims (20)

1.一种芯片，包括：
性能分配引擎（PAE），用于监控正在对帧进行渲染的图形进程的利用度并用于监控渲染帧的帧速率，以便为所述图形进程分配性能资源。
2.根据权利要求1所述的芯片，其中，
所述性能分配引擎向中央处理器分配性能资源，并且向所述图形进程分配性能资源。
3.根据权利要求2所述的芯片，其中，
所述性能分配引擎被实现为图形处理器驱动器中的可执行指令，所述图形进程在所述图形处理器中执行。
4.根据权利要求3所述的芯片，其中，
所述图形处理器从所述中央处理器接收帧数据。
5.根据权利要求4所述的芯片，其中，
所述中央处理器包括多个核心，所述多个核心中的一个或多个用于生成所述帧数据。
6.根据权利要求4所述的芯片，其中，
所述PAE用于响应于确定所述帧速率不是足够的并且所述图形进程利用度不高，从所述图形进程减少性能资源。
7.根据权利要求6所述的芯片，其中，
所述PAE用于将从所述图形进程减少的所述性能资源提供给所述中央处理器。
8.根据权利要求1所述的芯片，其中，
所述性能资源包括操作频率。
9.一种方法，包括：
监控图形处理器工作负荷；
监控所述图形处理器生成帧的速率；以及
基于所述监控的工作负荷和监控的帧速率来向所述图形处理器分配性能资源。
10.根据权利要求9所述的方法，其中，
监控工作负荷包括：确定所述图形处理器中的帧渲染单元是否活动了充分长的时间。
11.根据权利要求10所述的方法，还包括：
确定是否足够数目的帧渲染单元是充分活动的。
12.根据权利要求9所述的方法，其中，
监控工作负荷包括：监控所述图形处理器是否是空闲的。
13.根据权利要求12所述的方法，还包括：
确定所述图形处理器的空闲工作周期。
14.根据权利要求9所述的方法，包括：
如果所述帧速率是足够的并且所述工作负荷足够低，那么为所述图形处理器分配更少的性能资源。
15.根据权利要求14所述的方法，其中，
如果所述帧速率是足够的并且所述工作负荷足够低，那么向中央处理器提供额外的性能资源。
16.一种系统，包括：
第一处理器，用于执行应用程序并根据所述执行的应用程序生成帧数据；
图形处理器，用于接收所述帧数据并且利用所述帧数据生成渲染帧；以及
性能分配引擎，用于监控所述图形处理器的利用度度量并监控所述渲染帧的生成速率，并且基于所述监控的利用度度量和帧速率来向所述图形处理器分配性能资源。
17.根据权利要求16所述的系统，其中，
所述第一处理器是中央处理器。
18.根据权利要求16所述的系统，其中，
所述第一处理器和图形处理器是共同封装的一部分。
19.根据权利要求18所述的系统，其中，
所述第一处理器和图形处理器在共同的裸片上。
20.根据权利要求16所述的系统，包括：
显示设备，用于接收合适形式的所述渲染帧。
CN201310722006.5A 2008-06-11 2009-06-11 性能分配方法和装置 Active CN103927708B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/157,479 US8199158B2 (en) 2008-06-11 2008-06-11 Performance allocation method and apparatus
US12/157,479 2008-06-11
CN200910145948.5A CN101609545B (zh) 2008-06-11 2009-06-11 性能分配方法和装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN200910145948.5A Division CN101609545B (zh) 2008-06-11 2009-06-11 性能分配方法和装置

Publications (2)

Publication Number Publication Date
CN103927708A true CN103927708A (zh) 2014-07-16
CN103927708B CN103927708B (zh) 2017-07-21

Family

ID=41414320

Family Applications (2)

Application Number Title Priority Date Filing Date
CN200910145948.5A Active CN101609545B (zh) 2008-06-11 2009-06-11 性能分配方法和装置
CN201310722006.5A Active CN103927708B (zh) 2008-06-11 2009-06-11 性能分配方法和装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN200910145948.5A Active CN101609545B (zh) 2008-06-11 2009-06-11 性能分配方法和装置

Country Status (4)

Country Link
US (3) US8199158B2 (zh)
EP (1) EP2178080B1 (zh)
KR (1) KR101129820B1 (zh)
CN (2) CN101609545B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104932659A (zh) * 2015-07-15 2015-09-23 京东方科技集团股份有限公司 图像显示方法及显示系统
CN106020990A (zh) * 2016-06-30 2016-10-12 宇龙计算机通信科技(深圳)有限公司 一种中央处理器的控制方法及终端设备
CN106095047A (zh) * 2016-05-31 2016-11-09 联想(北京)有限公司 一种控制方法及电子设备
CN108604113A (zh) * 2016-02-03 2018-09-28 高通股份有限公司 用于处理单元的以帧为基础的时钟速率调整
CN109960584A (zh) * 2019-01-30 2019-07-02 努比亚技术有限公司 Cpu调频控制方法、终端及计算机可读存储介质

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8199158B2 (en) 2008-06-11 2012-06-12 Intel Corporation Performance allocation method and apparatus
GB0921831D0 (en) 2009-12-14 2010-01-27 British Telecomm Graphical data delivery
GB201000738D0 (en) 2010-01-18 2010-03-03 British Telecomm Graphical data processing
US8730251B2 (en) * 2010-06-07 2014-05-20 Apple Inc. Switching video streams for a display without a visible interruption
US8462166B2 (en) 2010-10-01 2013-06-11 Apple Inc. Graphics system which measures CPU and GPU performance
US8614716B2 (en) 2010-10-01 2013-12-24 Apple Inc. Recording a command stream with a rich encoding format for capture and playback of graphics content
US8527239B2 (en) 2010-10-01 2013-09-03 Apple Inc. Automatic detection of performance bottlenecks in a graphics system
US8933948B2 (en) 2010-10-01 2015-01-13 Apple Inc. Graphics system which utilizes fine grained analysis to determine performance issues
US8830245B2 (en) * 2010-12-14 2014-09-09 Amazon Technologies, Inc. Load balancing between general purpose processors and graphics processors
US8922567B2 (en) * 2011-03-11 2014-12-30 Broadcom Corporation Regulation of screen composing in a device
US8924752B1 (en) * 2011-04-20 2014-12-30 Apple Inc. Power management for a graphics processing unit or other circuit
US9086883B2 (en) * 2011-06-10 2015-07-21 Qualcomm Incorporated System and apparatus for consolidated dynamic frequency/voltage control
KR20130019674A (ko) * 2011-08-17 2013-02-27 삼성전자주식회사 단말 및 그 단말에서 어플리케이션 수행 방법
KR101845328B1 (ko) * 2011-08-22 2018-04-04 삼성전자 주식회사 단말 및 그 단말에서 어플리케이션 수행 방법
US8780120B2 (en) * 2011-10-02 2014-07-15 Microsoft Corporation GPU self throttling
US8935671B2 (en) 2011-10-11 2015-01-13 Apple Inc. Debugging a graphics application executing on a target device
US8856566B1 (en) 2011-12-15 2014-10-07 Apple Inc. Power management scheme that accumulates additional off time for device when no work is available and permits additional power consumption by device when awakened
US9304570B2 (en) * 2011-12-15 2016-04-05 Intel Corporation Method, apparatus, and system for energy efficiency and energy conservation including power and performance workload-based balancing between multiple processing elements
JP5842601B2 (ja) * 2011-12-26 2016-01-13 富士通株式会社 プログラム、情報処理方法及び情報処理装置
KR101229851B1 (ko) * 2011-12-27 2013-02-05 한국과학기술원 데이터의 병렬적 중복제거 시스템
US9390461B1 (en) 2012-05-08 2016-07-12 Apple Inc. Graphics hardware mode controls
TW201349167A (zh) * 2012-05-22 2013-12-01 Hon Hai Prec Ind Co Ltd 顯卡裝置
US9250665B2 (en) 2012-06-07 2016-02-02 Apple Inc. GPU with dynamic performance adjustment
KR101472493B1 (ko) * 2012-06-15 2014-12-12 건국대학교 산학협력단 지피유를 이용한 레인보우 방법 고속 구현 시스템 및 그 방법
WO2014019127A1 (en) 2012-07-31 2014-02-06 Intel Corporation (A Corporation Of Delaware) Hybrid rendering systems and methods
KR20140030823A (ko) * 2012-09-04 2014-03-12 삼성전자주식회사 3차원 작업 부하를 이용하여 ｄｖｆｓ 정책을 수행하는 시스템-온 칩 및 이의 동작 방법
US9342122B2 (en) * 2012-09-17 2016-05-17 Intel Corporation Distributing power to heterogeneous compute elements of a processor
CN104854535A (zh) 2012-10-16 2015-08-19 雷蛇(亚太)私人有限公司 计算系统及用于控制计算系统的方法
US9269120B2 (en) 2012-11-06 2016-02-23 Intel Corporation Dynamically rebalancing graphics processor resources
US9128721B2 (en) * 2012-12-11 2015-09-08 Apple Inc. Closed loop CPU performance control
US9275601B2 (en) * 2012-12-12 2016-03-01 Intel Corporation Techniques to control frame display rate
US9195285B2 (en) * 2012-12-27 2015-11-24 Intel Corporation Techniques for platform duty cycling
US9424620B2 (en) * 2012-12-29 2016-08-23 Intel Corporation Identification of GPU phase to determine GPU scalability during runtime
KR20140088691A (ko) * 2013-01-03 2014-07-11 삼성전자주식회사 Ｄｖｆｓ 정책을 수행하는 시스템-온 칩 및 이의 동작 방법
US9201487B2 (en) * 2013-03-05 2015-12-01 Intel Corporation Reducing power consumption during graphics rendering
US9378536B2 (en) * 2014-04-30 2016-06-28 Qualcomm Incorporated CPU/GPU DCVS co-optimization for reducing power consumption in graphics frame processing
US9645916B2 (en) 2014-05-30 2017-05-09 Apple Inc. Performance testing for blocks of code
US10101800B2 (en) * 2015-07-29 2018-10-16 Samsung Electronics Co., Ltd. Method of managing power and electronic device
GB2540804B (en) * 2015-07-29 2018-03-07 Samsung Electronics Co Ltd Hardware power management apparatus and methods
CN106708499B (zh) 2015-11-13 2020-10-27 财团法人工业技术研究院 绘图处理程序的分析方法与分析系统
US20170244894A1 (en) * 2016-02-22 2017-08-24 Seastar Labs, Inc. Method and Apparatus for Managing Latency of Remote Video Production
US10331195B2 (en) * 2016-06-06 2019-06-25 Qualcomm Incorporated Power and performance aware memory-controller voting mechanism
CN106454312A (zh) * 2016-09-29 2017-02-22 乐视控股（北京）有限公司 一种图像处理方法和装置
US10504259B2 (en) 2017-04-24 2019-12-10 Intel Corporation Separately processing regions or objects or interest from a render engine to a display engine or a display panel
CN111480336B (zh) * 2018-03-26 2021-08-13 华为技术有限公司 一种帧率调整方法及终端
CN108874544A (zh) * 2018-06-11 2018-11-23 郑州云海信息技术有限公司 一种gpu服务器io资源分配的方法及系统
WO2020062052A1 (en) * 2018-09-28 2020-04-02 Qualcomm Incorporated Smart and dynamic janks reduction technology
WO2020226541A1 (en) * 2019-05-08 2020-11-12 Telefonaktiebolaget Lm Ericsson (Publ) Sharing and oversubscription of general-purpose graphical processing units in data centers
US11501808B2 (en) 2019-09-02 2022-11-15 SK Hynix Inc. Memory controller and operating method thereof
CN110532100B (zh) * 2019-09-02 2022-04-15 Oppo广东移动通信有限公司 调度资源的方法、装置、终端及存储介质
KR20210097938A (ko) 2020-01-31 2021-08-10 에스케이하이닉스 주식회사 클록변조를 통해 리드 데이터의 신뢰성을 검증하는 메모리 장치 및 메모리 장치를 포함하는 메모리 시스템
US11507310B2 (en) 2019-09-02 2022-11-22 SK Hynix Inc. Memory controller and operating method thereof
KR20210061174A (ko) 2019-11-19 2021-05-27 에스케이하이닉스 주식회사 메모리 컨트롤러 및 그 동작 방법
KR20210026871A (ko) 2019-09-02 2021-03-10 에스케이하이닉스 주식회사 메모리 컨트롤러 및 그 동작 방법
KR20210101663A (ko) 2020-02-10 2021-08-19 삼성전자주식회사 프레임의 생성에 소요된 시간 및 최대 허용 시간에 기반하여 프로세싱 유닛을 제어하는 전자 장치 및 전자 장치의 동작 방법
US20220337868A1 (en) * 2021-04-19 2022-10-20 Synamedia Limited Rendering video frames for a user interface operation performed at a client device
CN114510406A (zh) * 2022-02-08 2022-05-17 北京字节跳动网络技术有限公司 检测帧率的方法及相关设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1922602A (zh) * 2004-02-27 2007-02-28 辉达公司 具有pci－express的图形装置群集
CN1938671A (zh) * 2004-03-30 2007-03-28 英特尔公司 通过请求调整处理器的工作点来管理功耗
US20070206018A1 (en) * 2006-03-03 2007-09-06 Ati Technologies Inc. Dynamically controlled power reduction method and circuit for a graphics processor
US20070291039A1 (en) * 2006-06-15 2007-12-20 Radoslav Danilak Graphics processing unit for cost effective high performance graphics system with two or more graphics processing units
CN101149719A (zh) * 2006-06-15 2008-03-26 辉达公司 用于节省成本且高性能的图形系统的总线接口控制器

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7149909B2 (en) * 2002-05-09 2006-12-12 Intel Corporation Power management for an integrated graphics device
US6950105B2 (en) * 2002-06-03 2005-09-27 Ati Technologies Inc. Power consumption management in a video graphics accelerator
US7634668B2 (en) * 2002-08-22 2009-12-15 Nvidia Corporation Method and apparatus for adaptive power consumption
US7268779B2 (en) * 2002-12-24 2007-09-11 Intel Corporation Z-buffering techniques for graphics rendering
US7119803B2 (en) * 2002-12-30 2006-10-10 Intel Corporation Method, apparatus and article for display unit power management
US6971034B2 (en) * 2003-01-09 2005-11-29 Intel Corporation Power/performance optimized memory controller considering processor power states
US7075541B2 (en) 2003-08-18 2006-07-11 Nvidia Corporation Adaptive load balancing in a multi-processor graphics processing system
US7903116B1 (en) * 2003-10-27 2011-03-08 Nvidia Corporation Method, apparatus, and system for adaptive performance level management of a graphics system
CN101091175B (zh) * 2004-09-16 2012-03-14 辉达公司 负载均衡
US7898545B1 (en) * 2004-12-14 2011-03-01 Nvidia Corporation Apparatus, system, and method for integrated heterogeneous processors
US7222253B2 (en) * 2004-12-28 2007-05-22 Intel Corporation Dynamic power control for reducing voltage level of graphics controller component of memory controller based on its degree of idleness
US7925899B2 (en) * 2005-12-29 2011-04-12 Intel Corporation Method, system, and apparatus for runtime power estimation
US8314806B2 (en) * 2006-04-13 2012-11-20 Intel Corporation Low power display mode
US8126993B2 (en) * 2006-07-18 2012-02-28 Nvidia Corporation System, method, and computer program product for communicating sub-device state information
JP2008071261A (ja) 2006-09-15 2008-03-27 Toshiba Corp 画像処理システム及び画像処理方法
KR101467558B1 (ko) * 2007-07-26 2014-12-01 엘지전자 주식회사 그래픽데이터 처리 장치 및 방법
US7711864B2 (en) * 2007-08-31 2010-05-04 Apple Inc. Methods and systems to dynamically manage performance states in a data processing system
US8458497B2 (en) * 2007-10-11 2013-06-04 Qualcomm Incorporated Demand based power control in a graphics processing unit
US8243085B2 (en) * 2007-12-30 2012-08-14 Intel Corporation Boosting graphics performance based on executing workload
US8199158B2 (en) 2008-06-11 2012-06-12 Intel Corporation Performance allocation method and apparatus
US8386808B2 (en) * 2008-12-22 2013-02-26 Intel Corporation Adaptive power budget allocation between multiple components in a computing system

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1922602A (zh) * 2004-02-27 2007-02-28 辉达公司 具有pci－express的图形装置群集
CN1938671A (zh) * 2004-03-30 2007-03-28 英特尔公司 通过请求调整处理器的工作点来管理功耗
US20070206018A1 (en) * 2006-03-03 2007-09-06 Ati Technologies Inc. Dynamically controlled power reduction method and circuit for a graphics processor
US20070291039A1 (en) * 2006-06-15 2007-12-20 Radoslav Danilak Graphics processing unit for cost effective high performance graphics system with two or more graphics processing units
CN101149719A (zh) * 2006-06-15 2008-03-26 辉达公司 用于节省成本且高性能的图形系统的总线接口控制器

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104932659A (zh) * 2015-07-15 2015-09-23 京东方科技集团股份有限公司 图像显示方法及显示系统
CN104932659B (zh) * 2015-07-15 2020-01-07 京东方科技集团股份有限公司 图像显示方法及显示系统
CN108604113A (zh) * 2016-02-03 2018-09-28 高通股份有限公司 用于处理单元的以帧为基础的时钟速率调整
CN106095047A (zh) * 2016-05-31 2016-11-09 联想(北京)有限公司 一种控制方法及电子设备
CN106095047B (zh) * 2016-05-31 2020-07-24 联想(北京)有限公司 一种控制方法及电子设备
CN106020990A (zh) * 2016-06-30 2016-10-12 宇龙计算机通信科技(深圳)有限公司 一种中央处理器的控制方法及终端设备
CN106020990B (zh) * 2016-06-30 2020-01-10 宇龙计算机通信科技(深圳)有限公司 一种中央处理器的控制方法及终端设备
CN109960584A (zh) * 2019-01-30 2019-07-02 努比亚技术有限公司 Cpu调频控制方法、终端及计算机可读存储介质

Also Published As

Publication number Publication date
KR20090129355A (ko) 2009-12-16
EP2178080A3 (en) 2010-11-17
CN101609545B (zh) 2014-03-05
CN101609545A (zh) 2009-12-23
US20090309885A1 (en) 2009-12-17
KR101129820B1 (ko) 2012-04-13
US8199158B2 (en) 2012-06-12
US8411095B2 (en) 2013-04-02
US9142001B2 (en) 2015-09-22
US20130229420A1 (en) 2013-09-05
CN103927708B (zh) 2017-07-21
EP2178080B1 (en) 2014-12-17
EP2178080A2 (en) 2010-04-21
US20120223954A1 (en) 2012-09-06

Similar Documents

Publication Publication Date Title
CN101609545B (zh) 性能分配方法和装置
CN102231098B (zh) 具有多图形控制器的数据处理单元和使用其处理数据的方法
TWI515671B (zh) 運用一或多個限制計算一裝置設定的系統、方法和電腦程式商品
TWI537868B (zh) 同時決定複數個參數變化設定的系統、方法和電腦程式商品
US9654342B2 (en) Bandwidth configurable IO connector
KR20120018821A (ko) 가상 그래픽 디바이스 드라이버
CN112950656A (zh) 一种基于fpga平台的按通道进行预读取数据的分块卷积方法
TWI518509B (zh) 決定裝置設定的系統、方法和電腦程式產品
CN114840339A (zh) Gpu服务器、数据计算方法及电子设备
CN109857190A (zh) 一种时钟信号处理方法、装置、设备及可读存储介质
CN112667556A (zh) Gpu服务器和图像处理系统
CN102932645B (zh) 一种图形处理器与视频编解码器融合的电路结构
US7870521B2 (en) Method of designing an electronic device and device thereof
CN217113148U (zh) 基于计算模块的侧边扩展计算机
CN105676995B (zh) 一种实现三维测量芯片低功耗的方法
CN104391546A (zh) 一种弹性架构配置可变云服务器系统架构
CN110427092B (zh) 电池切换方法、装置、终端及计算机可读存储介质
CN117234744B (zh) 一种多芯片系统性能优化方法、系统、电子设备及介质
CN219162633U (zh) 计算机设备及计算机系统
KR20110039115A (ko) 멀티유저 컴퓨팅 시스템
CN116776789A (zh) 分析集成电路时序变化
CN111382855B (zh) 数据处理装置、方法、芯片及电子设备
Mendis et al. Impact of memory frequency scaling on user-centric smartphone workloads
US20220336989A1 (en) High density cable structure and wire termination
Hentati et al. Hw/sw interface impact on an adaptive multimedia system performance: Case study

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant