CN104854535A - 计算系统及用于控制计算系统的方法 - Google Patents

计算系统及用于控制计算系统的方法 Download PDF

Info

Publication number
CN104854535A
CN104854535A CN201280077746.1A CN201280077746A CN104854535A CN 104854535 A CN104854535 A CN 104854535A CN 201280077746 A CN201280077746 A CN 201280077746A CN 104854535 A CN104854535 A CN 104854535A
Authority
CN
China
Prior art keywords
frequency
circuit
computing system
running frequency
application program
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201280077746.1A
Other languages
English (en)
Inventor
约翰·亚历山大·威尔森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Razer Asia Pacific Pte Ltd
Original Assignee
Razer Asia Pacific Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Razer Asia Pacific Pte Ltd filed Critical Razer Asia Pacific Pte Ltd
Priority to CN201810585913.2A priority Critical patent/CN108776540A/zh
Publication of CN104854535A publication Critical patent/CN104854535A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3265—Power saving in display device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0127—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level by changing the field or frame frequency of the incoming video signal, e.g. frame rate converter
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/363—Graphics controllers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Power Sources (AREA)
  • User Interface Of Digital Computer (AREA)

Abstract

根据各种实施例，可提供一种计算系统。该计算系统可包括：电路，被配置成以多个运行频率运行；图形输出部，被配置成输出用于显示的图像数据；速率确定器，被配置成确定该图形输出部的帧速率；以及频率设置器，被配置成基于所确定的帧速率设置该电路的运行频率。

Description

计算系统及用于控制计算系统的方法
技术领域
各种实施例通常涉及计算系统及用于控制计算系统的方法。
背景技术
计算系统可能具有有限的能量供应性能。因此，可能期望保持尽可能低的能量消耗。
发明内容
根据各种实施例，可提供一种计算系统。该计算系统可包括：电路，被配置成以多个运行频率运行；图形输出部，被配置成输出用于显示的图像数据；速率确定器，被配置成确定图形输出部的帧速率；以及频率设置器，被配置成基于该确定的帧速率设置电路的运行频率。
根据各种实施例，可提供一种计算系统。该计算系统可包括：电路，被配置成以多个运行频率运行；储存器，被配置成储存预定应用程序的预定频率的值；以及频率设置器，被配置成如果计算系统执行预定应用程序，则将预定频率设置为运行频率。
根据各种实施例，可提供一种计算系统。该计算系统可包括：处理器，被配置成以多个运行频率运行；电源，被配置成向处理器提供电力；电力测量电路，被配置成测量由电源提供的电力；以及频率设置器，被配置成基于测量的电力设置处理器的运行频率。
根据各种实施例，可提供一种用于控制计算系统的方法。该方法可包括：控制电路，该电路被配置成以多个运行频率运行；控制图形输出部，该图形输出部被配置成输出用于显示的图像数据；确定该图形输出部的帧速率；以及基于该确定的帧速率设置该电路的运行频率。
根据各种实施例，可提供一种用于控制计算系统的方法。该方法可包括：控制电路，该电路被配置成以多个运行频率运行；储存预定应用程序的预定频率的值；以及如果计算系统执行该预定应用程序，则将该预定频率设置为该电路的运行频率。
根据各种实施例，可提供一种用于控制计算系统的方法。该方法可包括：控制处理器，该处理器被配置成以多个运行频率运行；控制电源，该电源被配置成向处理器提供电力；测量由电源提供的电力；以及基于测量的电力设置处理器的运行频率。
附图说明
在附图中，全部不同视图中相似的附图标记一般指代相同的部分。这些附图未必按比例绘制，而是一般着重于说明本发明的原理。为清楚起见，可任意扩大或缩小各种特征或元件的尺寸，在以下说明中，参照以下附图来说明本发明的各种实施例，其中：
图1示出根据实施例的计算系统；
图2示出根据实施例的计算系统；
图3示出根据实施例的计算系统；
图4示出根据实施例的计算系统；
图5示出根据实施例的计算系统；
图6示出根据实施例的计算系统；
图7示出根据实施例阐明用于控制计算系统的方法的流程图；
图8示出根据实施例阐明用于控制计算系统的方法的流程图；以及
图9示出根据实施例阐明用于控制计算系统的方法的流程图。
具体实施方式
以下参考附图进行详细说明，这些附图通过举例说明的方式示出可用于实践本发明的具体细节及实施例。这些实施例被足够详细地描述，以使本领域技术人员能够实践本发明。可在不脱离本发明的范围的情况下，使用其他实施例并且作出结构及逻辑上的改变。各种实施例未必相互排斥，因为一些实施例可与一个或多个其他实施例相组合而形成新的实施例。
为使本发明可易于理解并达到实际效果，现将通过举例而非限制的方式并参考附图来描述特定的实施例。
计算系统可包括例如由计算系统执行的过程中使用的存储器。实施例中所使用的存储器可以是易失性存储器，例如DRAM(动态随机存取存储器)，或者可以是非易失性存储器，例如PROM(可编程只读存储器)、EPROM(可擦除可编程只读存储器)、EEPROM(电可擦除可编程只读存储器)、或闪存(例如，浮动栅极存储器、电荷俘获存储器、MRAM(磁阻式随机存取存储器)或PCRAM(相变随机存取存储器)。
在实施例中，“电路”可理解为任何一种逻辑执行实体，其可为执行存储在内存、固件或其任何组合中的软件的专用电路或处理器。因此，在实施例中，“电路”可以是硬接线逻辑电路或诸如可编程处理器的可编程逻辑电路，例如微处理器(例如复杂指令集计算机(CISC)处理器或精简指令集计算机(RISC)处理器)。“电路”还可以是执行软件的处理器，该软件例如是任何一种计算机程序，例如使用虚拟机代码(诸如例如Java)的计算机程序。下面将要更详细描述的各个功能的任何其他种类的实现方式也可根据可替代实施例而被理解为“电路”。应理解，本文中被描述为具有不同名称的电路(例如“电路A”和“电路B”)还可以以如上所述的一个实体电路的形式提供。
应理解，本文所称的“计算系统”可以是桌面计算机或笔记本电脑或游戏计算机(如视频游戏控制台)或任何其他种类的个人计算机或计算装置。
针对装置提供各种实施例，并针对方法提供各种实施例。应理解，装置的基本属性也适用于方法，反之亦然。因此，为简洁起见，将省略这种属性的重复说明。
应理解，本文针对特定装置描述的任何属性还可适用于本文描述的任何装置。应理解，本文针对特定方法描述的任何属性还可适用于本文描述的任何方法。此外，应理解，对于本文描述的任何装置或方法，未必描述的所有组件或步骤必须包含于该装置或方法中，而是可仅包含某些(而非全部)组件或步骤。
常用的笔记本电脑可具有电池，该电池可根据使用的技术具有最大放电率。锂离子聚合物电池可具有1.5C(其中C是该电池的容量)的最大连续放电率。
因此，具有60Wh容量(C)的锂离子电池的计算机可具有90W(1.5C)的最大连续放电。
仅当计算机的CPU(中央处理单元)、GPU(图形处理单元)以及其他组件上具有显著的负荷时，这种高电流消耗才是可能的。这在GPU可被密集使用且CPU支持所有非图形功能的游戏及图形应用程序中可更为常见。
为防止电池被破坏，可期望将电流保持在最大值以下。传统的计算机可测量这种电流(直接测量或通过与智能电池组的通讯进行测量)，并且如果在一短时间段内测量到高于该最大值的值，则为了降低功耗可通过嵌入式控制器(EC)来减小图形处理单元(GPU)时钟频率。
时钟速度降低的结果是计算机图形处理性能的急剧下降。如果计算机当前正在运行图形密集型应用或应用程序(诸如视频游戏)，则每秒帧数(fps)可根据所实施的时钟速度的降低而急剧下降(例如从大于30fps降至7-10fps)。在当今市场上的许多产品中可看到这种限制。
根据各种实施例，GPU可保持在全功率，而可在别处降低功耗。
应理解，尽管运行频率减小的电路被描述为CPU或GPU，然而电路不限于CPU或GPU，而可以是计算系统的任何其他装置或子装置，例如微处理器或微控制器。
图1示出根据实施例的计算系统100。计算系统100可包括电路102，被配置成以多个运行频率运行。计算系统100可进一步包括图形输出部104，被配置成输出用于显示的图像数据。计算系统100可进一步包括速率确定器106，被配置成确定图形输出部104的帧速率。计算系统100可进一步包括频率设置器108，被配置成基于确定的帧速率设置电路102的运行频率。电路102、图形输出部104、速率确定器106、以及频率设置器108可经由连接件110(或多个分离的连接件)连接，连接件110例如电连接件或光学连接件，例如任何一种电缆或总线。
根据各种实施例，电路102可包括或可以是处理器或可被包括在处理器中。
根据各种实施例，该处理器可包括或可以是中央处理单元或可被包括在中央处理单元中。
根据各种实施例，电路102可包括或可以是图形处理器或可被包括在图形处理器中。
根据各种实施例，该图形处理器可包括或可以是图形处理单元或可被包括在图形处理单元中。
根据各种实施例，图形输出部104可以是图形卡的输出部。
根据各种实施例，该图形卡可包括图形处理器。
根据各种实施例，如果确定的帧速率低于预定的第一阈值，则频率设置器108可进一步被配置成增大电路102的运行频率。
根据各种实施例，如果确定的帧速率高于预定的第二阈值，则频率设置器108可进一步被配置成减小电路102的运行频率。
根据各种实施例，该第一阈值可低于该第二阈值。
根据各种实施例，频率108可进一步被配置用于基于计算系统100执行的应用程序来设置电路102的运行频率。
图2示出根据实施例的计算系统200。类似于图1的计算系统100，计算系统200可包括电路102，被配置成以多个运行频率运行。类似于图1的计算系统100，计算系统200可进一步包括图形输出部104，被配置成输出用于显示的图像数据。类似于图1的计算系统100，计算系统200可进一步包括速率确定器106，被配置成确定图形输出部104的帧速率。类似于图1的计算系统100，计算系统200可进一步包括频率设置器108，被配置成基于确定的帧速率设置电路102的运行频率。计算系统200可进一步包括程序结束确定器(program close determiner)202，如下面将更详细地描述的。电路102、图形输出部104、速率确定器106、频率设置器108、以及程序结束确定器202可经由连接件204(或多个分离的连接件)连接，连接件204例如电连接件或光学连接件，例如任何一种电缆或总线。
根据各种实施例，程序结束确定器202可被配置成根据计算系统200当前执行的程序确定要结束的程序。
根据各种实施例，程序结束确定器202可进一步被配置成确定要结束的程序，使得确定的帧速率满足预定的帧速率标准。
根据各种实施例，程序结束确定器202可进一步被配置成确定要结束的程序，使得运行频率满足预定的频率标准。
图3示出根据实施例的计算系统300。计算系统300可包括电路302，被配置成以多个运行频率运行。计算系统300可进一步包括储存器304，被配置成储存预定应用程序的预定频率的值。计算系统300可进一步包括频率设置器306，被配置成如果计算系统执行预定应用程序，则将预定频率设置为电路302的运行频率。电路302、储存器304、以及频率设置器306可经由连接件308(或多个分离的连接件)连接，连接件308例如电连接件或光学连接件，例如任何一种电缆或总线。
根据各种实施例，电路302可包括或可以是处理器或可被包括在处理器中。
根据各种实施例，该处理器可包括或可以是中央处理单元或可被包括在中央处理单元中。
根据各种实施例，电路302可包括或可以是图形处理器或可被包括在图形处理器中。
根据各种实施例，图形处理器可包括或可以是图形处理单元或可被包括在图形处理单元中。
根据各种实施例，图形输出部可以是图形卡的输出部。
根据各种实施例，该图形卡可包括图形处理器。
图4示出根据实施例的计算系统400。类似于图3的计算系统300，计算系统400可包括电路302，被配置成以多个运行频率运行。类似于图3的计算系统300，计算系统400可进一步包括储存器304，被配置成储存预定应用程序的预定频率的值。类似于图3的计算系统300，计算系统400可进一步包括频率设置器306，被配置成如果计算系统执行预定应用程序，则将预定频率设置为电路302的运行频率。计算系统400可进一步包括程序结束确定器402，如下面将更详细地描述的。电路302、储存器304、频率设置器306、以及程序结束确定器402可经由连接件404(或多个分离的连接件)连接，连接件404例如电连接件或光学连接件，例如任何一种电缆或总线。
根据各种实施例，程序结束确定器402可被配置成根据计算系统400当前执行的程序确定要结束的程序。
根据各种实施例，程序结束确定器402可进一步被配置成确定要结束的程序，使得运行频率满足预定的频率标准。
根据各种实施例，储存器304可进一步被配置成为多个应用程序中的每一个储存应用程序专用频率值。
根据各种实施例，频率设置器306可进一步被配置成如果不止一个应用程序被执行，则将基于该不止一个应用程序的不止一个应用程序专用频率值的频率设置为电路302的运行频率。
根据各种实施例，频率设置器306可进一步被配置成如果不止一个应用程序被执行，则将该不止一个应用程序的不止一个应用程序专用频率值的总和设置为电路302的运行频率。
根据各种实施例，频率设置器306可进一步被配置成如果不止一个应用程序被执行，则将该不止一个应用程序的不止一个应用程序专用频率值的最大值设置为电路302的运行频率。
图5示出根据实施例的计算系统500。计算系统500可包括处理器502，被配置成以多个运行频率运行。计算系统500可进一步包括电源504，被配置成向处理器502提供电力。计算系统500可进一步包括电力测量电路506，被配置成测量由电源504提供的电力。计算系统500可进一步包括频率设置器508，被配置成基于测量的电力设置处理器的运行频率。处理器502、电源504、电力测量电路506、以及频率设置器508可经由连接件510(或多个分离的连接件)连接，连接件510例如电连接件或光学连接件，例如任何一种电缆或总线。
根据各种实施例，处理器502可包括或可以是中央处理单元或可被包括在中央处理单元中。
根据各种实施例，频率设置器508可进一步被配置成基于由计算系统500执行的应用程序设置电路的运行频率。
图6示出根据实施例的计算系统600。类似于图5的计算系统500，计算系统600可包括处理器502，被配置成以多个运行频率运行。类似于图5的计算系统500，计算系统600可进一步包括电源504，被配置成向处理器502提供电力。类似于图5的计算系统500，计算系统600可进一步包括电力测量电路506，被配置成测量由电源504提供的电力。类似于图5的计算系统500，计算系统600可进一步包括频率设置器508，被配置成基于测量的电力设置处理器的运行频率。计算系统600可进一步包括程序结束确定器602。处理器502、电源504、电力测量电路506、频率设置器508、以及程序结束确定器602可经由连接件604(或多个分离的连接件)连接，连接件604例如电连接件或光学连接件，例如任何一种电缆或总线。
根据各种实施例，程序结束确定器602可被配置成根据计算系统600当前执行的程序确定要结束的程序。
根据各种实施例，程序结束确定器602可进一步被配置成确定要结束的程序，使得测量的电力满足预定的电力标准。
根据各种实施例，程序结束确定器602可进一步被配置成确定要结束的程序，使得运行频率满足预定的频率标准。
图7示出根据实施例阐明用于控制计算系统的方法的流程图700。在702，可控制被配置成以多个运行频率运行的电路。在704，可控制被配置成输出用于显示的图像数据的图形输出部。在706，可确定图形输出部的帧速率。在708，可基于确定的帧速率设置电路的运行频率。
根据各种实施例，该电路可包括或可以是处理器或可被包括在处理器中。
根据各种实施例，该处理器可包括或可以是中央处理单元或可被包括在中央处理单元中。
根据各种实施例，该电路可包括或可以是图形处理器或可被包括在图形处理器中。
根据各种实施例，该图形处理器可包括或可以是图形处理单元或可被包括在图形处理单元中。
根据各种实施例，该图形输出部可以是图形卡的输出部。
根据各种实施例，该图形卡可包括图形处理器。
根据各种实施例，如果确定的帧速率低于预定的第一阈值，则可增大电路的运行频率。
根据各种实施例，如果确定的帧速率高于预定的第二阈值，则可减小电路的运行频率。
根据各种实施例，该第一阈值可低于该第二阈值。
根据各种实施例，可基于由计算系统执行的应用程序设置电路的运行频率。
根据各种实施例，可根据计算系统当前执行的程序确定要结束的程序。
根据各种实施例，可确定要结束的程序，使得确定的帧速率满足预定的帧速率标准。
根据各种实施例，可确定要结束的程序，使得运行频率满足预定的频率标准。
图8示出根据实施例阐明用于控制计算系统的方法的流程图800。在802，可控制被配置成以多个运行频率运行的电路。在804，可储存预定应用程序的预定频率的值。在806，如果计算系统执行预定应用程序，则将预定频率设置为电路的运行频率。
根据各种实施例，该电路可包括或可以是处理器或可被包括在处理器中。
根据各种实施例，该处理器可包括或可以是中央处理单元或可被包括在中央处理单元中。
根据各种实施例，该电路可包括或可以是图形处理器或可被包括在图形处理器中。
根据各种实施例，该图形处理器可包括或可以是图形处理单元或可被包括在图形处理单元中。
根据各种实施例，该图形输出部可以是图形卡的输出部。
根据各种实施例，该图形卡可包括图形处理器。
根据各种实施例，可根据计算系统当前执行的程序确定要结束的程序。
根据各种实施例，可确定要结束的程序，使得运行频率满足预定的频率标准。
根据各种实施例，可为多个应用程序中的每一个储存应用程序专用频率值。
根据各种实施例，如果不止一个应用程序被执行，则可将基于该不止一个应用程序的不止一个应用专用频率值的频率设置为该电路的运行频率。
根据各种实施例，如果不止一个应用程序被执行，则可将该不止一个应用程序的不止一个应用程序专用频率值的总和设置为该电路的运行频率。
根据各种实施例，如果不止一个应用程序被执行，则可将该不止一个应用程序的不止一个应用程序专用频率值的最大值设置为该电路的运行频率。
图9示出根据实施例阐明用于控制计算系统的方法的流程图900。在902，可控制被配置成以多个运行频率运行的处理器。在904，可控制被配置成向处理器提供电力的电源。在906，可测量由该电源提供的电力。在908，可基于测量的电力设置处理器的运行频率。
根据各种实施例，该处理器可包括或可以是中央处理单元或可被包括在中央处理单元中。
根据各种实施例，可基于由计算系统执行的应用程序设置电路的运行频率。
根据各种实施例，可根据计算系统当前执行的程序确定要结束的程序。
根据各种实施例，可确定要结束的程序，使得测量的电力满足预定的电力标准。
根据各种实施例，可确定要结束的程序，使得运行频率满足预定的频率标准。
根据各种实施例，可提供用于在运行应用程序时降低计算机的功耗且维持性能的装置及方法。
根据各种实施例，可在特定应用程序内保持系统的全部性能，这可防止禁用其他功能(诸如无线LAN(无线局域网；例如WIFI)卡)、视频显示器变暗、以及另外使用者会注意到的关闭或减弱其他组件的功能。
当运行图形密集型游戏时，CPU上的负荷一般可不处于最大值，且最大容许运行频率的限定可不对游戏过程(gameplay)或每秒帧数造成影响。这可根据游戏而定，且可能需要可确定最佳CPU时钟频率以避免影响用户体验的保守方法(其可仍容许相当高的时钟速度)或选择性方法。
根据各种实施例，保守方法可以是：将CPU频率限定于防止CPU的最大功率超过设定点的点，并仍维持低于电池最大放电率的恒定放电率，该设定点允许GPU及其他系统组件顺畅地运行。这可为用户提供类似于系统使用交流(alternatingcurrent)电源(其中可不对电池施加电力限制)时的游戏体验。
这种“保守”控制机制可由嵌入式控制器执行。首先，通过读取贯穿SMBus(系统管理总线)的智能电池组数据，或者通过使用横跨低阻抗检测电阻器的模拟数字转换器(ADC)，利用EC测量电池电流，系统可确定是否期望降低功耗。接着，EC可通过ACPI(高级配置与电源接口)向CPU发送命令，告知CPU将最大运行频率减小至以实验方式预先确定的值。
如果使用更具选择性的方法，则可对使用者存在其他好处。这种好处可以是系统功耗的降低、允许电池寿命更长、以及使用者的游戏过程更长。这种选择性方法能够智能地减小CPU的最大时钟频率，使得用户体验及FPS可以不受影响。
该值可取决于应用程序，且可存在某些游戏，其可容忍极低的CPU带宽并且可不对游戏过程造成影响。根据各种实施例，可提供以下两种“选择性”方法中的至少一个。
第一“选择性”方法可涉及在操作系统(OS)的应用层运行程序并追踪哪些游戏过程正在运行或哪些游戏可执行文件(executables)已启动。基于库(library)或白名单(whitelist)，应用程序可随后通知EC该CPU的最佳的最大运行频率，或者可以以其他方式直接减小最大频率本身。
第二“选择性”方法可涉及以实验方式减小CPU频率并测量量化的使用者体验度量(诸如每秒帧数)。在减小CPU频率之后，如果探测到明显的FPS减小，则可移除或升高CPU最大值。减小CPU频率的机制可与第一选择性方法中的机制相同-通过通知EC或直接减小CPU最大频率。
尽管已参照具体实施例具体地示出并说明了本发明，然而本领域技术人员应理解，在不背离由所附权利要求限定的本发明的范围和精神的情况下，可对本发明作出形式及细节上的各种改变。因此，本发明的范围由所附权利要求表示，且因此旨在包括权利要求的等效意义及范围内的所有变化。

Claims (20)

1.一种计算系统，包括：
电路，被配置成以多个运行频率运行；
图形输出部，被配置成输出用于显示的图像数据；
速率确定器，被配置成确定所述图形输出部的帧速率；以及
频率设置器，被配置成基于所确定的帧速率设置所述电路的运行频率。
2.根据权利要求1所述的计算系统，
其中所述频率设置器进一步被配置成如果所确定的帧速率低于预定的第一阈值，则增大所述电路的所述运行频率。
3.根据权利要求1所述的计算系统，
其中所述频率设置器进一步被配置成如果所确定的帧速率高于预定的第二阈值，则减小所述电路的所述运行频率。
4.根据权利要求2所述的计算系统，
其中所述频率设置器进一步被配置成如果所确定的帧速率高于预定的第二阈值，则减小所述电路的所述运行频率；以及
其中所述第一阈值低于所述第二阈值。
5.一种计算系统，包括：
电路，被配置成以多个运行频率运行；
储存器，被配置成储存预定应用程序的预定频率的值；以及
频率设置器，被配置成如果所述计算系统执行所述预定应用程序，则将所述预定频率设置为所述电路的运行频率。
6.根据权利要求5所述的计算系统，
其中所述储存器进一步被配置成为多个应用程序中的每一个储存应用程序专用频率值。
7.根据权利要求6所述的计算系统，
其中所述频率设置器进一步被配置成如果不止一个应用程序被执行，则将基于所述不止一个应用程序的所述不止一个应用程序专用频率值的频率设置为所述电路的运行频率。
8.根据权利要求6所述的计算系统，
其中所述频率设置器进一步被配置成如果不止一个应用程序被执行，则将所述不止一个应用程序的所述不止一个应用程序专用频率值的总和设置为所述电路的运行频率。
9.根据权利要求6所述的计算系统，
其中所述频率设置器进一步被配置成如果不止一个应用程序被执行，则将所述不止一个应用程序的所述不止一个应用程序专用频率值的最大值设置为所述电路的运行频率。
10.一种计算系统，包括：
处理器，被配置成以多个运行频率运行；
电源，被配置成向所述处理器提供电力；
电力测量电路，被配置成测量由所述电源提供的所述电力；以及
频率设置器，被配置成基于所测量的电力设置所述处理器的运行频率。
11.一种用于控制计算系统的方法，所述方法包括：
控制被配置成以多个运行频率运行的电路；
控制被配置成输出用于显示的图像数据的图形输出部；
确定所述图形输出部的帧速率；以及
基于所确定的帧速率设置所述电路的运行频率。
12.根据权利要求11所述的方法，进一步包括：
如果所确定的帧速率低于预定的第一阈值，则增大所述电路的所述运行频率。
13.根据权利要求11所述的方法，进一步包括：
如果所确定的帧速率高于预定的第二阈值，则减小所述电路的所述运行频率。
14.根据权利要求12所述的方法，进一步包括：
如果所确定的帧速率高于预定的第二阈值，则减小所述电路的所述运行频率；以及
其中所述第一阈值低于所述第二阈值。
15.一种用于控制计算系统的方法，所述方法包括：
控制被配置成以多个运行频率运行的电路；
储存预定应用程序的预定频率的值；以及
如果所述计算系统执行所述预定应用程序，则将所述预定频率设置为所述电路的运行频率。
16.根据权利要求15所述的方法，进一步包括：
为多个应用程序中的每一个储存应用程序专用频率值。
17.根据权利要求16所述的方法，
其中，如果不止一个应用程序被执行，则将基于所述不止一个应用程序的所述不止一个应用程序专用频率值的频率设置为所述电路的运行频率。
18.根据权利要求16所述的方法，
其中，如果不止一个应用程序被执行，则将所述不止一个应用程序的所述不止一个应用程序专用频率值的总和设置为所述电路的运行频率。
19.根据权利要求16所述的方法，
其中，如果不止一个应用程序被执行，则将所述不止一个应用程序的所述不止一个应用程序专用频率值的最大值设置为所述电路的运行频率。
20.一种用于控制计算系统的方法，所述方法包括：
控制被配置成以多个运行频率运行的处理器；
控制被配置成向所述处理器提供电力的电源，；
测量由所述电源提供的所述电力；以及
基于所测量的电力设置所述处理器的运行频率。
CN201280077746.1A 2012-10-16 2012-10-16 计算系统及用于控制计算系统的方法 Pending CN104854535A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810585913.2A CN108776540A (zh) 2012-10-16 2012-10-16 计算系统及用于控制计算系统的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2012/060325 WO2014062157A1 (en) 2012-10-16 2012-10-16 Computing systems and methods for controlling a computing system

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201810585913.2A Division CN108776540A (zh) 2012-10-16 2012-10-16 计算系统及用于控制计算系统的方法

Publications (1)

Publication Number Publication Date
CN104854535A true CN104854535A (zh) 2015-08-19

Family

ID=50488585

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280077746.1A Pending CN104854535A (zh) 2012-10-16 2012-10-16 计算系统及用于控制计算系统的方法

Country Status (7)

Country Link
US (2) US9454943B2 (zh)
EP (1) EP2909696A4 (zh)
CN (1) CN104854535A (zh)
AU (1) AU2012392518B2 (zh)
SG (1) SG11201502927XA (zh)
TW (1) TWI573466B (zh)
WO (1) WO2014062157A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105302280A (zh) * 2015-11-24 2016-02-03 上海斐讯数据通信技术有限公司 一种功耗优化系统及方法
CN110687997A (zh) * 2019-09-06 2020-01-14 苏州浪潮智能科技有限公司 一种动态调整fpga的功耗的方法及装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2786224B1 (en) * 2011-11-30 2020-05-06 Intel Corporation Reducing power for 3d workloads
CN105446462B (zh) * 2014-06-27 2020-12-18 联想(北京)有限公司 一种显示方法、装置、电路及电子设备
US10877547B2 (en) * 2016-11-18 2020-12-29 Ati Technologies Ulc Application profiling for power-performance management

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1338067A (zh) * 1998-12-21 2002-02-27 西门子信息及通讯网络公司 用于自动cpu速度控制的装置和方法
CN1394308A (zh) * 2000-09-22 2003-01-29 索尼株式会社 运算处理系统和控制方法,任务管理系统和方法
CN1774929A (zh) * 2003-04-15 2006-05-17 有限会社金泽大学Tlo 动态图像编码或解码处理系统以及动态图像编码或解码处理方法
CN1938671A (zh) * 2004-03-30 2007-03-28 英特尔公司 通过请求调整处理器的工作点来管理功耗
US8249819B1 (en) * 2006-12-19 2012-08-21 Nvidia Corporation Virtual binning

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5991883A (en) 1996-06-03 1999-11-23 Compaq Computer Corporation Power conservation method for a portable computer with LCD display
US20060103643A1 (en) 2004-09-27 2006-05-18 Mithran Mathew Measuring and modeling power consumption in displays
US7692642B2 (en) * 2004-12-30 2010-04-06 Intel Corporation Method and apparatus for controlling display refresh
US7161329B2 (en) * 2005-04-20 2007-01-09 Mcloughlin John E Generator controlling system
US7730336B2 (en) * 2006-05-30 2010-06-01 Ati Technologies Ulc Device having multiple graphics subsystems and reduced power consumption mode, software and methods
US20080088464A1 (en) * 2006-09-29 2008-04-17 Gutierrez Francisco M Power System Architecture for Fluid Flow Measurement Systems
US7898535B2 (en) * 2006-10-31 2011-03-01 Dell Products, Lp System and method for providing dynamic refresh rates for displays
CN101669361B (zh) * 2007-02-16 2013-09-25 马维尔国际贸易有限公司 用于改善低分辨率和低帧速率视频的方法和系统
US8077242B2 (en) * 2007-09-17 2011-12-13 Qualcomm Incorporated Clock management of bus during viewfinder mode in digital camera device
US8334857B1 (en) * 2007-12-14 2012-12-18 Nvidia Corporation Method and system for dynamically controlling a display refresh rate
US8760574B2 (en) * 2008-04-30 2014-06-24 Broadcom Corporation Image processing methods and systems for frame rate conversion
US8199158B2 (en) * 2008-06-11 2012-06-12 Intel Corporation Performance allocation method and apparatus
US8706652B2 (en) 2009-06-09 2014-04-22 Northwestern University System and method for controlling power consumption in a computer system based on user satisfaction
US9047084B2 (en) * 2009-09-22 2015-06-02 Microsoft Technology Licensing, Llc Power management of a mobile communications device
US8872812B2 (en) * 2009-11-12 2014-10-28 Marvell World Trade Ltd. Power saving in mobile devices by optimizing frame rate output
CN102713882B (zh) * 2009-11-16 2015-04-01 思杰系统有限公司 用于选择性地实现渐进显示技术的方法和系统
US8224993B1 (en) * 2009-12-07 2012-07-17 Amazon Technologies, Inc. Managing power consumption in a data center
CN102213967A (zh) * 2010-04-12 2011-10-12 辉达公司 具有电压调节功能的gpu芯片及其制作方法
US8296783B1 (en) * 2010-05-28 2012-10-23 Adobe Systems Incorporated Media player instance managed resource reduction
US20120159219A1 (en) * 2010-12-20 2012-06-21 Lilly Huang Vr power mode interface
US8631256B2 (en) * 2010-12-22 2014-01-14 Via Technologies, Inc. Distributed management of a shared power source to a multi-core microprocessor
US8924752B1 (en) * 2011-04-20 2014-12-30 Apple Inc. Power management for a graphics processing unit or other circuit
US10939140B2 (en) * 2011-08-05 2021-03-02 Fox Sports Productions, Llc Selective capture and presentation of native image portions

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1338067A (zh) * 1998-12-21 2002-02-27 西门子信息及通讯网络公司 用于自动cpu速度控制的装置和方法
CN1394308A (zh) * 2000-09-22 2003-01-29 索尼株式会社 运算处理系统和控制方法,任务管理系统和方法
CN1774929A (zh) * 2003-04-15 2006-05-17 有限会社金泽大学Tlo 动态图像编码或解码处理系统以及动态图像编码或解码处理方法
CN1938671A (zh) * 2004-03-30 2007-03-28 英特尔公司 通过请求调整处理器的工作点来管理功耗
US8249819B1 (en) * 2006-12-19 2012-08-21 Nvidia Corporation Virtual binning

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105302280A (zh) * 2015-11-24 2016-02-03 上海斐讯数据通信技术有限公司 一种功耗优化系统及方法
CN110687997A (zh) * 2019-09-06 2020-01-14 苏州浪潮智能科技有限公司 一种动态调整fpga的功耗的方法及装置

Also Published As

Publication number Publication date
US10466764B2 (en) 2019-11-05
US20150228244A1 (en) 2015-08-13
TW201417580A (zh) 2014-05-01
WO2014062157A1 (en) 2014-04-24
AU2012392518B2 (en) 2016-04-21
US9454943B2 (en) 2016-09-27
EP2909696A1 (en) 2015-08-26
US20160363983A1 (en) 2016-12-15
EP2909696A4 (en) 2017-02-22
SG11201502927XA (en) 2015-05-28
AU2012392518A1 (en) 2015-05-07
TWI573466B (zh) 2017-03-01

Similar Documents

Publication Publication Date Title
CN104380257B (zh) 在处理器核之间调度任务
CN104854535A (zh) 计算系统及用于控制计算系统的方法
US10061380B2 (en) Report updated threshold level based on parameter
US9311152B2 (en) Methods and apparatuses for load balancing between multiple processing units
US9250684B1 (en) Dynamic power capping of a subset of servers when a power consumption threshold is reached and allotting an amount of discretionary power to the servers that have power capping enabled
US8560749B2 (en) Techniques for managing power consumption state of a processor involving use of latency tolerance report value
US10031572B2 (en) Method and device for processing core of processor, and terminal
US9563226B2 (en) Dynamic clock regulation based on duty cycle thresholds
KR101930752B1 (ko) 멀티 코어를 포함하는 전자 기기의 전력 제어 방법 및 장치
EP3190478A1 (en) Method, apparatus and system to transition system power state of a computer platform
CN103810020A (zh) 虚拟机弹性伸缩方法及装置
US20180314309A1 (en) Smart usb power management
US10175995B1 (en) Device hibernation control
EP3905093A1 (en) Real-time power meter for optimizing processor power management
US9746897B2 (en) Method for controlling a multi-core central processor unit of a device establishing a relationship between device operational parameters and a number of started cores
CN116207807A (zh) 一种充电控制方法、装置及电子设备
CN104020835A (zh) 信息处理设备和操作状态控制方法
US10268486B1 (en) Expedited resume process from hibernation
CN105072290B (zh) 一种终端的屏幕亮度调整方法及装置
CN108776540A (zh) 计算系统及用于控制计算系统的方法
US11644881B2 (en) Reallocation of power between electronic components
CN113032213A (zh) 一种风扇热插拔方法、装置、设备及计算机可读存储介质
WO2019153993A1 (en) Video playback energy consumption control
CN110554763A (zh) 一种信息处理方法以及电子设备
CN104076900B (zh) Dram控制方法和系统以及计算机节电控制方法和系统

Legal Events

Date Code Title Description
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20150819

RJ01 Rejection of invention patent application after publication