KR20210101663A - 프레임의 생성에 소요된 시간 및 최대 허용 시간에 기반하여 프로세싱 유닛을 제어하는 전자 장치 및 전자 장치의 동작 방법 - Google Patents

프레임의 생성에 소요된 시간 및 최대 허용 시간에 기반하여 프로세싱 유닛을 제어하는 전자 장치 및 전자 장치의 동작 방법 Download PDF

Info

Publication number
KR20210101663A
KR20210101663A KR1020200015912A KR20200015912A KR20210101663A KR 20210101663 A KR20210101663 A KR 20210101663A KR 1020200015912 A KR1020200015912 A KR 1020200015912A KR 20200015912 A KR20200015912 A KR 20200015912A KR 20210101663 A KR20210101663 A KR 20210101663A
Authority
KR
South Korea
Prior art keywords
frame
time
electronic device
size
load
Prior art date
Application number
KR1020200015912A
Other languages
English (en)
Inventor
배진식
심홍철
김길재
김재호
석현철
신영철
최원서
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020200015912A priority Critical patent/KR20210101663A/ko
Priority to EP20918211.2A priority patent/EP4062284A4/en
Priority to PCT/KR2020/016388 priority patent/WO2021162210A1/en
Priority to US17/106,491 priority patent/US11797346B2/en
Publication of KR20210101663A publication Critical patent/KR20210101663A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/363—Graphics controllers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30076—Arrangements for executing specific machine instructions to perform miscellaneous control operations, e.g. NOP
    • G06F9/3009—Thread control instructions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806—Task transfer initiation or dispatching
    • G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
    • G06F9/4881—Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues
    • G06F9/4893—Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues taking into account power or heat criteria
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
    • G06F9/5027—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
    • G06F9/5027—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals
    • G06F9/5044—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals considering hardware capabilities
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
    • G06F9/5027—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals
    • G06F9/505—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals considering the load
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
    • G06F9/5027—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals
    • G06F9/5055—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals considering software capabilities, i.e. software resources associated or available to the machine
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/001—Arbitration of resources in a display system, e.g. control of access to frame buffer by video controller and/or main processor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/06—Use of more than one graphics processor to process data before displaying to one or more screens
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/08—Power processing, i.e. workload management for processors involved in display operations, such as CPUs or GPUs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computer Graphics (AREA)
  • Multimedia (AREA)
  • Controls And Circuits For Display Device (AREA)
  • User Interface Of Digital Computer (AREA)
  • Telephone Function (AREA)

Abstract

다양한 실시예에 따른 전자 장치 및 전자 장치의 동작 방법에서, 전자 장치는 메모리; 디스플레이; 및 제 1 프레임 및 제 2 프레임을 포함하는 복수의 프레임들을 생성하는 복수의 코어들을 포함하는 프로세서를 포함하고, 상기 프로세서는 상기 디스플레이 상에서 디스플레이될 상기 제 1 프레임을 생성하는데 소요되는 제 1 시간 및 상기 디스플레이의 프레임 레이트(frame rate)에 대응하는 제 2 시간을 확인하고, 상기 제 1 시간 및 상기 제 2 시간을 비교한 결과에 기반하여 상기 제 2프레임의 생성 시간을 감소시키기 위한 상기 복수의 코어를 제어하는 동작의 수행 여부를 결정하고, 상기 코어를 제어하는 동작을 수행하기로 결정함에 대응하여, 제 2 프레임의 생성과 관련된 쓰레드를 처리하기 위한 로드(load)의 크기를 상기 제1 시간 및 상기 제 2 시간의 비율에 기반하여 결정하고, 상기 결정된 로드의 크기에 기반하여 상기 복수의 코어들 중 적어도 하나의 코어를 상기 쓰레드를 처리할 코어로 할당하고, 상기 결정된 로드의 크기에 기반하여 상기 코어의 동작 주파수를 결정하고, 상기 결정된 동작 주파수에 따라서 상기 제 2 프레임을 생성하도록 상기 코어를 제어하도록 설정될 수 있다.
이 밖에 다양한 실시예들이 가능하다.

Description

프레임의 생성에 소요된 시간 및 최대 허용 시간에 기반하여 프로세싱 유닛을 제어하는 전자 장치 및 전자 장치의 동작 방법{ELECTRONIC DEVICE FOR CONTROLLING PROCESSING UNIT BASED ON A TIME SPENT IN GENERATING A FRAME AND A MAXIMUM ALLOWED TIME AND A METHOD FOR THE SAME}
본 발명의 다양한 실시예는, 전자 장치 및 전자 장치의 동작 방법에 관한 것으로, 디스플레이 상에 디스플레이될 프레임의 생성에 소요된 시간 및 최대 허용 시간에 기반하여 프레임 생성을 처리하는 프로세싱 유닛을 제어하는 전자 장치에 관한 것이다.
스마트 폰(smart phone), 태블릿 PC(tablet PC), PMP(portable multimedia player), PDA(personal digital assistant), 랩탑 PC(laptop personal computer) 및 웨어러블 기기(wearable device)의 다양한 전자 장치들이 보급되고 있다.
전자 장치는 부드러운 화면 전환 효과를 포함하는 다양한 사용성 향상을 사용자에게 제공하기 위해서, 높은 프레임 레이트(frame rate)를 지원하는 디스플레이를 구비할 수 있다.
전자 장치는 상대적으로 높은 프레임 레이트를 지원하는 디스플레이를 구비함으로써, 초당 상대적으로 많은 프레임들을 디스플레이할 수 있으며, 이는 사용자에게 부드러운 화면 출력을 제공할 수 있다.
상대적으로 높은 프레임 레이트를 지원하는 전자 장치는 하나의 프레임에 생성에 허용되는 시간이 그렇지 않은 전자 장치에 비해서 상대적으로 작을 수 있다. 예를 들면, 전자 장치가 60fps의 프레임 레이트를 갖는 디스플레이를 구동하는 경우, 전자 장치는 약 16.6ms안에 1 개의 프레임을 생성을 완료해야 한다. 전자 장치가 120fps의 프레임 레이트를 갖는 디스플레이를 구동하는 경우, 전자 장치는 약 8.3ms 안에 1 개의 프레임의 생성을 완료해야만 한다.
하나의 프레임의 생성에 요구되는 시간이 감소함으로써, 하나의 프레임의 생성에 요구되는 시간 안에 프레임을 생성할 수 없는 상황의 발생 빈도가 증가할 수 있다.
전자 장치가 하나의 프레임의 생성에 할당된 최대 시간 안에 프레임을 생성할 수 없는 경우, 디스플레이 상에서 디스플레이될 프레임이 정상적으로 디스플레이될 수 없는 상황이 발생할 수 있으며, 전자 장치의 사용자는 화면이 끊기는 것으로 인식할 수 있어, 사용성 저하가 발생할 수 있다.
본 발명의 다양한 실시예에 따른 전자 장치는 메모리; 디스플레이; 및 제 1 프레임 및 제 2 프레임을 포함하는 복수의 프레임들을 생성하는 복수의 코어들을 포함하는 프로세서를 포함하고, 상기 프로세서는 상기 디스플레이 상에서 디스플레이될 상기 제 1 프레임을 생성하는데 소요되는 제 1 시간 및 상기 디스플레이의 프레임 레이트(frame rate)에 대응하는 제 2 시간을 확인하고, 상기 제 1 시간 및 상기 제 2 시간을 비교한 결과에 기반하여 상기 제 2프레임의 생성 시간을 감소시키기 위한 상기 복수의 코어를 제어하는 동작의 수행 여부를 결정하고, 상기 코어를 제어하는 동작을 수행하기로 결정함에 대응하여, 제 2 프레임의 생성과 관련된 쓰레드를 처리하기 위한 로드(load)의 크기를 상기 제1 시간 및 상기 제 2 시간의 비율에 기반하여 결정하고, 상기 결정된 로드의 크기에 기반하여 상기 복수의 코어들 중 적어도 하나의 코어를 상기 쓰레드를 처리할 코어로 할당하고, 상기 결정된 로드의 크기에 기반하여 상기 코어의 동작 주파수를 결정하고, 상기 결정된 동작 주파수에 따라서 상기 제 2 프레임을 생성하도록 상기 코어를 제어하도록 설정될 수 있다.
본 발명의 다양한 실시예에 따른 전자 장치의 동작 방법은 전자 장치의 디스플레이 상에서 디스플레이될 제 1 프레임 및 제 2 프레임을 포함하는 복수의 프레임들 중 상기 제 1 프레임을 생성하는데 소요되는 제 1 시간 및 상기 디스플레이의 프레임 레이트(frame rate)에 대응하는 제 2 시간을 확인하는 동작; 상기 제 1 시간 및 상기 제 2 시간을 비교한 결과에 기반하여 상기 제 2 프레임의 생성 시간을 감소시키기 위한 상기 전자 장치의 프로세서 상에 구현된 복수의 코어를 제어하는 동작의 수행 여부를 결정하는 동작; 상기 코어를 제어하는 동작을 수행하기로 결정함에 대응하여, 상기 제 2 프레임의 생성과 관련된 쓰레드를 처리하기 위한 로드(load) 크기를 상기 제1 시간 및 상기 제 2 시간의 비율에 기반하여 결정하는 동작; 상기 결정된 로드의 크기에 기반하여 상기 복수의 코어들 중 적어도 하나의 코어를 상기 쓰레드를 처리할 코어로 할당하는 동작; 상기 결정된 로드의 크기에 기반하여 상기 코어의 동작 주파수를 결정하는 동작; 상기 결정된 동작 주파수에 따라서 상기 제 2 프레임을 생성하도록 상기 코어를 제어하는 동작을 포함할 수 있다.
본 발명의 다양한 실시예에 따른 전자 장치 및 전자 장치의 동작 방법은 프레임을 생성하는데 소요된 제 1 시간과, 프레임을 생성하는데 허용된 최대 시간인 제 2시간을 비교하고, 제 1 시간이 제 2 시간보다 큰 경우, 제 1 시간 및 제 2 시간의 비율에 기반하여 프레임을 생성하는 작업을 수행하는 코어의 동작 주파수를 증가시킬 수 있다. 코어의 동작 주파수가 증가함으로써, 프레임을 생성하는데 소요되는 시간이 감소할 수 있어, 높은 fps를 지원하는 디스플레이를 이용한 원활한 구동을 구현할 수 있다.
본 발명의 다양한 실시예에 따른 전자 장치 및 전자 장치의 동작 방법은 제 1 시간이 제 2 시간보다 큰 경우, 상대적으로 높은 성능을 갖는 코어로 프레임을 생성하는 작업을 할당할 수 있다. 상대적으로 높은 성능을 갖는 코어가 프레임 생성 작업을 처리함으로써, 프레임을 생성하는데 소요되는 시간이 감소할 수 있어, 높은 fps를 지원하는 디스플레이를 이용한 원활한 구동을 구현할 수 있다.
도 1은 본 발명의 다양한 실시예에 따른, 전자 장치의 블록도이다.
도 2는 다양한 실시예에 따른 프로그램의 블록도이다.
도 3은 본 발명의 다양한 실시예에 따른 전자 장치의 블록도이다.
도 4은 본 발명의 다양한 실시예에 따른 전자 장치의 소프트웨어적 계층을 도시한 도면이다.
도 5는 본 발명의 다양한 실시예에 따른 전자 장치에서, 첫번째로 디스플레이될 프레임을 생성하면서, 코어의 동작을 제어하는 실시예를 도시한 도면이다.
도 6a 및 도 6b는 본 발명의 다양한 실시예에 따른 전자 장치에서, 제 1 시간 및 제 2 시간에 기반한 구동 주파수 조절을 수행한 결과 생성되는 프레임의 생성 시간과, 비교 예를 도시한 도면이다.
도 7은 본 발명의 다양한 실시예에 따른 전자 장치의 동작 방법을 도시한 동작 흐름도이다.
도 1은, 다양한 실시예들에 따른, 네트워크 환경(100) 내의 전자 장치(101)의 블럭도이다. 도 1을 참조하면, 네트워크 환경(100)에서 전자 장치(101)는 제 1 네트워크(198)(예: 근거리 무선 통신 네트워크)를 통하여 전자 장치(102)와 통신하거나, 또는 제 2 네트워크(199)(예: 원거리 무선 통신 네트워크)를 통하여 전자 장치(104) 또는 서버(108)와 통신할 수 있다. 일실시예에 따르면, 전자 장치(101)는 서버(108)를 통하여 전자 장치(104)와 통신할 수 있다. 일실시예에 따르면, 전자 장치(101)는 프로세서(120), 메모리(130), 입력 장치(150), 음향 출력 장치(155), 표시 장치(160), 오디오 모듈(170), 센서 모듈(176), 인터페이스(177), 햅틱 모듈(179), 카메라 모듈(180), 전력 관리 모듈(188), 배터리(189), 통신 모듈(190), 가입자 식별 모듈(196), 또는 안테나 모듈(197)을 포함할 수 있다. 어떤 실시예에서는, 전자 장치(101)에는, 이 구성요소들 중 적어도 하나(예: 표시 장치(160) 또는 카메라 모듈(180))가 생략되거나, 하나 이상의 다른 구성 요소가 추가될 수 있다. 어떤 실시예에서는, 이 구성요소들 중 일부들은 하나의 통합된 회로로 구현될 수 있다. 예를 들면, 센서 모듈(176)(예: 지문 센서, 홍채 센서, 또는 조도 센서)은 표시 장치(160)(예: 디스플레이)에 임베디드된 채 구현될 수 있다
프로세서(120)는, 예를 들면, 소프트웨어(예: 프로그램(140))를 실행하여 프로세서(120)에 연결된 전자 장치(101)의 적어도 하나의 다른 구성요소(예: 하드웨어 또는 소프트웨어 구성요소)을 제어할 수 있고, 다양한 데이터 처리 또는 연산을 수행할 수 있다. 일실시예에 따르면, 데이터 처리 또는 연산의 적어도 일부로서, 프로세서(120)는 다른 구성요소(예: 센서 모듈(176) 또는 통신 모듈(190))로부터 수신된 명령 또는 데이터를 휘발성 메모리(132)에 로드하고, 휘발성 메모리(132)에 저장된 명령 또는 데이터를 처리하고, 결과 데이터를 비휘발성 메모리(134)에 저장할 수 있다. 일실시예에 따르면, 프로세서(120)는 메인 프로세서(121)(예: 중앙 처리 장치 또는 어플리케이션 프로세서), 및 이와는 독립적으로 또는 함께 운영 가능한 보조 프로세서(123)(예: 그래픽 처리 장치, 이미지 시그널 프로세서, 센서 허브 프로세서, 또는 커뮤니케이션 프로세서)를 포함할 수 있다. 추가적으로 또는 대체적으로, 보조 프로세서(123)은 메인 프로세서(121)보다 저전력을 사용하거나, 또는 지정된 기능에 특화되도록 설정될 수 있다. 보조 프로세서(123)는 메인 프로세서(121)와 별개로, 또는 그 일부로서 구현될 수 있다.
보조 프로세서(123)는, 예를 들면, 메인 프로세서(121)가 인액티브(예: 슬립) 상태에 있는 동안 메인 프로세서(121)를 대신하여, 또는 메인 프로세서(121)가 액티브(예: 어플리케이션 실행) 상태에 있는 동안 메인 프로세서(121)와 함께, 전자 장치(101)의 구성요소들 중 적어도 하나의 구성요소(예: 표시 장치(160), 센서 모듈(176), 또는 통신 모듈(190))와 관련된 기능 또는 상태들의 적어도 일부를 제어할 수 있다. 일실시예에 따르면, 보조 프로세서(123)(예: 이미지 시그널 프로세서 또는 커뮤니케이션 프로세서)는 기능적으로 관련 있는 다른 구성 요소(예: 카메라 모듈(180) 또는 통신 모듈(190))의 일부로서 구현될 수 있다.
메모리(130)는, 전자 장치(101)의 적어도 하나의 구성요소(예: 프로세서(120) 또는 센서모듈(176))에 의해 사용되는 다양한 데이터를 저장할 수 있다. 데이터는, 예를 들어, 소프트웨어(예: 프로그램(140)) 및, 이와 관련된 명령에 대한 입력 데이터 또는 출력 데이터를 포함할 수 있다. 메모리(130)는, 휘발성 메모리(132) 또는 비휘발성 메모리(134)를 포함할 수 있다.
프로그램(140)은 메모리(130)에 소프트웨어로서 저장될 수 있으며, 예를 들면, 운영 체제(142), 미들 웨어(144) 또는 어플리케이션(146)을 포함할 수 있다.
입력 장치(150)는, 전자 장치(101)의 구성요소(예: 프로세서(120))에 사용될 명령 또는 데이터를 전자 장치(101)의 외부(예: 사용자)로부터 수신할 수 있다. 입력 장치(150)은, 예를 들면, 마이크, 마우스, 키보드, 또는 디지털 펜(예:스타일러스 펜)을 포함할 수 있다.
음향 출력 장치(155)는 음향 신호를 전자 장치(101)의 외부로 출력할 수 있다. 음향 출력 장치(155)는, 예를 들면, 스피커 또는 리시버를 포함할 수 있다. 스피커는 멀티미디어 재생 또는 녹음 재생과 같이 일반적인 용도로 사용될 수 있고, 리시버는 착신 전화를 수신하기 위해 사용될 수 있다. 일실시예에 따르면, 리시버는 스피커와 별개로, 또는 그 일부로서 구현될 수 있다.
표시 장치(160)는 전자 장치(101)의 외부(예: 사용자)로 정보를 시각적으로 제공할 수 있다. 표시 장치(160)은, 예를 들면, 디스플레이, 홀로그램 장치, 또는 프로젝터 및 해당 장치를 제어하기 위한 제어 회로를 포함할 수 있다. 일실시예에 따르면, 표시 장치(160)는 터치를 감지하도록 설정된 터치 회로(touch circuitry), 또는 상기 터치에 의해 발생되는 힘의 세기를 측정하도록 설정된 센서 회로(예: 압력 센서)를 포함할 수 있다.
오디오 모듈(170)은 소리를 전기 신호로 변환시키거나, 반대로 전기 신호를 소리로 변환시킬 수 있다. 일실시예에 따르면, 오디오 모듈(170)은, 입력 장치(150) 를 통해 소리를 획득하거나, 음향 출력 장치(155), 또는 전자 장치(101)와 직접 또는 무선으로 연결된 외부 전자 장치(예: 전자 장치(102)) (예: 스피커 또는 헤드폰))를 통해 소리를 출력할 수 있다.
센서 모듈(176)은 전자 장치(101)의 작동 상태(예: 전력 또는 온도), 또는 외부의 환경 상태(예: 사용자 상태)를 감지하고, 감지된 상태에 대응하는 전기 신호 또는 데이터 값을 생성할 수 있다. 일실시예에 따르면, 센서 모듈(176)은, 예를 들면, 제스처 센서, 자이로 센서, 기압 센서, 마그네틱 센서, 가속도 센서, 그립 센서, 근접 센서, 컬러 센서, IR(infrared) 센서, 생체 센서, 온도 센서, 습도 센서, 또는 조도 센서를 포함할 수 있다.
인터페이스(177)는 전자 장치(101)이 외부 전자 장치(예: 전자 장치(102))와 직접 또는 무선으로 연결되기 위해 사용될 수 있는 하나 이상의 지정된 프로토콜들을 지원할 수 있다. 일실시예에 따르면, 인터페이스(177)는, 예를 들면, HDMI(high definition multimedia interface), USB(universal serial bus) 인터페이스, SD카드 인터페이스, 또는 오디오 인터페이스를 포함할 수 있다.
연결 단자(178)는, 그를 통해서 전자 장치(101)가 외부 전자 장치(예: 전자 장치(102))와 물리적으로 연결될 수 있는 커넥터를 포함할 수 있다. 일실시예에 따르면, 연결 단자(178)은, 예를 들면, HDMI 커넥터, USB 커넥터, SD 카드 커넥터, 또는 오디오 커넥터(예: 헤드폰 커넥터)를 포함할 수 있다.
햅틱 모듈(179)은 전기적 신호를 사용자가 촉각 또는 운동 감각을 통해서 인지할 수 있는 기계적인 자극(예: 진동 또는 움직임) 또는 전기적인 자극으로 변환할 수 있다. 일실시예에 따르면, 햅틱 모듈(179)은, 예를 들면, 모터, 압전 소자, 또는 전기 자극 장치를 포함할 수 있다.
카메라 모듈(180)은 정지 영상 및 동영상을 촬영할 수 있다. 일실시예에 따르면, 카메라 모듈(180)은 하나 이상의 렌즈들, 이미지 센서들, 이미지 시그널 프로세서들, 또는 플래시들을 포함할 수 있다.
전력 관리 모듈(188)은 전자 장치(101)에 공급되는 전력을 관리할 수 있다. 일실시예에 따르면, 전력 관리 모듈(388)은, 예를 들면, PMIC(power management integrated circuit)의 적어도 일부로서 구현될 수 있다.
배터리(189)는 전자 장치(101)의 적어도 하나의 구성 요소에 전력을 공급할 수 있다. 일실시예에 따르면, 배터리(189)는, 예를 들면, 재충전 불가능한 1차 전지, 재충전 가능한 2차 전지 또는 연료 전지를 포함할 수 있다.
통신 모듈(190)은 전자 장치(101)와 외부 전자 장치(예: 전자 장치(102), 전자 장치(104), 또는 서버(108))간의 직접(예: 유선) 통신 채널 또는 무선 통신 채널의 수립, 및 수립된 통신 채널을 통한 통신 수행을 지원할 수 있다. 통신 모듈(190)은 프로세서(120)(예: 어플리케이션 프로세서)와 독립적으로 운영되고, 직접(예: 유선) 통신 또는 무선 통신을 지원하는 하나 이상의 커뮤니케이션 프로세서를 포함할 수 있다. 일실시예에 따르면, 통신 모듈(190)은 무선 통신 모듈(192)(예: 셀룰러 통신 모듈, 근거리 무선 통신 모듈, 또는 GNSS(global navigation satellite system) 통신 모듈) 또는 유선 통신 모듈(194)(예: LAN(local area network) 통신 모듈, 또는 전력선 통신 모듈)을 포함할 수 있다. 이들 통신 모듈 중 해당하는 통신 모듈은 제 1 네트워크(198)(예: 블루투스, WiFi direct 또는 IrDA(infrared data association) 같은 근거리 통신 네트워크) 또는 제 2 네트워크(199)(예: 셀룰러 네트워크, 인터넷, 또는 컴퓨터 네트워크(예: LAN 또는 WAN)와 같은 원거리 통신 네트워크)를 통하여 외부 전자 장치와 통신할 수 있다. 이런 여러 종류의 통신 모듈들은 하나의 구성 요소(예: 단일 칩)으로 통합되거나, 또는 서로 별도의 복수의 구성 요소들(예: 복수 칩들)로 구현될 수 있다. 무선 통신 모듈(192)은 가입자 식별 모듈(196)에 저장된 가입자 정보(예: 국제 모바일 가입자 식별자(IMSI))를 이용하여 제 1 네트워크(198) 또는 제 2 네트워크(199)와 같은 통신 네트워크 내에서 전자 장치(101)를 확인 및 인증할 수 있다.
안테나 모듈(197)은 신호 또는 전력을 외부(예: 외부 전자 장치)로 송신하거나 외부로부터 수신할 수 있다. 일실시예에 따르면, 안테나 모듈은 서브스트레이트(예: PCB) 위에 형성된 도전체 또는 도전성 패턴으로 이루어진 방사체를 포함하는 하나의 안테나를 포함할 수 있다. 일실시예에 따르면, 안테나 모듈(197)은 복수의 안테나들을 포함할 수 있다. 이런 경우, 제 1 네트워크(198) 또는 제 2 네트워크(199)와 같은 통신 네트워크에서 사용되는 통신 방식에 적합한 적어도 하나의 안테나가, 예를 들면, 통신 모듈(190)에 의하여 상기 복수의 안테나들로부터 선택될 수 있다. 신호 또는 전력은 상기 선택된 적어도 하나의 안테나를 통하여 통신 모듈(190)과 외부 전자 장치 간에 송신되거나 수신될 수 있다. 어떤 실시예에 따르면, 방사체 이외에 다른 부품(예: RFIC)이 추가로 안테나 모듈(197)의 일부로 형성될 수 있다.
상기 구성요소들 중 적어도 일부는 주변 기기들간 통신 방식(예: 버스, GPIO(general purpose input and output), SPI(serial peripheral interface), 또는 MIPI(mobile industry processor interface))를 통해 서로 연결되고 신호(예: 명령 또는 데이터)를 상호간에 교환할 수 있다.
일실시예에 따르면, 명령 또는 데이터는 제 2 네트워크(199)에 연결된 서버(108)를 통해서 전자 장치(101)와 외부의 전자 장치(104)간에 송신 또는 수신될 수 있다. 전자 장치(102, 104) 각각은 전자 장치(101)와 동일한 또는 다른 종류의 장치일 수 있다. 일실시예에 따르면, 전자 장치(101)에서 실행되는 동작들의 전부 또는 일부는 외부 전자 장치들(102, 104, or 108) 중 하나 이상의 외부 장치들에서 실행될 수 있다. 예를 들면, 전자 장치(101)가 어떤 기능이나 서비스를 자동으로, 또는 사용자 또는 다른 장치로부터의 요청에 반응하여 수행해야 할 경우에, 전자 장치(101)는 기능 또는 서비스를 자체적으로 실행시키는 대신에 또는 추가적으로, 하나 이상의 외부 전자 장치들에게 그 기능 또는 그 서비스의 적어도 일부를 수행하라고 요청할 수 있다. 상기 요청을 수신한 하나 이상의 외부 전자 장치들은 요청된 기능 또는 서비스의 적어도 일부, 또는 상기 요청과 관련된 추가 기능 또는 서비스를 실행하고, 그 실행의 결과를 전자 장치(101)로 전달할 수 있다. 전자 장치(101)는 상기 결과를, 그대로 또는 추가적으로 처리하여, 상기 요청에 대한 응답의 적어도 일부로서 제공할 수 있다.. 이를 위하여, 예를 들면, 클라우드 컴퓨팅, 분산 컴퓨팅, 또는 클라이언트-서버 컴퓨팅 기술이 이용될 수 있다.
도 2은 다양한 실시예에 따른 프로그램(140)을 예시하는 블록도(200)이다. 일실시예에 따르면, 프로그램(140)은 전자 장치(101)의 하나 이상의 리소스들을 제어하기 위한 운영 체제(142), 미들웨어(144), 또는 상기 운영 체제(142)에서 실행 가능한 어플리케이션(146)을 포함할 수 있다. 운영 체제(142)는, 예를 들면, AndroidTM, iOSTM, WindowsTM, SymbianTM, TizenTM, 또는 BadaTM를 포함할 수 있다. 프로그램(140) 중 적어도 일부 프로그램은, 예를 들면, 제조 시에 전자 장치(101)에 프리로드되거나, 또는 사용자에 의해 사용 시 외부 전자 장치(예: 전자 장치(102 또는 104), 또는 서버(108))로부터 다운로드되거나 갱신 될 수 있다.
운영 체제(142)는 전자 장치(101)의 하나 이상의 시스템 리소스들(예: 프로세스, 메모리, 또는 전원)의 관리(예: 할당 또는 회수)를 제어할 수 있다. 운영 체제(142)는, 추가적으로 또는 대체적으로, 전자 장치(101)의 다른 하드웨어 디바이스, 예를 들면, 입력 장치(150), 음향 출력 장치(155), 표시 장치(160), 오디오 모듈(170), 센서 모듈(176), 인터페이스(177), 햅틱 모듈(179), 카메라 모듈(180), 전력 관리 모듈(188), 배터리(189), 통신 모듈(190), 가입자 식별 모듈(196), 또는 안테나 모듈(197)을 구동하기 위한 하나 이상의 드라이버 프로그램들을 포함할 수 있다.
미들웨어(144)는 전자 장치(101)의 하나 이상의 리소스들로부터 제공되는 기능 또는 정보가 어플리케이션(146)에 의해 사용될 수 있도록 다양한 기능들을 어플리케이션(146)으로 제공할 수 있다. 미들웨어(144)는, 예를 들면, 어플리케이션 매니저(201), 윈도우 매니저(203), 멀티미디어 매니저(205), 리소스 매니저(207), 파워 매니저(209), 데이터베이스 매니저(211), 패키지 매니저(213), 커넥티비티 매니저(215), 노티피케이션 매니저(217), 로케이션 매니저(219), 그래픽 매니저(221), 시큐리티 매니저(223), 통화 매니저(225), 또는 음성 인식 매니저(227)를 포함할 수 있다.
어플리케이션 매니저(201)는, 예를 들면, 어플리케이션(146)의 생명 주기를 관리할 수 있다. 윈도우 매니저(203)는, 예를 들면, 화면에서 사용되는 하나 이상의 GUI 자원들을 관리할 수 있다. 멀티미디어 매니저(205)는, 예를 들면, 미디어 파일들의 재생에 필요한 하나 이상의 포맷들을 파악하고, 그 중 선택된 해당하는 포맷에 맞는 코덱을 이용하여 상기 미디어 파일들 중 해당하는 미디어 파일의 인코딩 또는 디코딩을 수행할 수 있다. 리소스 매니저(207)는, 예를 들면, 어플리케이션(146)의 소스 코드 또는 메모리(130)의 메모리의 공간을 관리할 수 있다. 파워 매니저(209)는, 예를 들면, 배터리(189)의 용량, 온도 또는 전원을 관리하고, 이 중 해당 정보를 이용하여 전자 장치(101)의 동작에 필요한 관련 정보를 결정 또는 제공할 수 있다. 일실시예에 따르면, 파워 매니저(209)는 전자 장치(101)의 바이오스(BIOS: basic input/output system)(미도시)와 연동할 수 있다.
데이터베이스 매니저(211)는, 예를 들면, 어플리케이션(146)에 의해 사용될 데이터베이스를 생성, 검색, 또는 변경할 수 있다. 패키지 매니저(213)는, 예를 들면, 패키지 파일의 형태로 배포되는 어플리케이션의 설치 또는 갱신을 관리할 수 있다. 커넥티비티 매니저(215)는, 예를 들면, 전자 장치(101)와 외부 전자 장치 간의 무선 연결 또는 직접 연결을 관리할 수 있다. 노티피케이션 매니저(217)는, 예를 들면, 지정된 이벤트(예: 착신 통화, 메시지, 또는 알람)의 발생을 사용자에게 알리기 위한 기능을 제공할 수 있다. 로케이션 매니저(219)는, 예를 들면, 전자 장치(101)의 위치 정보를 관리할 수 있다. 그래픽 매니저(221)는, 예를 들면, 사용자에게 제공될 하나 이상의 그래픽 효과들 또는 이와 관련된 사용자 인터페이스를 관리할 수 있다.
시큐리티 매니저(223)는, 예를 들면, 시스템 보안 또는 사용자 인증을 제공할 수 있다. 통화(telephony) 매니저(225)는, 예를 들면, 전자 장치(101)에 의해 제공되는 음성 통화 기능 또는 영상 통화 기능을 관리할 수 있다. 음성 인식 매니저(227)는, 예를 들면, 사용자의 음성 데이터를 서버(108)로 전송하고, 그 음성 데이터에 적어도 일부 기반하여 전자 장치(101)에서 수행될 기능에 대응하는 명령어(command), 또는 그 음성 데이터에 적어도 일부 기반하여 변환된 문자 데이터를 서버(108)로부터 수신할 수 있다. 일 실시예에 따르면, 미들웨어(244)는 동적으로 기존의 구성요소를 일부 삭제하거나 새로운 구성요소들을 추가할 수 있다. 일 실시예에 따르면, 미들웨어(144)의 적어도 일부는 운영 체제(142)의 일부로 포함되거나, 또는 운영 체제(142)와는 다른 별도의 소프트웨어로 구현될 수 있다.
어플리케이션(146)은, 예를 들면, 홈(251), 다이얼러(253), SMS/MMS(255), IM(instant message)(257), 브라우저(259), 카메라(261), 알람(263), 컨택트(265), 음성 인식(267), 이메일(269), 달력(271), 미디어 플레이어(273), 앨범(275), 와치(277), 헬스(279)(예: 운동량 또는 혈당과 같은 생체 정보를 측정), 또는 환경 정보(281)(예: 기압, 습도, 또는 온도 정보 측정) 어플리케이션을 포함할 수 있다. 일실시예에 따르면, 어플리케이션(146)은 전자 장치(101)와 외부 전자 장치 사이의 정보 교환을 지원할 수 있는 정보 교환 어플리케이션(미도시)을 더 포함할 수 있다. 정보 교환 어플리케이션은, 예를 들면, 외부 전자 장치로 지정된 정보 (예: 통화, 메시지, 또는 알람)를 전달하도록 설정된 노티피케이션 릴레이 어플리케이션, 또는 외부 전자 장치를 관리하도록 설정된 장치 관리 어플리케이션을 포함할 수 있다. 노티피케이션 릴레이 어플리케이션은, 예를 들면, 전자 장치(101)의 다른 어플리케이션(예: 이메일 어플리케이션(269))에서 발생된 지정된 이벤트(예: 메일 수신)에 대응하는 알림 정보를 외부 전자 장치로 전달할 수 있다. 추가적으로 또는 대체적으로, 노티피케이션 릴레이 어플리케이션은 외부 전자 장치로부터 알림 정보를 수신하여 전자 장치(101)의 사용자에게 제공할 수 있다.
장치 관리 어플리케이션은, 예를 들면, 전자 장치(101)와 통신하는 외부 전자 장치 또는 그 일부 구성 요소(예: 표시 장치(160) 또는 카메라 모듈(180))의 전원(예: 턴-온 또는 턴-오프) 또는 기능(예: 표시 장치(160) 또는 카메라 모듈(180)의 밝기, 해상도, 또는 포커스)을 제어할 수 있다. 장치 관리 어플리케이션은, 추가적으로 또는 대체적으로, 외부 전자 장치에서 동작하는 어플리케이션의 설치, 삭제, 또는 갱신을 지원할 수 있다.
도 3은 본 발명의 다양한 실시예에 따른 전자 장치의 블록도이다.
본 발명의 다양한 실시예에 따른 전자 장치(예: 도 1의 전자 장치(101))(300)는 디스플레이(예: 도 1의 표시 장치(160))(310), 프로세서(예: 도 1의 프로세서(120))(320) 및 메모리(예: 도 1의 메모리(130))(330)를 포함할 수 있다.
본 발명의 다양한 실시예에 따르면, 디스플레이(310)는 프로세서(320)가 설정한 프레임 레이트에 따라서 동작할 수 있다. 프레임 레이트는 디스플레이(310)가 프레임 1 개를 디스플레이하는 속도로 정의할 수 있다. 프레임 레이트는 초당 프레임 수를 의미하는 fps(frame per second)의 단위로 정의될 수 있다. 디스플레이(310)는 프로세서(320)가 생성한 복수의 프레임들을 설정된 프레임 레이트에 따라서 디스플레이할 수 있다. 예를 들면, 프로세서(320)가 디스플레이(310)의 프레임 레이트를 120fps로 설정한 경우, 디스플레이(310)는 1초에 120개의 프레임들을 디스플레이할 수 있다.
본 발명의 다양한 실시예에 따르면, 프로세서(320)가 디스플레이(310)의 프레임 레이트를 상대적으로 높게 설정한 경우, 프로세서(320)가 생성하는 복수의 프레임들에 포함된 하나의 프레임의 생성에 요구되는 시간은 상대적으로 감소할 수 있다. 예를 들면, 프로세서(320)가 디스플레이(310)의 프레임 레이트를 60fps로 설정한 경우, 프로세서(320)는 약 16.6ms안에 1 개의 프레임을 생성을 완료해야 할 수 있다. 다른 예를 들면, 프로세서(320)가 디스플레이(310)의 프레임 레이트를 120fps로 설정한 경우, 프로세서(320)는 약 8.3ms 안에 1 개의 프레임의 생성을 완료해야 할 수 있다. 앞선 두 예시를 참고하면, 프로세서(320)가 디스플레이(310)의 프레임 레이트를 높게 설정할수록, 하나의 프레임의 생성에 요구되는 시간이 상대적으로 감소함을 확인할 수 있다.
하나의 프레임의 생성에 요구되는 시간이 감소함으로써, 프로세서(320)가 하나의 프레임의 생성에 요구되는 시간 안에 프레임을 생성할 수 없는 상황의 발생 빈도가 증가할 수 있다. 프로세서(320)가 하나의 프레임의 생성에 할당된 최대 시간 안에 프레임을 생성할 수 없는 경우, 디스플레이(310) 상에서 디스플레이될 프레임이 정상적으로 디스플레이될 수 없는 상황이 발생할 수 있으며, 전자 장치(300)의 사용자는 화면이 끊기는 것으로 인식할 수 있어, 사용성 저하가 발생할 수 있다. 이하에서는, 전자 장치(300)가 하나의 프레임의 생성에 할당된 최대 시간 안에 프레임을 생성할 수 있도록 복수의 프레임을 생성하는 프로세서(330) 또는 프로세서(330) 상에 구현된 코어(예: 도 4의 제 1 코어(441), 제 2 코어(442) 및/또는 제 N 코어(443))들을 제어하는 실시예에 대해서 서술한다.
본 발명의 다양한 실시예에 따르면, 프로세서(320)는 디스플레이(310) 상에서 디스플레이될 복수의 프레임들 중 하나의 프레임(이하, 제 1 프레임)을 생성하는데 소요되는 제 1 시간을 측정할 수 있다. 프레임의 생성은 메모리(330) 상에 구현된 프레임워크의 어플리케이션 매니저(예: 도 2의 어플리케이션 매니저(201) 또는 프레임워크의 surfaceflinger에서 수행될 수 있다. 프레임의 생성 주체에 대해서는 도 4에서 후술한다. 프로세서(320)는 어플리케이션 매니저(201) 또는 surfaceflinger에서 수행하는 프레임 생성 시작 시점 및 프레임 생성 종료 시점에 대한 정보를 어플리케이션 매니저(201) 또는 surfaceflinger에서 수신하고, 제1 프레임을 생성하는데 실제로 소요되는 제 1 시간을 확인할 수 있다. 제 1 프레임의 생성에 소요되는 제 1 시간은 제 1 프레임에 포함된 정보의 또는 그래픽의 양에 따라서 달라질 수 있다. 예를 들면, 제 1 프레임에 포함된 정보가 많거나, 그래픽의 생성에 소요되는 시간이 증가하는 경우, 제 1 시간은 증가할 수 있다.
본 발명의 다양한 실시예에 따르면, 프로세서(320)는 디스플레이(310)의 프레임 레이트에 대응하는 제 2 시간을 확인할 수 있다. 프레임 레이트에 대응하는 제 2 시간은 제 1 프레임의 생성에 최대로 할당될 수 있는 시간을 의미할 수 있다. 예를 들면, 프로세서(320)가 디스플레이(310)의 프레임 레이트를 60fps로 설정한 경우, 제 2 시간은 1 개의 프레임의 생성의 최대 시간인 약 16.6ms일 수 있다. 다른 예를 들면, 프로세서(320)가 디스플레이(310)의 프레임 레이트를 120fps로 설정한 경우, 제 2 시간은 1 개의 프레임의 생성의 최대 시간인 약 8.3ms일 수 있다.
본 발명의 다양한 실시예에 따르면, 프로세서(320)는 어플리케이션 매니저(201) 또는 surfaceflinger가 프레임 생성에 이용하는 동기화 신호(Vsync) 의 주기에 기반하여 제 2 시간을 결정할 수 있다. 예를 들면, 프로세서(320)는 동기화 신호를 수신한 시간과 다음 동기화 신호를 수신한 시간의 차이를 확인하고, 차이 값을 제 2 시간으로 결정할 수 있다. 동기화 신호에 대해서는 도 6a 및 도 6b에서 후술한다.
본 발명의 다양한 실시예에 따르면, 프로세서(320)는 프레임워크 단에 구현된 디스플레이 매니저가 디스플레이(310)로부터 수신한 프레임 레이트 정보에 기반하여 제 2 시간을 확인할 수도 있다.
본 발명의 다양한 실시예에 따르면, 프로세서(320)는 제 1 시간 및 제 2 시간을 비교한 결과에 기반하여 제 1 시간을 감소시키기 위한 복수의 코어를 제어하는 동작의 수행 여부를 결정할 수 있다.
제 1 시간이 제 2 시간보다 큰 상황은 제 1 프레임을 생성하는데 소요되는 시간이 제 1 프레임을 생성하는데 할당될 수 있는 최대의 시간보다 큰 상황으로써, 디스플레이(310) 상에서 디스플레이될 프레임이 정상적으로 디스플레이될 수 없는 상황이 발생하는 것을 의미할 수 있다. 반대로, 제 1 시간이 제 2 시간보다 작은 상황은 제 1 프레임을 생성하는데 소요되는 시간이 제 1 프레임을 생성하는데 할당될 수 있는 최대의 시간보다 작은 상황으로써, 디스플레이(310) 상에서 디스플레이될 프레임이 정상적으로 디스플레이될 수 있는 상황임을 의미할 수 있다.
본 발명의 다양한 실시예에 따르면, 프로세서(320)는 제 1 시간이 제 2 시간보다 큼을 확인함에 대응하여, 제 1 시간을 감소시키기 위한 복수의 코어를 제어하는 동작을 수행하기로 결정할 수 있다. 프로세서(320)는 제 1 시간이 제 2 시간보다 작음을 확인함에 대응하여, 제 1 시간을 감소시키기 위한 복수의 코어를 제어하는 동작을 수행하지 않기로 결정할 수도 있다.
본 발명의 다양한 실시예에 따르면, 프로세서(320)는 제 1 시간을 감소시키기 위해서, 복수의 프레임의 생성과 관련된 쓰레드를 처리하는 코어(또는, 중앙 처리 장치)를 할당하거나, 할당된 코어의 동작 주파수를 변경하는 동작을 수행할 수 있다.
본 발명의 다양한 실시예에 따르면, 프로세서(320)는 제 1 시간을 감소시키기 위해서, 복수의 코어(또는, 중앙 처리 장치(central processing unit, CPU) 중 하나의 코어를 복수의 프레임의 생성과 관련된 쓰레드를 처리할 코어로 할당할 수 있다. 이를 위해서, 프로세서(320)는 프로세서(320) 상에 구현된 스케쥴러에 쓰레드의 로드(load)의 크기를 전송할 수 있다.
본 발명의 다양한 실시예에 따르면, 쓰레드의 로드(load)의 크기는 프로세서(320)에서 사용된 쓰레드의 사용량, 사용비중, 또는 사용률을 나타내는 값 일 수 있다.
본 발명의 다양한 실시예에 따르면, 스케쥴러(미도시)는 복수의 프레임의 생성과 관련된 쓰레드를 처리할 코어를 결정함에 있어서, 복수의 프레임의 생성과 관련된 쓰레드의 로드의 크기를 계산할 수 있다. 스케쥴러는 복수의 프레임의 생성과 관련된 쓰레드의 로드의 크기와 프레임 생성과 상이한 다른 작업과 관련된 쓰레드의 로드의 크기의 합에 기반하여 복수의 프레임의 생성과 관련된 쓰레드를 처리할 코어를 결정할 수 있다. 스케쥴러는 운영 체제(예: 도 2의 운영 체제(142))의 커널 상에 구현될 수 있으며, 제 1 시간 및 제 2 시간은 커널의 상부 계층인 프레임워크(예: 도 2의 미들웨어(144)) 단에서 확인될 수 있어, 프레임워크에서 커널로 제 1 시간 및 제 2 시간에 대한 정보를 전송하기 어려울 수 있다. 이 경우, 스케쥴러가 계산하는 프레임의 생성과 관련된 쓰레드의 로드의 양은 제 1 시간을 감소시킬 수 있는 코어로 할당하거나, 코어의 동작 주파수를 제어하는데 있어 부정확한 정보일 수 있다.
본 발명의 다양한 실시예에 따르면, 프로세서(320)는 프레임워크 단(예: 어플리케이션 매니저(201) 또는 surfaceflinger)에서 계산된 제 1 시간 및 제 2 시간에 대한 정보를 커널 단에 구현된 로드 계산 유닛에 전송할 수 있다. 로드 계산 유닛은 제 1 시간 및 제 2 시간에 대한 비율에 기반하여 쓰레드의 로드의 크기의 보정된 값을 결정할 수 있다. 쓰레드의 로드의 크기의 보정된 값은 제 1 시간이 제 2 시간보다 작도록 로드의 크기를 보정(또는, 증가)한 값을 의미할 수 있다. 제 1 시간 및 제 2 시간과 관련된 정보가 프레임워크에서 커널로 전송되는 실시예는 도 4에서 후술한다.
본 발명의 다양한 실시예에 따르면, 프로세서(320)는 프레임 생성과 관련된 쓰레드의 평균 로드의 크기에 제 1 시간 및 제 2 시간의 비율(제 1 시간/제 2 시간)을 곱한 값을 쓰레드의 로드의 보정된 크기로 결정할 수 있다. 프레임 생성과 관련된 쓰레드의 평균 로드의 크기는 제 1 프레임의 생성과 관련된 쓰레드의 평균 로드의 크기일 수 있으며, 또는, 제 1 프레임을 포함하는 이전 프레임들의 생성과 관련된 쓰레드의 평균 로드의 크기일 수도 있다.
본 발명의 다양한 실시예에 따르면, 프로세서(320)는 쓰레드의 로드의 크기를 보정하고, 보정된 로드의 크기를 이용하여 코어의 할당을 수행할 수 있다. 보정된 로드의 크기가 스케쥴러가 계산한 로드의 크기보다 큰 경우, 전자 장치(300)는 스케쥴러가 계산한 쓰레드의 로드에 기반하여 결정된 코어보다 높은 성능을 갖는 코어를 이용한 쓰레드 처리를 수행할 수 있으며, 하나의 프레임을 생성하는데 할당될 수 있는 최대의 시간(제 2 시간)보다 작은 시간 동안 프레임 생성을 완료할 수 있다.
본 발명의 다양한 실시예에 따르면, 프로세서(320)는 쓰레드의 로드의 크기를 보정하고, 보정된 로드의 크기를 이용하여 할당된 코어의 동작 주파수를 제어(또는, 변경)할 수 있다. 프로세서(320)는 보정된 로드의 크기를 동작 주파수를 제어하는 가버너(governer)로 전송할 수 있다. 가버너는 스케쥴러가 계산한 쓰레드의 로드에 기반하여 결정된 동작 주파수보다 더 높은 동작 주파수로 코어를 동작시킬 수 있으며, 하나의 프레임을 생성하는데 할당될 수 있는 최대의 시간(제 2 시간)보다 작은 시간 동안 프레임 생성을 완료할 수 있다.
본 발명의 다양한 실시예에 따르면, 프로세서(320)는 보정된 로드의 크기(이하, 제 1 로드 크기로 정의한다)와 스케쥴러가 계산한 로드의 크기(이하, 제 2 로드 크기로 정의한다)를 확인할 수 있다. 프로세서(320)는 제 1 로드 크기와 제 2 로드 크기를 비교하고, 더 큰 로드 크기를 복수의 프레임의 생성과 관련된 쓰레드를 처리하는데 사용할 수 있다. 일 실시예에 따르면, 스케쥴러는 로드 계산 유닛이 전송한 제 1 로드 크기를 확인하고, 제 1 로드 크기 및 제 2 로드 크기 중 큰 값을 이용하여 쓰레드를 처리할 코어를 결정(또는, 변경)할 수 있다. 가버너는 스케쥴러가 이용한 로드 크기를 이용하여 쓰레드를 처리할 코어의 동작 주파수를 제어(또는, 변경)할 수 있다.
본 발명의 다양한 실시예에 따르면, 프로세서(320)는 앞서 기재된 동작들인 제 1 시간을 감소시키기 위한 코어의 제어 동작을 수행할지 여부를 결정함에 있어서, 복수의 프레임들에 대응하는 어플리케이션의 특성에 기반한 결정을 수행할 수 있다. 일 실시예에 따르면, 프로세서(320)는 복수의 프레임들의 생성을 요청한 어플리케이션이 포어-그라운드(foreground) 어플리케이션인지 또는 백-그라운드(background) 어플리케이션인지 여부를 확인할 수 있다. 프로세서(320)는 어플리케이션이 포어 그라운드 어플리케이션임을 확인함에 대응하여, 제 1 시간을 감소시키기 위한 코어의 제어 동작을 수행할 것으로 결정할 수 있다. 프로세서(320)는 어플리케이션이 백 그라운드 어플리케이션임을 확인함에 대응하여, 제 1 시간을 감소시키기 위한 코어의 제어 동작을 수행하지 않을 것으로 결정할 수 있다.
본 발명의 다양한 실시예에 따르면, 포어 그라운드(foreground) 어플리케이션은 디스플레이에 표시되는 작업을 수행하는 어플리케이션일 수 있다. 예를 들어, 포어 그라운드(foreground) 어플리케이션은 디스플레이에 표시되는 작업을 수행하고, 사용자의 입력(또는, 사용자의 인터랙션)을 수신할 수 있는 어플리케이션을 의미할 수 있다.
본 발명의 다양한 실시예에 따르면, 백 그라운드(foreground) 어플리케이션은 디스플레이에 표시되지 않는 작업을 수행하는 어플리케이션일 수 있다. 예를 들어, 백 그라운드(foreground) 어플리케이션은 디스플레이에 표시되지 않는 작업을 수행하고, 사용자의 입력(또는, 사용자의 인터랙션)을 수신하지 않을 수 있는 어플리케이션 일 수 있다.
본 발명의 다양한 실시예에 따르면, 복수의 프레임들 중 적어도 하나 이상의 프레임은 서로 다른 프레임 레이트를 갖는 두 개 이상의 서브 프레임들을 가지는 프레임일 수 있다. 예를 들면, 영상 재생 어플리케이션에 대응하는 프레임은 영상이 디스플레이되는 영역 및 영상과 관련된 정보가 디스플레이되는 영역을 모두 포함할 수 있고, 영상이 디스플레이되는 영역의 프레임 레이트와, 영상에 대한 정보가 디스플레이되는 영역의 프레임 레이트가 서로 상이할 수 있다. 이 경우, 프로세서(320)는 복수의 서브 프레임들 각각에 대해서 제 1 시간을 감소시키기 위한 코어를 제어하는 동작의 수행 여부를 결정할 수 있다.
앞서 기재된 실시예들은 제 1 프레임 이후의 복수의 프레임들의 생성과 관련된 실시예일 수 있다. 본 발명의 다양한 실시에에 따르면, 제 1 프레임의 생성에 있어서도 상기에 기재된 동작들을 수행할 수 있다.
본 발명의 다양한 실시예에 따르면, 프로세서(320)는 제 1 프레임을 생성하는 동작을 수행하는 동안, 미리 설정된 시간마다 제 1 프레임의 생성의 진행 정도를 확인하고, 제 1 프레임의 생성의 진행 정도에 기반하여 제 1 시간을 감소시키기 위한 상기 복수의 코어를 제어하는 동작의 수행 여부를 결정할 수 있다. 제 1 프레임의 생성의 진행된 정도는 제 1 프레임의 생성에 소요되는 제 1 시간이 제 2 시간 이상(또는, 초과)하는지 여부를 결정하는데 이용될 수 있다. 제 1 프레임의 생성과 관련한 실시예는 도 5에서 후술한다.
도 4은 본 발명의 다양한 실시예에 따른 전자 장치의 소프트웨어적 계층을 도시한 도면이다.
본 발명의 다양한 실시예에 따른 전자 장치(예: 도 3의 전자 장치(300))의 프로그램(140)(예: 도 1의 프로그램(140)) 및 프로세서(320)는 어플리케이션 계층(410), 프레임워크 계층(420), 커널 계층(430) 및 하드웨어 계층(440)으로 구현될 수 있다.
본 발명의 다양한 실시예에 따르면, 어플리케이션 계층(410)은 전자 장치(300)의 메모리(예: 도 3의 메모리(330)) 상에 설치된 다양한 어플리케이션(411)(예: 도 1의 어플리케이션(146))을 포함할 수 있다. 도 4에 도시된 어플리케이션(411)은 포어그라운드 어플리케이션일 수 있으며, 어플리케이션(411)은 어플리케이션(411)의 기능의 실행에 대응하여, 복수의 프레임들을 생성하도록 프레임워크 계층(420)에 요청할 수 있다.
본 발명의 다양한 실시예에 따르면, 프레임워크 계층(420)은 어플리케이션(411)의 요청에 대응하여, 어플리케이션(411)의 요청에 대응한 처리를 수행하는 구성 요소들이 구현된 계층으로, 프레임워크 계층(420)의 이하에 구현된 하드웨어 계층(440)에 포함된 구성 요소들이 제공하는 자원을 이용하여 처리를 수행할 수 있다. 프레임워크 계층(420)은 어플리케이션 매니저(예: 도 2의 어플리케이션 매니저(201))(421), surfaceflinger(422) 및 디스플레이 매니저(423) 및 시스템 서버(424)를 포함할 수 있다.
본 발명의 다양한 실시예에 따르면, 어플리케이션 매니저(421)는 어플리케이션(411)의 요청에 대응하여 복수의 프레임을 생성하는 동작을 수행할 수 있다. 어플리케이션 매니저(421)는 메모리(130)에 저장된 어플리케이션(411)과 관련된 데이터를 이용하여 복수의 프레임을 생성할 수 있다. 어플리케이션 매니저(421)는 소프트웨어적 구현된 사용자 인더페이스 렌더러(GUI) 또는 하드웨어적으로 구현된 사용자 인터페이스 렌더러(HWUI)를 이용하여 복수의 프레임을 생성할 수 있다. 어플리케이션 매너저(421)는 복수의 프레임의 생성과 관련된 쓰레드를 수신하고, 수신한 쓰레드의 식별 정보(thread identification, TID)를 저장할 수 있다.
본 발명의 다양한 실시예에 따르면, 어플리케이션 매니저(421)는 복수의 프레임을 생성하는 것과 관련된 쓰레드를 그룹핑하여 관리할 수 있다. 일 실시예에 따르면, 어플리케이션 매니저(421)는 동일한 어플리케이션에서 생성 요청하는 프레임들 각각과 관련된 쓰레드를 동일한 그룹으로 그룹핑하여 관리할 수 있다. 어플리케이션 매니저(421)는 쓰레드들의 식별자 및 제 1 프레임을 생성하는데 소요되는 제 1 시간에 대한 정보를 관리할 수 있다.
본 발명의 다양한 실시예에 따르면, surfaceflinger(422)는 시스템 UI 쓰레드를 이용하여 생성한 프레임 레이어와 어플리케이션 매니저(421)가 생성한 프레임 레이어를 합성하는 방식으로 디스플레이(예: 도 3의 디스플레이(310)) 상에 디스플레이될 복수의 프레임들을 생성할 수 있다.
본 발명의 다양한 실시예에 따르면, 디스플레이 매니저(423)는 디스플레이(310)와 동작적으로 연결되어, 디스플레이(310)의 상태 정보(예: 디스플레이(310)의 주사율)을 디스플레이(310)로부터 수신할 수 있다.
본 발명의 다양한 실시예에 따르면, 시스템 서버(424)는 프레임워크 계층(420)과 커널 계층(430) 사이에서 데이터 교환을 수행할 수 있다.
본 발명의 다양한 실시예에 따르면, 시스템 서버(424)는 어플리케이션 매니저(421)로부터 쓰레드 식별자 및 제 1 시간 정보를 수신할 수 있다. 시스템 서버(424)는 어플리케이션 매니저(421) 또는 디스플레이 매니저(423)로부터 제 2 시간 정보를 수신할 수 있다. 시스템 서버(424)는 쓰레드 식별자, 제 1 시간 정보 및/또는 제 2 시간 정보를 커널 계층(430)의 로드 계산 유닛(431)으로 전송할 수 있다.
본 발명의 다양한 실시예에 따르면, 시스템 서버(424)는 쓰레드 식별자에 대응하는 어플리케이션이 포어-그라운드(foreground) 어플리케이션인지 또는 백-그라운드(background) 어플리케이션인지 여부를 확인할 수 있다.
본 발명의 다양한 실시예에 따르면, 포어 그라운드(foreground) 어플리케이션은 디스플레이에 표시되는 작업을 수행하는 어플리케이션일 수 있다. 예를 들어, 포어 그라운드(foreground) 어플리케이션은 디스플레이에 표시되는 작업을 수행하고, 사용자의 입력(또는, 사용자의 인터랙션)을 수신할 수 있는 어플리케이션을 의미할 수 있다.
본 발명의 다양한 실시예에 따르면, 백 그라운드(foreground) 어플리케이션은 디스플레이에 표시되지 않는 작업을 수행하는 어플리케이션일 수 있다. 예를 들어, 백 그라운드(foreground) 어플리케이션은 디스플레이에 표시되지 않는 작업을 수행하고, 사용자의 입력(또는, 사용자의 인터랙션)을 수신하지 않을 수 있는 어플리케이션 일 수 있다.
본 발명의 다양한 실시예에 따르면, 시스템 서버(424)는 어플리케이션이 포어 그라운드 어플리케이션임을 확인함에 대응하여, 로드 계산 유닛(431)으로 로드 계산을 요청하는 신호를 전송할 수 있다. 시스템 서버(424)는 어플리케이션이 백 그라운드 어플리케이션임을 확인함에 대응하여, 로드 계산 유닛(431)으로 로드 계산을 요청하는 신호를 전송하지 않을 수 있다.
본 발명의 다양한 실시예에 따르면, 커널 계층(430)은 프레임워크 계층(420)과 하드웨어 계층(440) 사이에 존재하는 계층으로, 프레임워크 계층(420)에서 처리 요청한 쓰레드를 하드웨어 계층(440)에 할당하고, 하드웨어 계층(440)에 포함되는 구성 요소들을 제어하는 구성 요소들을 포함할 수 있다. 커널 계층(430)은 로드 계산 유닛(431), 스케쥴러(432) 및/또는 가버너(433)를 포함할 수 있다.
본 발명의 다양한 실시예에 따르면, 로드 계산 유닛(431)은 쓰레드 식별자, 제 1 시간 정보 및 제 2 시간 정보를 시스템 서버(424)를 통해 수신할 수 있다. 로드 계산 유닛(431)은 시스템 서버(424)가 전송하는 로드 계산을 요청하는 신호를 수신함에 대응하여, 제 1 시간 및 제 2 시간을 비교할 수 있다. 로드 계산 유닛(431)은 제 1 시간과 제 2 시간을 비교하고, 제 1 시간이 제 2 시간 이상(또는, 초과)임을 확인함에 대응하여, 제 1 시간을 감소시키기 위한 복수의 코어를 제어하는 동작을 수행하기로 결정할 수 있다.
본 발명의 다양한 실시예에 따르면, 로드 계산 유닛(431)은 제 1 시간을 감소시키기 위한 복수의 코어를 제어하는 동작의 일부로써, 복수의 프레임들(예: 제 1 프레임 및 제 1 프레임과는 다른 프레임으로써, 제 1 프레임보다 먼저 생성된 프레임일 수 있다)의 생성과 관련된 쓰레드의 로드의 크기를 계산할 수 있다. 로드 계산 유닛(431)은 제 1 시간 및 제 2 시간에 대한 비율에 기반하여 쓰레드의 로드의 크기의 보정된 값을 결정할 수 있다. 쓰레드의 로드의 크기의 보정된 값은 제 1 시간이 제 2 시간보다 작도록 로드를 보정(또는, 증가)한 값을 의미할 수 있다.
본 발명의 다양한 실시예에 따르면, 로드 계산 유닛(431)은 프레임 생성과 관련된 쓰레드의 평균 로드 크기에 제 1 시간 및 제 2 시간의 비율(제 1 시간/제 2 시간)을 곱한 값을 쓰레드의 로드의 크기의 보정 값으로 결정할 수 있다. 프레임 생성과 관련된 쓰레드의 로드의 크기의 평균 값은 제 1 프레임의 생성과 관련된 쓰레드의 로드의 크기의 평균 값일 수 있으며, 또는, 제 1 프레임을 포함하는 이전 프레임들의 생성과 관련된 쓰레드의 로드의 크기의 평균 값일 수도 있다.
본 발명의 다양한 실시예에 따르면, 로드 계산 유닛(431)은 쓰레드의 로드의 크기의 보정 값을 결정함에 있어, 생성된 프레임이 디스플레이(310)로 전송되는데 소요되는 시간 및/또는 생성된 프레임이 디스플레이(310)의 디스플레이 드라이버 집적 회로에서 처리되는 시간을 고려한 마진(margin)을 추가적으로 고려할 수 있다. 일 실시예에 따르면, 로드 계산 유닛(431)은 제 2 시간에서 마진의 차이 값과 제 1 시간의 비율((제 1 시간)/(제 2 시간-마진))을 프레임 생성과 관련된 쓰레드의 평균 로드의 크기 값에 곱한 값을 쓰레드의 로드의 크기의 보정 값으로 결정할 수도 있다. 로드 계산 유닛(431)은 계산된 로드의 크기의 보정 값을 스케쥴러(432)로 전송할 수 있다.
본 발명의 다양한 실시예에 따르면, 스케쥴러(432)는 프레임 생성과 관련된 쓰레드의 로드의 크기 및/또는 다른 작업과 관련된 쓰레드의 로드의 크기에 기반하여 프레임 생성과 관련된 쓰레드를 처리할 코어(441, 442, 443)를 할당하는 동작을 수행할 수 있다. 스케쥴러(432)는 보정된 로드의 크기(이하, 제 1 로드 크기로 정의한다)와 스케쥴러(432)가 계산한 로드의 크기(이하, 제 2 로드 크기로 정의한다)를 확인할 수 있다. 스케쥴러(432)는 제 1 로드 크기와 제 2 로드 크기를 비교하고, 더 큰 로드 크기를 복수의 프레임의 생성과 관련된 쓰레드를 처리하는데 사용할 수 있다. 일 실시예에 따르면, 스케쥴러(432)는 로드 계산 유닛이 전송한 제 1 로드 크기를 확인하고, 제 1 로드 크기 및 제 2 로드 크기 중 큰 값을 이용하여 쓰레드를 처리할 코어를 결정(또는, 변경)할 수 있다.
본 발명의 다양한 실시예에 따르면, 가버너(433)는 프레임 생성과 관련된 쓰레드의 로드의 크기 및/또는 다른 작업과 관련된 쓰레드의 로드의 크기에 기반하여 스케쥴러(432)가 할당한 코어의 동작 주파수를 결정(또는, 변경)할 수 있다. 가버너(433)는 스케쥴러(432)가 이용한 로드 크기(제 1 로드 크기 또는 제 2 로드 크기 중 큰 값)을 이용하여 쓰레드를 처리할 코어의 동작 주파수를 제어(또는, 변경)할 수 있다.
본 발명의 다양한 실시예에 따르면, 하드웨어 계층(440)은 프로세서(330) 상에 구현되는 계층으로, 하드웨어 계층(440)은 커널 계층(430)이 전송한 쓰레드를 처리하는 하드웨어 구성 요소들을 포함할 수 있다. 일 실시예에 따르면, 하드웨어 계층(440)은 제 1 코어(441), 제 2 코어(442) 및/또는 제 N 코어(443)를 포함할 수 있다. 스케쥴러(432)는 제 1 코어(441), 제 2 코어(442) 및/또는 제 N 코어(443) 중 프레임 생성과 관련된 쓰레드를 처리할 코어를 할당(또는, 변경)할 수 있으며, 제 1 코어(441), 제 2 코어(442) 및/또는 제 N 코어(443)는 가버너(433)가 결정한 동작 주파수에 따라서 동작하면서 프레임 생성과 관련된 쓰레드를 처리할 수 있다.
도 5는 본 발명의 다양한 실시예에 따른 전자 장치에서, 첫번째로 디스플레이될 프레임을 생성하면서, 코어의 동작을 제어하는 실시예를 도시한 도면이다.
본 발명의 다양한 실시예에 따르면, 전자 장치(예: 도 3의 전자 장치(300))는 제 1 프레임을 생성하는 동작을 수행하는 동안, 미리 설정된 시간마다 제 1 프레임의 생성의 진행 정도를 확인하고, 제 1 프레임의 생성의 진행 정도에 기반하여 제 1 시간을 감소시키기 위한 상기 복수의 코어를 제어하는 동작의 수행 여부를 결정할 수 있다.
도 5는 제 1 프레임의 생성의 진행 단계를 도시한 도면으로, 도 5를 참조하면, 제 1 프레임의 생성 과정은 크게 설정 단계(510), 데큐(dequeue) 단계(520), 드로잉 단계(530) 및 큐(queue) 단계(540)를 포함할 수 있다.
본 발명의 다양한 실시예에 따르면, 어플리케이션 매니저(예: 도 4의 어플리케이션 매니저(421))는, 설정 단계(510) 상에서, 메모리(예: 도 3의 메모리(330)) 상에 저장된 제 1 프레임을 생성하는데 필요한 정보(예: 제 1 프레임을 생성하는데 이용하는 코드)를 로딩할 수 있다.
본 발명의 다양한 실시예에 따르면, 어플리케이션 매니저(421)는, 데큐 단계(520) 상에서, 제 1 프레임을 생성하는데 필요한 데이터를 일시적으로 저장하기 위한 버퍼를 surfaceflinger(예: 도 4의 surfaceflinger(422))로부터 요청할 수 있다.
본 발명의 다양한 실시예에 따르면, 어플리케이션 매니저(421)는, 드로잉 단계(530) 상에서 제 1 프레임을 생성하는데 필요한 정보에 기반하여 제 1 프레임을 생성할 수 있다.
본 발명의 다양한 실시예에 따르면, 어플리케이션 매니저(421)는, 큐 단계(540) 상에서, 생성된 제 1 프레임과 관련된 데이터를 버퍼에 저장할 수 있다.
본 발명의 다양한 실시예에 따르면, 전자 장치(300)는 제 1 프레임의 생성의 진행된 정도에 기반하여 제 1 프레임의 생성에 소요되는 제 1 시간(570)이 제 2 시간(580) 이상(또는, 초과)하는지 여부를 예측할 수 있다.
본 발명의 다양한 실시예에 따르면, 전자 장치(300)는 미리 설정된 시간(581, 583, 585)마다 진입 중인 단계를 매핑한 데이터를 메모리(330) 상에 저장할 수 있다. 예를 들면, 전자 장치(300)는 미리 설정된 제 1 시간(581) 및 데큐 단계(520)에 있어야 함을 지시하는 데이터, 미리 설정된 제 2 시간(583) 및 드로잉 단계(530)에 있어야 함을 지시하는 데이터 및/또는 미리 설정된 제 3 시간(585) 및 큐 단계(540) 단계에 있어야 함을 지시하는 데이터를 메모리(130) 상에 저장할 수 있다.
본 발명의 다양한 실시예에 따르면, 전자 장치(300)는 미리 설정된 시간(581, 583, 585) 마다 진행 중인 단계를 확인하고, 진행 중인 단계와 매핑된 단계의 일치 여부를 확인할 수 있다. 전자 장치(300)는 진행 중인 단계가 매핑된 단계보다 선행되는 단계임을 확인함에 대응하여, 도 3 및 도 4에 기재된 제 1 시간을 감소시키기 위한 코어를 제어하는 동작을 수행할 것으로 결정할 수 있다.
본 발명의 다양한 실시예에 따르면, 전자 장치(300)는 코어의 구동 주파수를 상대적으로 높게 설정(또는, 변경)하거나, 드로잉과 관련된 쓰레드를 처리할 코어를 상대적으로 높은 성능을 발휘할 코어로 할당(또는, 변경)함으로써, 제 1 프레임의 생성에 소비되는 제 1 시간을 제 2 시간보다 작도록 구현할 수 있다.
도 6a 및 도 6b는 본 발명의 다양한 실시예에 따른 전자 장치에서, 제 1 시간 및 제 2 시간에 기반한 구동 주파수 조절을 수행한 결과 생성되는 프레임의 생성 시간과, 비교 예를 도시한 도면이다.
도 6a는 본 발명의 비교예에 따른 제 1 시간을 감소시키기 위한 코어를 제어하는 동작을 수행하지 않은 전자 장치가 제 1 프레임 및 제 1 프레임의 후속 프레임인 제 2 프레임을 생성하는 도면이다.
도 6a를 참조하면, 비교예에 따른 전자 장치는 제 1 동기화 신호(611)의 생성에 대응하여 제 1 프레임(621)을 생성할 수 있다. 제 1 프레임(621)은 제 1 프레임(621)의 생성에 소요되는 제 1 시간이 제 1 프레임(621)의 생성에 할당된 최대 시간(제 1 동기화 신호(611) 및 제 2 동기화 신호(612) 사이의 시간 또는 제 2 동기화 신호(612) 및 제 3 동기화 신호(613) 사이의 시간)인 제 2 시간 이상(또는, 초과)인 프레임일 수 있다.
비교예에 따르면, 전자 장치는 제 1 시간의 감소를 위한 별도의 코어에 대한 제어(코어의 동작 주파수 증가 또는 상대적으로 성능이 좋은 코어로 프레임 생성과 관련된 쓰레드를 할당)를 수행하지 않을 수 있다. 도 6a를 참조하면, 전자 장치는 기존의 동작 주파수(예: 1 GHz)를 그대로 유지한 상태에서 제 1 프레임(621)을 생성하는 동작과 관련된 쓰레드들(631, 632) 및 제 2 프레임(622)을 생성하는 동작과 관련된 쓰레드들(633, 634)을 처리할 수 있다.
제 1 프레임의 생성에 소요되는 제 1 시간이 제 1 프레임(621)의 생성에 할당된 최대 시간(제 1 동기화 신호(611) 및 제 2 동기화 신호(612) 사이의 시간 또는 제 2 동기화 신호(612) 및 제 3 동기화 신호(613) 사이의 시간)인 제 2 시간 이상(또는, 초과)인 경우, 제 1 프레임(621)의 생성 완료 시간은 제 2 동기화 신호(612)의 생성 이후일 수 있다. 도 6a를 참조하면, 제 2 동기화 신호(612)의 발생 이전에 생성이 완료되어야 할 제 1 프레임(621)은 제 2 동기화 신호(612)의 발생 후 생성이 완료됨을 확인할 수 있다. 제 1 프레임(621)의 생성에 소요되는 시간으로 인해 제 2 프레임(622)의 생성의 시작 시간이 늦어질 수 있으며, 제 3 동기화 신호(613)의 발생 이전에 생성이 완료되어야 할 제 2 프레임(622)은 제 3 동기화 신호(613)의 발생 후 생성이 완료됨을 확인할 수 있다.
이러한 상황은 전자 장치가 하나의 프레임의 생성에 할당된 최대 시간 안에 제 1 프레임(621)을 생성할 수 없는 경우이며, 디스플레이 상에서 디스플레이될 프레임이 정상적으로 디스플레이될 수 없는 상황이 발생할 수 있다. 전자 장치의 사용자는 화면이 끊기는 것으로 인식할 수 있어, 사용성 저하가 발생할 수 있다.
도 6b는 본 발명의 다양한 실시예에 따른 제 1 시간을 감소시키기 위한 코어를 제어하는 동작을 수행하는 전자 장치가 제 1 프레임 및 제 1 프레임의 후속 프레임인 제 2 프레임을 생성하는 도면이다.
도 6b를 참조하면, 본 발명의 다양한 실시예에 따른 전자 장치(예: 도 3의 전자 장치(300))는 제 1 동기화 신호(611)의 생성에 대응하여 제 1 프레임(621)을 생성할 수 있다. 제 1 프레임(621)은 제 1 프레임(621)의 생성에 소요되는 제 1 시간이 제 1 프레임(621)의 생성에 할당된 최대 시간(제 1 동기화 신호(611) 및 제 2 동기화 신호(612) 사이의 시간)인 제 2 시간 이상(또는, 초과)인 프레임일 수 있다.
도 6b를 참조하면, 전자 장치(300)는 동작 주파수의 변경 이전에는, 특정 동작 주파수(예: 1GHz)로 코어를 동작하도록 제어하면서, 제 1 프레임(621)을 생성하는 동작과 관련된 쓰레드들(651, 652)을 처리할 수 있다. 제 2 동기화 신호(612)의 발생 이전에 생성이 완료되어야 할 제 1 프레임(621)은 제 2 동기화 신호(612)의 발생 후 생성이 완료됨을 확인할 수 있다
본 발명의 다양한 실시예에 따르면, 전자 장치(300)는 제 1 시간이 제 2 시간 이상(또는, 초과)임을 확인함에 대응하여, 제 1 시간을 감소시키기 위한 복수의 코어를 제어하는 동작을 수행하기로 결정할 수 있다.
본 발명의 다양한 실시예에 따르면, 전자 장치(300)는 제 1 시간을 감소시키기 위해서, 복수의 프레임의 생성과 관련된 쓰레드를 처리하는 코어(또는, 중앙 처리 장치)를 할당하거나, 할당된 코어의 동작 주파수를 변경하는 동작을 수행할 수 있다.
본 발명의 다양한 실시예에 따르면, 전자 장치(300)는 복수의 프레임들의 생성과 관련된 쓰레드의 로드의 크기를 보정하고, 로드의 크기의 보정 값에 기반하여 동작 주파수 변경을 수행할 수 있다. 쓰레드의 로드의 크기의 보정된 값은 제 1 시간이 제 2 시간보다 작도록 로드의 크기를 보정(또는, 증가)한 값을 의미할 수 있다.
도 6b의 661을 참조하면, 전자 장치(300)는 기존의 동작 주파수(예: 1 GHz)보다 상대적으로 높은 동작 주파수(예: 1.2GHz)로 코어를 동작하도록 제어할 수 있다. 전자 장치(300)는 상대적으로 높은 동작 주파수 상에서, 제 2 프레임(622)을 생성하는 동작과 관련된 쓰레드들(653, 654)을 처리할 수 있다.
본 발명의 다양한 실시예에 따르면, 제 2 프레임(622)는 상대적으로 높은 동작 주파수 상에서 생성될 수 있어, 제 2 프레임(622)의 생성에 소요되는 시간(제 1 시간)이 감소할 수 있다. 도 6b를 참조하면, 제 2 프레임(622)은 제 1 프레임(621)이 제 2 동기화 신호(612)의 발생 이후에 생성이 완료되어, 제 2 프레임(622)의 생성의 시작 시작이 늦어질 수 있으나, 프레임 생성과 관련된 쓰레드의 로드 크기의 보정에 기반한 동작 주파수의 변경으로 인해 제 3 동기화 신호(613)의 발생 이전 생성이 완료됨을 확인할 수 있다.
본 발명의 다양한 실시예에 따른 전자 장치는 메모리; 디스플레이; 및 제 1 프레임 및 제 2 프레임을 포함하는 복수의 프레임들을 생성하는 복수의 코어들을 포함하는 프로세서를 포함하고, 상기 프로세서는 상기 디스플레이 상에서 디스플레이될 상기 제 1 프레임을 생성하는데 소요되는 제 1 시간 및 상기 디스플레이의 프레임 레이트(frame rate)에 대응하는 제 2 시간을 확인하고, 상기 제 1 시간 및 상기 제 2 시간을 비교한 결과에 기반하여 상기 제 2프레임의 생성 시간을 감소시키기 위한 상기 복수의 코어를 제어하는 동작의 수행 여부를 결정하고, 상기 코어를 제어하는 동작을 수행하기로 결정함에 대응하여, 제 2 프레임의 생성과 관련된 쓰레드를 처리하기 위한 로드(load)의 크기를 상기 제1 시간 및 상기 제 2 시간의 비율에 기반하여 결정하고, 상기 결정된 로드의 크기에 기반하여 상기 복수의 코어들 중 적어도 하나의 코어를 상기 쓰레드를 처리할 코어로 할당하고, 상기 결정된 로드의 크기에 기반하여 상기 코어의 동작 주파수를 결정하고, 상기 결정된 동작 주파수에 따라서 상기 제 2 프레임을 생성하도록 상기 코어를 제어하도록 설정될 수 있다.
본 발명의 다양한 실시예에 따른 전자 장치에서, 상기 프로세서는 상기 제 1 프레임보다 먼저 생성된 다른 프레임 생성과 관련된 쓰레드의 로드의 크기, 상기 제 1 시간 및 상기 제 2 시간의 비율에 기반하여 상기 제 2 프레임을 생성하기 위한 쓰레드를 처리하기 위한 로드의 제 1 크기를 결정하고, 상기 메모리 상에 구현된 스케쥴러가 계산한 상기 제 2 프레임을 생성하기 위한 쓰레드를 처리하기 위한 로드의 제 2 크기를 확인하고, 상기 제 1 크기 및 상기 제 2 크기 중 큰 크기를 상기 제 2 프레임을 생성하기 위한 쓰레드를 처리하기 위한 로드의 크기로 결정하도록 설정될 수 있다.
본 발명의 다양한 실시예에 따른 전자 장치는 상기 전자 장치는 상기 복수의 프레임들을 생성하는 프레임워크; 상기 복수의 프레임들을 생성하기 위한 자원을 할당하는 커널을 포함하고, 상기 프레임워크는 상기 제 1 시간 및 상기 제2 시간을 상기 커널로 전송하고, 상기 커널은 상기 제 1 시간 및 상기 제 2 시간의 비교 결과에 기반하여 상기 제 2 프레임을 생성하기 위한 상기 제 1 크기를 결정하는 로드 계산 유닛; 상기 결정된 크기에 기반하여 코어의 동작 주파수를 결정하는 가버너를 포함할 수 있다.
본 발명의 다양한 실시예에 따른 전자 장치에서, 상기 스케쥴러는 상기 제 1 크기 및 상기 제 2 크기 중 큰 크기를 상기 제 2 프레임에 대응하는 쓰레드를 처리하기 위한 상기 결정된 로드 값으로 결정하고, 상기 결정된 로드 값에 기반하여 상기 제 2 프레임을 생성하기 위한 쓰레드를 처리할 코어를 결정하도록 설정될 수 있다.
본 발명의 다양한 실시예에 따른 전자 장치에서, 상기 프로세서는 상기 결정된 로드의 크기에 기반하여 상기 제 2 프레임을 생성하기 위한 쓰레드를 처리할 코어로 할당된 코어를 다른 코어로 변경하도록 설정될 수 있다.
본 발명의 다양한 실시예에 따른 전자 장치에서, 상기 프로세서는 상기 제 1프레임을 생성하는 어플리케이션이 포어그라운드 어플리케이션인지 여부를 확인하고, 상기 어플리케이션이 포어그라운드 어플리케이션임을 확인함에 대응하여, 상기 제 1 시간을 감소시키기 위한 상기 복수의 코어를 제어하는 동작의 수행 여부를 결정하도록 설정될 수 있다.
본 발명의 다양한 실시예에 따른 전자 장치에서, 상기 프로세서는 상기 제 1 프레임이 상기 복수의 프레임들 중 가장 먼저 디스플레이될 프레임인 경우, 상기 제 1 프레임을 생성하는 동안 미리 설정된 시간마다 상기 제 1 프레임의 생성 동작의 진행 정도를 확인하고, 상기 제 1 프레임의 생성 동작의 진행 정도에 기반하여 상기 제 1 시간을 감소시키기 위한 상기 복수의 코어를 제어하는 동작의 수행 여부를 결정하도록 설정될 수 있다.
본 발명의 다양한 실시예에 따른 전자 장치에서, 상기 프로세서는 상기 제 1 프레임의 생성 동작의 진행 정보에 기반하여 상기 제 1 프레임의 생성에 소요되는 시간이 상기 제 2 시간 이상인지 여부를 확인하고, 상기 제 1 프레임의 생성에 소요되는 시간이 상기 제 2 시간 이상임을 확인함에 대응하여, 상기 제 1 시간을 감소시키기 위한 상기 복수의 코어를 제어하는 동작의 수행 여부를 결정하도록 설정될 수 있다.
본 발명의 다양한 실시예에 따른 전자 장치에서, 상기 제 1 프레임은 서로 다른 프레임 레이트를 갖는 적어도 두 개 이상의 서브 프레임을 포함하고, 상기 프로세서는 상기 서브 프레임마다 상기 제 1 시간을 감소시키기 위한 상기 복수의 코어를 제어하는 동작의 수행 여부를 각각 결정하도록 설정될 수 있다.
본 발명의 다양한 실시예에 따른 전자 장치에서, 상기 프로세서는 상기 제 1 시간을 상기 제 2 시간 이하가 되도록 상기 코어의 동작 주파수를 결정하도록 설정될 수 있다.
도 7은 본 발명의 다양한 실시예에 따른 전자 장치의 동작 방법(700)을 도시한 동작 흐름도이다.
본 발명의 다양한 실시예에 따르면, 동작 710에서, 전자 장치(예: 도 3의 전자 장치(300))는 제 1 프레임을 생성하는데 소요된 제 1 시간(예: 도 5의 제 1 시간(570)) 및 디스플레이(예: 도 3의 디스플레이(310))의 프레임 레이트에 대응하는 제 2 시간(예: 도 5의 제 2 시간(560))을 확인할 수 있다.
본 발명의 다양한 실시예에 따르면, 전자 장치(300)는 디스플레이(310) 상에서 디스플레이될 복수의 프레임들 중 하나의 프레임(이하, 제 1 프레임)을 생성하는데 소요되는 제 1 시간(570)을 측정할 수 있다. 전자 장치(300)는 어플리케이션 매니저(예: 도 4의 어플리케이션 매니저(421)) 또는 surfaceflinger(예: 도 4의 surfaceflinger(422))에서 수행하는 프레임 생성 시작 시점 및 프레임 생성 종료 시점에 대한 정보를 어플리케이션 매니저(421) 또는 surfaceflinger(422)에서 수신하고, 제1 프레임을 생성하는데 실제로 소요되는 제 1 시간(570)을 확인할 수 있다.
본 발명의 다양한 실시예에 따르면, 전자 장치(300)는 디스플레이(310)의 프레임 레이트에 대응하는 제 2 시간(570)을 확인할 수 있다. 프레임 레이트에 대응하는 제 2 시간은 제 1 프레임의 생성에 최대로 할당될 수 있는 시간을 의미할 수 있다.
본 발명의 다양한 실시예에 따르면, 전자 장치(300)는 어플리케이션 매니저(421) 또는 surfaceflinger(422)가 프레임 생성에 이용하는 동기화 신호인 Vsync(도 6의 제 1 동기화 신호(611), 제 2 동기화 신호(612) 및 제 3 동기화 신호(613))의 주기에 기반하여 제 2 시간을 결정할 수 있다. 예를 들면, 전자 장치(300)는 동기화 신호(611, 612, 613)를 수신한 시간과 다음 동기화 신호(611, 612, 613)를 수신한 시간의 차이를 확인하고, 차이 값을 제 2 시간(560)으로 결정할 수 있다.
본 발명의 다양한 실시예에 따르면, 전자 장치(300)는 디스플레이 매니저(예: 도 4의 디스플레이 매니저(423))가 디스플레이(310)로부터 수신한 프레임 레이트 정보에 기반하여 제 2 시간(560)을 확인할 수도 있다.
본 발명의 다양한 실시예에 따르면, 동작 720에서, 전자 장치(300)는 제 1 시간(570) 및 제 2 시간(560)의 비교 결과에 기반하여 프로세서(예: 도 3의 프로세서(320)) 상에 구현된 복수의 코어를 제어하는 동작의 수행 여부를 결정할 수 있다.
본 발명의 다양한 실시예에 따르면, 전자 장치(300)는 제 1 시간이 제 2 시간보다 큼을 확인함에 대응하여, 제 1 시간을 감소시키기 위한 복수의 코어를 제어하는 동작을 수행하기로 결정할 수 있다. 프로세서(320)는 제 1 시간이 제 2 시간보다 작음을 확인함에 대응하여, 제 1 시간을 감소시키기 위한 복수의 코어를 제어하는 동작을 수행하지 않기로 결정할 수도 있다.
본 발명의 다양한 실시예에 따르면, 동작 730에서, 전자 장치(300)는 제 1 시간(570) 및 제 2 시간(560)의 비율에 기반하여 복수의 프레임의 생성과 관련된 쓰레드의 로드의 크기를 결정할 수 있다.
본 발명의 다양한 실시예에 따르면, 전자 장치(300)는 프레임워크 단(예: 도 4의 프레임워크 계층(420))에 구현된 어플리케이션 매니저(421) 또는 surfaceflinger(422)에서 계산된 제 1 시간(570) 및 제 2 시간(560)에 대한 정보를 커널 단에 구현된 로드 계산 유닛(예: 도 4의 로드 계산 유닛(431))에 전송할 수 있다. 로드 계산 유닛(431)은 제 1 시간(570) 및 제 2 시간(560)에 대한 비율에 기반하여 쓰레드의 로드의 크기의 보정된 값을 결정할 수 있다. 쓰레드의 로드의 보정된 값은 제 1 시간(570)이 제 2 시간(560)보다 작도록 로드의 크기를 보정(또는, 증가)한 값을 의미할 수 있다.
본 발명의 다양한 실시예에 따르면, 전자 장치(300)는 프레임 생성과 관련된 쓰레드의 평균 로드 크기에 제 1 시간(570) 및 제 2 시간(560)의 비율(제 1 시간/제 2 시간)을 곱한 값을 쓰레드의 로드의 크기의 보정 값으로 결정할 수 있다. 프레임 생성과 관련된 쓰레드의 로드의 크기의 평균 값은 제 1 프레임의 생성과 관련된 쓰레드의 로드의 크기의 평균 값일 수 있으며, 또는, 제 1 프레임을 포함하는 이전 프레임들의 생성과 관련된 쓰레드의 로드의 크기의 평균 값일 수도 있다.
본 발명의 다양한 실시예에 따르면, 동작 740에서, 전자 장치(300)는 로드의 크기에 기반하여 쓰레드를 처리할 코어(예: 도 4의 제 1 코어(441), 제 2 코어(442) 또는 제 3 코어(443))를 결정할 수 있다.
본 발명의 다양한 실시예에 따르면, 전자 장치(300)는 쓰레드의 로드의 크기를 보정하고, 보정된 로드의 크기를 이용하여 코어(441, 442, 443)의 할당을 수행함으로써, 스케쥴러(예: 도 4의 스케쥴러(432))가 계산한 쓰레드의 로드에 기반하여 결정된 코어보다 높은 성능을 갖는 코어를 이용한 쓰레드 처리를 수행할 수 있으며, 하나의 프레임을 생성하는데 할당될 수 있는 최대의 시간(제 2 시간)보다 작은 시간 동안 프레임 생성을 완료할 수 있다.
본 발명의 다양한 실시예에 따르면, 동작 750에서, 전자 장치(300)는 로드의 크기에 기반하여 코어의 동작 주파수를 결정할 수 있다.
본 발명의 다양한 실시예에 따르면, 전자 장치(300)는 쓰레드의 로드의 크기를 보정하고, 보정된 로드의 크기를 이용하여 할당된 코어(441, 442, 443)의 동작 주파수를 제어(또는, 변경)할 수 있다. 전자 장치(300)는 보정된 로드의 크기를 동작 주파수를 제어하는 가버너(governer)(예: 도 4의 가버너(433))로 전송할 수 있다. 가버너(433)는 스케쥴러가 계산한 쓰레드의 로드에 기반하여 결정된 동작 주파수보다 더 높은 동작 주파수로 코어(441, 442, 443)를 동작시킬 수 있으며, 하나의 프레임을 생성하는데 할당될 수 있는 최대의 시간(제 2 시간)보다 작은 시간 동안 프레임 생성을 완료할 수 있다.
본 발명의 다양한 실시예에 따르면, 동작 760에서, 전자 장치(300)는 결정된 동작 주파수에 따라서 복수의 프레임을 생성할 수 있다.
본 발명의 다양한 실시예에 따른 전자 장치의 동작 방법은 전자 장치의 디스플레이 상에서 디스플레이될 제 1 프레임 및 제 2 프레임을 포함하는 복수의 프레임들 중 상기 제 1 프레임을 생성하는데 소요되는 제 1 시간 및 상기 디스플레이의 프레임 레이트(frame rate)에 대응하는 제 2 시간을 확인하는 동작; 상기 제 1 시간 및 상기 제 2 시간을 비교한 결과에 기반하여 상기 제 2 프레임의 생성 시간을 감소시키기 위한 상기 전자 장치의 프로세서 상에 구현된 복수의 코어를 제어하는 동작의 수행 여부를 결정하는 동작; 상기 코어를 제어하는 동작을 수행하기로 결정함에 대응하여, 상기 제 2 프레임의 생성과 관련된 쓰레드를 처리하기 위한 로드(load) 크기를 상기 제1 시간 및 상기 제 2 시간의 비율에 기반하여 결정하는 동작; 상기 결정된 로드의 크기에 기반하여 상기 복수의 코어들 중 적어도 하나의 코어를 상기 쓰레드를 처리할 코어로 할당하는 동작; 상기 결정된 로드의 크기에 기반하여 상기 코어의 동작 주파수를 결정하는 동작; 상기 결정된 동작 주파수에 따라서 상기 제 2 프레임을 생성하도록 상기 코어를 제어하는 동작을 포함할 수 있다.
본 발명의 다양한 실시예에 따른 전자 장치의 동작 방법에서, 상기 결정된 로드의 크기를 결정하는 동작은 상기 제 1 프레임보다 먼저 생성된 다른 프레임 생성과 관련된 쓰레드의 로드의 크기, 상기 제 1 시간 및 상기 제 2 시간의 비율에 기반하여 상기 제 2 프레임의 생성과 관련된 쓰레드를 처리하기 위한 로드의 제1 크기를 결정하는 동작; 메모리 상에 구현된 스케쥴러가 계산한 상기 제 2 프레임의 생성과 관련된 쓰레드를 처리하기 위한 로드의 제 2 크기를 확인하는 동작; 및 상기 제 1 크기 및 상기 제 2 크기 중 큰 크기를 상기 제 2 프레임에 대응하는 쓰레드를 처리하기 위한 로드의 크기로 결정하는 동작을 포함할 수 있다.
본 발명의 다양한 실시예에 따른 전자 장치의 동작 방법은 상기 복수의 프레임을 생성하는 프레임워크가, 상기 복수의 프레임들을 생성하기 위한 자원을 할당하는 커널로, 상기 제 1 시간 및 상기 제 2 시간을 전송하는 동작을 더 포함할 수 있다.
본 발명의 다양한 실시예에 따른 전자 장치의 동작 방법은 상기 결정된 로드의 크기에 기반하여 상기 쓰레드를 처리할 코어를 결정하는 동작을 더 포함할 수 있다.
본 발명의 다양한 실시예에 따른 전자 장치의 동작 방법은 상기 결정된 로드의 크기에 기반하여 상기 쓰레드를 처리할 코어로 할당된 코어를 다른 코어로 변경하는 동작을 더 포함할 수 있다.
본 발명의 다양한 실시예에 따른 전자 장치의 동작 방법은 상기 제 1프레임을 생성하는 어플리케이션이 포어그라운드 어플리케이션인지 여부를 확인하는 동작; 상기 어플리케이션이 포어그라운드 어플리케이션임을 확인함에 대응하여, 상기 제 1 시간을 감소시키기 위한 상기 복수의 코어를 제어하는 동작의 수행 여부를 결정하는 동작을 더 포함할 수 있다.
본 발명의 다양한 실시예에 따른 전자 장치의 동작 방법은 상기 제 1 프레임이 상기 복수의 프레임들 중 가장 먼저 디스플레이될 프레임인 경우, 상기 제 1 프레임을 생성하는 동안 미리 설정된 시간마다 상기 제 1 프레임의 생성 동작의 진행 정도를 확인하는 동작; 및 상기 제 1 프레임의 생성 동작의 진행 정도에 기반하여 상기 제 1 시간을 감소시키기 위한 상기 복수의 코어를 제어하는 동작의 수행 여부를 결정하는 동작을 더 포함할 수 있다.
본 발명의 다양한 실시예에 따른 전자 장치의 동작 방법은 상기 제 1 프레임의 생성 동작의 진행 정보에 기반하여 상기 제 1 프레임의 생성에 소요되는 시간이 상기 제 2 시간 이상인지 여부를 확인하는 동작; 및 상기 제 1 프레임의 생성에 소요되는 시간이 상기 제 2 시간 이상임을 확인함에 대응하여, 상기 제 1 시간을 감소시키기 위한 상기 복수의 코어를 제어하는 동작의 수행 여부를 결정하는 동작을 더 포함할 수 있다.
본 발명의 다양한 실시예에 따른 전자 장치의 동작 방법에서, 상기 제 1 프레임은 서로 다른 프레임 레이트를 갖는 적어도 두 개 이상의 서브 프레임을 포함하고, 상기 전자 장치의 동작 방법은 상기 서브 프레임마다 상기 제 1 시간을 감소시키기 위한 상기 복수의 코어를 제어하는 동작의 수행 여부를 각각 결정하는 동작을 더 포함할 수 있다.
본 발명의 다양한 실시예에 따른 전자 장치의 동작 방법에서, 상기 코어의 동작 주파수를 결정하는 동작은 상기 제 1 시간을 상기 제 2 시간 이하가 되도록 상기 코어의 동작 주파수를 결정하는 동작을 포함할 수 있다.
본 문서에 개시된 다양한 실시예들에 따른 전자 장치는 다양한 형태의 장치가 될 수 있다. 전자 장치는, 예를 들면, 휴대용 통신 장치 (예: 스마트폰), 컴퓨터 장치, 휴대용 멀티미디어 장치, 휴대용 의료 기기, 카메라, 웨어러블 장치, 또는 가전 장치를 포함할 수 있다. 본 문서의 실시예에 따른 전자 장치는 전술한 기기들에 한정되지 않는다.
본 문서의 다양한 실시예들 및 이에 사용된 용어들은 본 문서에 기재된 기술적 특징들을 특정한 실시예들로 한정하려는 것이 아니며, 해당 실시예의 다양한 변경, 균등물, 또는 대체물을 포함하는 것으로 이해되어야 한다. 도면의 설명과 관련하여, 유사한 또는 관련된 구성요소에 대해서는 유사한 참조 부호가 사용될 수 있다. 아이템에 대응하는 명사의 단수 형은 관련된 문맥상 명백하게 다르게 지시하지 않는 한, 상기 아이템 한 개 또는 복수 개를 포함할 수 있다. 본 문서에서, "A 또는 B", "A 및 B 중 적어도 하나", “A 또는 B 중 적어도 하나,”"A, B 또는 C," "A, B 및 C 중 적어도 하나,”및 “A, B, 또는 C 중 적어도 하나"와 같은 문구들 각각은 그 문구들 중 해당하는 문구에 함께 나열된 항목들의 모든 가능한 조합을 포함할 수 있다. "제 1", "제 2", 또는 "첫째" 또는 "둘째"와 같은 용어들은 단순히 해당 구성요소를 다른 해당 구성요소와 구분하기 위해 사용될 수 있으며, 해당 구성요소들을 다른 측면(예: 중요성 또는 순서)에서 한정하지 않는다. 어떤(예: 제 1) 구성요소가 다른(예: 제 2) 구성요소에, “기능적으로” 또는 “통신적으로”라는 용어와 함께 또는 이런 용어 없이, “커플드” 또는 “커넥티드”라고 언급된 경우, 그것은 상기 어떤 구성요소가 상기 다른 구성요소에 직접적으로(예: 유선으로), 무선으로, 또는 제 3 구성요소를 통하여 연결될 수 있다는 것을 의미한다.
본 문서에서 사용된 용어 "모듈"은 하드웨어, 소프트웨어 또는 펌웨어로 구현된 유닛을 포함할 수 있으며, 예를 들면, 로직, 논리 블록, 부품, 또는 회로 등의 용어와 상호 호환적으로 사용될 수 있다. 모듈은, 일체로 구성된 부품 또는 하나 또는 그 이상의 기능을 수행하는, 상기 부품의 최소 단위 또는 그 일부가 될 수 있다. 예를 들면, 일실시예에 따르면, 모듈은 ASIC(application-specific integrated circuit)의 형태로 구현될 수 있다.
본 문서의 다양한 실시예들은 기기(machine)(예: 전자 장치(101)) 의해 읽을 수 있는 저장 매체(storage medium)(예: 내장 메모리(136) 또는 외장 메모리(138))에 저장된 하나 이상의 명령어들을 포함하는 소프트웨어(예: 프로그램(140))로서 구현될 수 있다. 예를 들면, 기기(예: 전자 장치(101))의 프로세서(예: 프로세서(120))는, 저장 매체로부터 저장된 하나 이상의 명령어들 중 적어도 하나의 명령을 호출하고, 그것을 실행할 수 있다. 이것은 기기가 상기 호출된 적어도 하나의 명령어에 따라 적어도 하나의 기능을 수행하도록 운영되는 것을 가능하게 한다. 상기 하나 이상의 명령어들은 컴파일러에 의해 생성된 코드 또는 인터프리터에 의해 실행될 수 있는 코드를 포함할 수 있다. 기기로 읽을 수 있는 저장매체 는, 비일시적(non-transitory) 저장매체의 형태로 제공될 수 있다. 여기서, ‘비일시적’은 저장매체가 실재(tangible)하는 장치이고, 신호(signal)(예: 전자기파)를 포함하지 않는다는 것을 의미할 뿐이며, 이 용어는 데이터가 저장매체에 반영구적으로 저장되는 경우와 임시적으로 저장되는 경우를 구분하지 않는다.
일실시예에 따르면, 본 문서에 개시된 다양한 실시예들에 따른 방법은 컴퓨터 프로그램 제품(computer program product)에 포함되어 제공될 수 있다. 컴퓨터 프로그램 제품은 상품으로서 판매자 및 구매자 간에 거래될 수 있다. 컴퓨터 프로그램 제품은 기기로 읽을 수 있는 저장 매체(예: compact disc read only memory (CD-ROM))의 형태로 배포되거나, 또는 어플리케이션 스토어(예: 플레이 스토어TM)를 통해 또는 두개의 사용자 장치들(예: 스마트폰들) 간에 직접, 온라인으로 배포(예: 다운로드 또는 업로드)될 수 있다. 온라인 배포의 경우에, 컴퓨터 프로그램 제품의 적어도 일부는 제조사의 서버, 어플리케이션 스토어의 서버, 또는 중계 서버의 메모리와 같은 기기로 읽을 수 있는 저장 매체에 적어도 일시 저장되거나, 임시적으로 생성될 수 있다.
다양한 실시예들에 따르면, 상기 기술한 구성요소들의 각각의 구성요소(예: 모듈 또는 프로그램)는 단수 또는 복수의 개체를 포함할 수 있다. 다양한 실시예들에 따르면, 전술한 해당 구성요소들 중 하나 이상의 구성요소들 또는 동작들이 생략되거나, 또는 하나 이상의 다른 구성요소들 또는 동작들이 추가될 수 있다. 대체적으로 또는 추가적으로, 복수의 구성요소들(예: 모듈 또는 프로그램)은 하나의 구성요소로 통합될 수 있다. 이런 경우, 통합된 구성요소는 상기 복수의 구성요소들 각각의 구성요소의 하나 이상의 기능들을 상기 통합 이전에 상기 복수의 구성요소들 중 해당 구성요소에 의해 수행되는 것과 동일 또는 유사하게 수행할 수 있다. 다양한 실시예들에 따르면, 모듈, 프로그램 또는 다른 구성요소에 의해 수행되는 동작들은 순차적으로, 병렬적으로, 반복적으로, 또는 휴리스틱하게 실행되거나, 상기 동작들 중 하나 이상이 다른 순서로 실행되거나, 생략되거나, 또는 하나 이상의 다른 동작들이 추가될 수 있다.

Claims (20)

  1. 전자 장치에 있어서,
    메모리;
    디스플레이; 및
    제 1 프레임 및 제 2 프레임을 포함하는 복수의 프레임들을 생성하는 복수의 코어들을 포함하는 프로세서를 포함하고,
    상기 프로세서는
    상기 디스플레이 상에서 디스플레이될 상기 제 1 프레임을 생성하는데 소요되는 제 1 시간 및 상기 디스플레이의 프레임 레이트(frame rate)에 대응하는 제 2 시간을 확인하고,
    상기 제 1 시간 및 상기 제 2 시간을 비교한 결과에 기반하여 상기 제 2프레임의 생성 시간을 감소시키기 위한 상기 복수의 코어를 제어하는 동작의 수행 여부를 결정하고,
    상기 코어를 제어하는 동작을 수행하기로 결정함에 대응하여, 제 2 프레임의 생성과 관련된 쓰레드를 처리하기 위한 로드(load)의 크기를 상기 제1 시간 및 상기 제 2 시간의 비율에 기반하여 결정하고,
    상기 결정된 로드의 크기에 기반하여 상기 복수의 코어들 중 적어도 하나의 코어를 상기 쓰레드를 처리할 코어로 할당하고,
    상기 결정된 로드의 크기에 기반하여 상기 코어의 동작 주파수를 결정하고,
    상기 결정된 동작 주파수에 따라서 상기 제 2 프레임을 생성하도록 상기 코어를 제어하도록 설정된 전자 장치.
  2. 제 1항에 있어서,
    상기 프로세서는
    상기 제 1 프레임보다 먼저 생성된 다른 프레임 생성과 관련된 쓰레드의 로드의 크기, 상기 제 1 시간 및 상기 제 2 시간의 비율에 기반하여 상기 제 2 프레임을 생성하기 위한 쓰레드를 처리하기 위한 로드의 제 1 크기를 결정하고,
    상기 메모리 상에 구현된 스케쥴러가 계산한 상기 제 2 프레임을 생성하기 위한 쓰레드를 처리하기 위한 로드의 제 2 크기를 확인하고,
    상기 제 1 크기 및 상기 제 2 크기 중 큰 크기를 상기 제 2 프레임을 생성하기 위한 쓰레드를 처리하기 위한 로드의 크기로 결정하도록 설정된 전자 장치.
  3. 제 2항에 있어서,
    상기 전자 장치는
    상기 복수의 프레임들을 생성하는 프레임워크;
    상기 복수의 프레임들을 생성하기 위한 자원을 할당하는 커널을 포함하고,
    상기 프레임워크는
    상기 제 1 시간 및 상기 제2 시간을 상기 커널로 전송하고,
    상기 커널은
    상기 제 1 시간 및 상기 제 2 시간의 비교 결과에 기반하여 상기 제 2 프레임을 생성하기 위한 상기 제 1 크기를 결정하는 로드 계산 유닛;
    상기 결정된 크기에 기반하여 코어의 동작 주파수를 결정하는 가버너를 포함하는 전자 장치.
  4. 제 2항에 있어서,
    상기 스케쥴러는
    상기 제 1 크기 및 상기 제 2 크기 중 큰 크기를 상기 제 2 프레임에 대응하는 쓰레드를 처리하기 위한 상기 결정된 로드 값으로 결정하고,
    상기 결정된 로드 값에 기반하여 상기 제 2 프레임을 생성하기 위한 쓰레드를 처리할 코어를 결정하도록 설정된 전자 장치.
  5. 제 1항에 있어서,
    상기 프로세서는
    상기 결정된 로드의 크기에 기반하여 상기 제 2 프레임을 생성하기 위한 쓰레드를 처리할 코어로 할당된 코어를 다른 코어로 변경하도록 설정된 전자 장치.
  6. 제 1항에 있어서,
    상기 프로세서는
    상기 제 1프레임을 생성하는 어플리케이션이 포어그라운드 어플리케이션인지 여부를 확인하고,
    상기 어플리케이션이 포어그라운드 어플리케이션임을 확인함에 대응하여, 상기 제 1 시간을 감소시키기 위한 상기 복수의 코어를 제어하는 동작의 수행 여부를 결정하도록 설정된 전자 장치.
  7. 제 1항에 있어서,
    상기 프로세서는
    상기 제 1 프레임이 상기 복수의 프레임들 중 가장 먼저 디스플레이될 프레임인 경우, 상기 제 1 프레임을 생성하는 동안 미리 설정된 시간마다 상기 제 1 프레임의 생성 동작의 진행 정도를 확인하고,
    상기 제 1 프레임의 생성 동작의 진행 정도에 기반하여 상기 제 1 시간을 감소시키기 위한 상기 복수의 코어를 제어하는 동작의 수행 여부를 결정하도록 설정된 전자 장치.
  8. 제 7항에 있어서,
    상기 프로세서는
    상기 제 1 프레임의 생성 동작의 진행 정보에 기반하여 상기 제 1 프레임의 생성에 소요되는 시간이 상기 제 2 시간 이상인지 여부를 확인하고,
    상기 제 1 프레임의 생성에 소요되는 시간이 상기 제 2 시간 이상임을 확인함에 대응하여, 상기 제 1 시간을 감소시키기 위한 상기 복수의 코어를 제어하는 동작의 수행 여부를 결정하도록 설정된 전자 장치.
  9. 제 1항에 있어서,
    상기 제 1 프레임은
    서로 다른 프레임 레이트를 갖는 적어도 두 개 이상의 서브 프레임을 포함하고,
    상기 프로세서는
    상기 서브 프레임마다 상기 제 1 시간을 감소시키기 위한 상기 복수의 코어를 제어하는 동작의 수행 여부를 각각 결정하도록 설정된 전자 장치.
  10. 제 1항에 있어서,
    상기 프로세서는
    상기 제 1 시간을 상기 제 2 시간 이하가 되도록 상기 코어의 동작 주파수를 결정하도록 설정된 전자 장치.
  11. 전자 장치의 동작 방법에 있어서,
    전자 장치의 디스플레이 상에서 디스플레이될 제 1 프레임 및 제 2 프레임을 포함하는 복수의 프레임들 중 상기 제 1 프레임을 생성하는데 소요되는 제 1 시간 및 상기 디스플레이의 프레임 레이트(frame rate)에 대응하는 제 2 시간을 확인하는 동작;
    상기 제 1 시간 및 상기 제 2 시간을 비교한 결과에 기반하여 상기 제 2 프레임의 생성 시간을 감소시키기 위한 상기 전자 장치의 프로세서 상에 구현된 복수의 코어를 제어하는 동작의 수행 여부를 결정하는 동작;
    상기 코어를 제어하는 동작을 수행하기로 결정함에 대응하여, 상기 제 2 프레임의 생성과 관련된 쓰레드를 처리하기 위한 로드(load) 크기를 상기 제1 시간 및 상기 제 2 시간의 비율에 기반하여 결정하는 동작;
    상기 결정된 로드의 크기에 기반하여 상기 복수의 코어들 중 적어도 하나의 코어를 상기 쓰레드를 처리할 코어로 할당하는 동작;
    상기 결정된 로드의 크기에 기반하여 상기 코어의 동작 주파수를 결정하는 동작;
    상기 결정된 동작 주파수에 따라서 상기 제 2 프레임을 생성하도록 상기 코어를 제어하는 동작을 포함하는 전자 장치의 동작 방법.
  12. 제 11항에 있어서,
    상기 결정된 로드의 크기를 결정하는 동작은
    상기 제 1 프레임보다 먼저 생성된 다른 프레임 생성과 관련된 쓰레드의 로드의 크기, 상기 제 1 시간 및 상기 제 2 시간의 비율에 기반하여 상기 제 2 프레임의 생성과 관련된 쓰레드를 처리하기 위한 로드의 제1 크기를 결정하는 동작;
    메모리 상에 구현된 스케쥴러가 계산한 상기 제 2 프레임의 생성과 관련된 쓰레드를 처리하기 위한 로드의 제 2 크기를 확인하는 동작; 및
    상기 제 1 크기 및 상기 제 2 크기 중 큰 크기를 상기 제 2 프레임에 대응하는 쓰레드를 처리하기 위한 로드의 크기로 결정하는 동작을 포함하는 전자 장치의 동작 방법.
  13. 제 12항에 있어서,
    상기 전자 장치의 동작 방법은
    상기 복수의 프레임을 생성하는 프레임워크가, 상기 복수의 프레임들을 생성하기 위한 자원을 할당하는 커널로, 상기 제 1 시간 및 상기 제 2 시간을 전송하는 동작을 더 포함하는 전자 장치의 동작 방법.
  14. 제 12항에 있어서,
    상기 전자 장치의 동작 방법은
    상기 결정된 로드의 크기에 기반하여 상기 쓰레드를 처리할 코어를 결정하는 동작을 더 포함하는 전자 장치의 동작 방법.
  15. 제 11항에 있어서,
    상기 전자 장치의 동작 방법은
    상기 결정된 로드의 크기에 기반하여 상기 쓰레드를 처리할 코어로 할당된 코어를 다른 코어로 변경하는 동작을 더 포함하는 전자 장치의 동작 방법.
  16. 제 11항에 있어서,
    상기 전자 장치의 동작 방법은
    상기 제 1프레임을 생성하는 어플리케이션이 포어그라운드 어플리케이션인지 여부를 확인하는 동작; 및
    상기 어플리케이션이 포어그라운드 어플리케이션임을 확인함에 대응하여, 상기 제 1 시간을 감소시키기 위한 상기 복수의 코어를 제어하는 동작의 수행 여부를 결정하는 동작을 더 포함하는 전자 장치의 동작 방법.
  17. 제 11항에 있어서,
    상기 전자 장치의 동작 방법은
    상기 제 1 프레임이 상기 복수의 프레임들 중 가장 먼저 디스플레이될 프레임인 경우, 상기 제 1 프레임을 생성하는 동안 미리 설정된 시간마다 상기 제 1 프레임의 생성 동작의 진행 정도를 확인하는 동작; 및
    상기 제 1 프레임의 생성 동작의 진행 정도에 기반하여 상기 제 1 시간을 감소시키기 위한 상기 복수의 코어를 제어하는 동작의 수행 여부를 결정하는 동작을 더 포함하는 전자 장치의 동작 방법.
  18. 제 17항에 있어서,
    상기 전자 장치의 동작 방법은
    상기 제 1 프레임의 생성 동작의 진행 정보에 기반하여 상기 제 1 프레임의 생성에 소요되는 시간이 상기 제 2 시간 이상인지 여부를 확인하는 동작; 및
    상기 제 1 프레임의 생성에 소요되는 시간이 상기 제 2 시간 이상임을 확인함에 대응하여, 상기 제 1 시간을 감소시키기 위한 상기 복수의 코어를 제어하는 동작의 수행 여부를 결정하는 동작을 더 포함하는 전자 장치의 동작 방법.
  19. 제 11항에 있어서,
    상기 제 1 프레임은
    서로 다른 프레임 레이트를 갖는 적어도 두 개 이상의 서브 프레임을 포함하고,
    상기 전자 장치의 동작 방법은
    상기 서브 프레임마다 상기 제 1 시간을 감소시키기 위한 상기 복수의 코어를 제어하는 동작의 수행 여부를 각각 결정하는 동작을 더 포함하는 전자 장치의 동작 방법.
  20. 제 11항에 있어서,
    상기 코어의 동작 주파수를 결정하는 동작은
    상기 제 1 시간을 상기 제 2 시간 이하가 되도록 상기 코어의 동작 주파수를 결정하는 동작을 포함하는 전자 장치의 동작 방법.
KR1020200015912A 2020-02-10 2020-02-10 프레임의 생성에 소요된 시간 및 최대 허용 시간에 기반하여 프로세싱 유닛을 제어하는 전자 장치 및 전자 장치의 동작 방법 KR20210101663A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020200015912A KR20210101663A (ko) 2020-02-10 2020-02-10 프레임의 생성에 소요된 시간 및 최대 허용 시간에 기반하여 프로세싱 유닛을 제어하는 전자 장치 및 전자 장치의 동작 방법
EP20918211.2A EP4062284A4 (en) 2020-02-10 2020-11-19 ELECTRONIC DEVICE FOR CONTROLLING A PROCESSING UNIT BASED ON THE TIME NEEDED TO GENERATE A FRAME AND THE MAXIMUM ALLOWED TIME AND METHOD OF OPERATING AN ELECTRONIC DEVICE
PCT/KR2020/016388 WO2021162210A1 (en) 2020-02-10 2020-11-19 Electronic device for controlling processing unit on basis of time spent for generating frame and maximum allowed time and method of operating electronic device
US17/106,491 US11797346B2 (en) 2020-02-10 2020-11-30 Electronic device for controlling processing unit on basis of time spent for generating frame and maximum allowed time and method of operating electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200015912A KR20210101663A (ko) 2020-02-10 2020-02-10 프레임의 생성에 소요된 시간 및 최대 허용 시간에 기반하여 프로세싱 유닛을 제어하는 전자 장치 및 전자 장치의 동작 방법

Publications (1)

Publication Number Publication Date
KR20210101663A true KR20210101663A (ko) 2021-08-19

Family

ID=77177967

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200015912A KR20210101663A (ko) 2020-02-10 2020-02-10 프레임의 생성에 소요된 시간 및 최대 허용 시간에 기반하여 프로세싱 유닛을 제어하는 전자 장치 및 전자 장치의 동작 방법

Country Status (4)

Country Link
US (1) US11797346B2 (ko)
EP (1) EP4062284A4 (ko)
KR (1) KR20210101663A (ko)
WO (1) WO2021162210A1 (ko)

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7450130B2 (en) 2005-09-14 2008-11-11 Microsoft Corporation Adaptive scheduling to maintain smooth frame rate
US8330763B2 (en) * 2007-11-28 2012-12-11 Siemens Aktiengesellschaft Apparatus and method for volume rendering on multiple graphics processing units (GPUs)
US8199158B2 (en) * 2008-06-11 2012-06-12 Intel Corporation Performance allocation method and apparatus
JP2011113454A (ja) * 2009-11-30 2011-06-09 Panasonic Corp 情報処理装置
KR20140030823A (ko) * 2012-09-04 2014-03-12 삼성전자주식회사 3차원 작업 부하를 이용하여 ｄｖｆｓ 정책을 수행하는 시스템-온 칩 및 이의 동작 방법
US8794521B2 (en) * 2012-10-04 2014-08-05 Cognex Corporation Systems and methods for operating symbology reader with multi-core processor
KR102002899B1 (ko) * 2012-12-18 2019-07-23 삼성전자 주식회사 시스템-온 칩, 이의 동작 방법, 및 이를 포함하는 장치
KR20140088691A (ko) * 2013-01-03 2014-07-11 삼성전자주식회사 Ｄｖｆｓ 정책을 수행하는 시스템-온 칩 및 이의 동작 방법
US9310872B2 (en) * 2013-02-01 2016-04-12 Nvidia Corporation Processor frequency mainly depending on a target frame rate while processing a graphics application
US9378536B2 (en) 2014-04-30 2016-06-28 Qualcomm Incorporated CPU/GPU DCVS co-optimization for reducing power consumption in graphics frame processing
KR102452154B1 (ko) * 2015-10-27 2022-10-07 삼성전자주식회사 영상 처리 장치 및 이를 포함하는 표시 시스템
US10949260B2 (en) * 2015-12-04 2021-03-16 Cornell University Execution time prediction for energy-efficient computer systems
GB2545507B (en) 2015-12-18 2019-07-17 Imagination Tech Ltd Controlling scheduling of a GPU
US10319065B2 (en) * 2017-04-13 2019-06-11 Microsoft Technology Licensing, Llc Intra-frame real-time frequency control

Also Published As

Publication number Publication date
US11797346B2 (en) 2023-10-24
WO2021162210A1 (en) 2021-08-19
EP4062284A1 (en) 2022-09-28
EP4062284A4 (en) 2022-12-07
US20210248010A1 (en) 2021-08-12

Similar Documents

Publication Publication Date Title
KR102599383B1 (ko) 분할된 화면 상에서 실행 가능한 어플리케이션 리스트를 디스플레이하는 전자 장치 및 전자 장치의 동작 방법
KR102672510B1 (ko) 스크린들 간 수정 사항을 동기화하는 전자 장치 및 전자 장치의 동작 방법
KR102666329B1 (ko) 어플리케이션 실행 방법 및 장치
US11144190B2 (en) Electronic device and method for sharing data thereof
CN112055424A (zh) 电子装置以及切换电子装置的方法
US20230343305A1 (en) Electronic device and method for operating high speed screen of electronic device
US20200201518A1 (en) Method for starting application and electronic device for implementing same
EP3540585B1 (en) Electronic device for executing various functions based on signal received from electric pen
KR20210101081A (ko) 프로세스를 제어하는 전자 장치 및 그 방법
US11379458B2 (en) Electronic device and data management method thereof
US11670259B2 (en) Electronic device controlling luminance and method for controlling luminance thereof
US11599321B2 (en) Electronic device and operating method therefor
US20220006894A1 (en) Electronic device, external electronic device, and method for controlling external electronic device by using electronic device
KR102424794B1 (ko) 이미지를 표시하는 전자 장치 및 그 제어 방법
KR20210101663A (ko) 프레임의 생성에 소요된 시간 및 최대 허용 시간에 기반하여 프로세싱 유닛을 제어하는 전자 장치 및 전자 장치의 동작 방법
KR20200114707A (ko) 전자 장치 및 전자 장치에서의 스트리밍 어플리케이션 처리 방법
US20230161324A1 (en) Electronic apparatus for performing heating control and control method therefor
EP4283473A1 (en) Device and method for reduction of garbage collection operations
US20220300333A1 (en) Electronic device including multi processor and method for operating the same
KR20210092083A (ko) 이미지 데이터를 처리하는 전자 장치 및 이미지 데이터 처리 방법
US20220100556A1 (en) Electronic device, and method for managing life cycle of plurality of applications executed in electronic device
KR20200133945A (ko) 전자 장치 및 페이지를 고속 스크롤하는 방법
KR20210022478A (ko) 어플리케이션 프로그램의 그래픽 성능을 개선하기 위한 전자 장치 및 그의 동작 방법
KR20220117008A (ko) 비정상적인 앱을 백그라운드에서 미리 로딩하는 전자 장치 및 그의 동작 방법
KR20240020133A (ko) 프레임드롭 검출을 위한 전자 장치 및 전자 장치의 동작 방법