JP2011113454A - 情報処理装置 - Google Patents
情報処理装置 Download PDFInfo
- Publication number
- JP2011113454A JP2011113454A JP2009271386A JP2009271386A JP2011113454A JP 2011113454 A JP2011113454 A JP 2011113454A JP 2009271386 A JP2009271386 A JP 2009271386A JP 2009271386 A JP2009271386 A JP 2009271386A JP 2011113454 A JP2011113454 A JP 2011113454A
- Authority
- JP
- Japan
- Prior art keywords
- operating frequency
- unit
- cpu
- frame
- processing apparatus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】動画像再生が可能な情報処理装置に関するものであり、期待するフレームレートを維持し、かつ消費電力を低減させる為の省電力制御を提供する。
【解決手段】動画像の任意の1フレームのデコード処理の終了から画像表示までの時間とCPUの動作周波数を変更させる為に必要な時間とを比較し、比較結果に基づいて次に処理すべきフレームのデコード処理に必要なCPUの動作周波数を決定し、CPUの動作周波数を変更または休止する。
【選択図】図4
【解決手段】動画像の任意の1フレームのデコード処理の終了から画像表示までの時間とCPUの動作周波数を変更させる為に必要な時間とを比較し、比較結果に基づいて次に処理すべきフレームのデコード処理に必要なCPUの動作周波数を決定し、CPUの動作周波数を変更または休止する。
【選択図】図4
Description
本発明は、動画像再生機能等に用いられる省電力制御手段を有した情報処理装置に関するものである。
従来、データ処理の省電力制御を有した情報処理装置では、1フレームのデータ処理実行状態に基づいてクロック供給時の動作速度またはクロックの停止を決定する。
例えば、下記特許文献1では、1フレームの再生にかかってもよい最大時間をTとするときに、1/2フレームのデコード処理を1/2T以内で実行した場合、1/2Tまでクロック供給を停止する。
例えば、下記特許文献2では、フレームのデコード完了予想時間にデコード処理終了判定を行い、処理状況によってクロックの動作速度を決定する。
しかしながら、従来の省電力制御を有した情報処理装置においては、現在の1フレームだけに注目した省電力制御を行っている為、次フレームの処理量が多い場合や、突発的に処理が間に合わなくなる場合に、期待するフレームレートで出力することができなくなる可能性があるという課題を有していた。
本発明は上記の従来の課題を解決するものであり、動画像再生時に期待するフレームレートを維持し、かつ消費電力を低減させる為の省電力制御を提供することを目的とする。
上記目的を達成する為に、本発明は、CPUと、前記CPUの動作周波数を入力し、動画像のデコード処理を行う処理部と、前記デコード処理した画像を表示する表示部と、前記処理部による動画像の任意のフレームのデコード処理の終了から前記表示部による画像表示までの時間を算出する算出部と、前記算出部で算出した時間と前記CPUの動作周波数の変更時間とを比較する比較部と、前記比較部の比較結果に基づいて前記任意のフレームの次に処理すべきフレームのデコード処理に必要な前記CPUの動作周波数を決定する決定部と、を有する情報処理装置とした。
本発明によれば、動画像の品質を保ち、かつ消費電力を低減させる効果が得られる。
本発明においては、動画像を再生可能な情報処理装置であって、CPUと、前記CPUの動作周波数を入力し、動画像のデコード処理を行う処理部と、前記デコード処理した画像を表示する表示部と、前記処理部による動画像の任意のフレームのデコード処理の終了から前記表示部による画像表示までの時間を算出する算出部と、前記算出部で算出した時間と前記CPUの動作周波数の変更時間とを比較する比較部と、前記比較部の比較結果に基づいて前記任意のフレームの次に処理すべきフレームのデコード処理に必要な前記CPUの動作周波数を決定する決定部と、を有する構成とする。
これにより、前記算出部で算出した時間が前記CPUの動作周波数の変更時間よりも小さいまたは等しい場合、前記任意のフレームの次に処理すべきフレームのデコード処理における前記CPUの動作周波数を変更しないように作用する。また、前記算出部で算出した時間が前記CPUの動作周波数の変更時間よりも大きい場合、前記任意のフレームの次に処理すべきフレームのデコード処理における前記CPUの動作周波数を低速化するように作用する。さらに、算出部で算出した時間が前記CPUの動作を休止させ、再び動作を復帰させる時間よりも大きい場合、前記任意のフレームの次に処理すべきフレームのデコード処理における前記CPUの動作を休止するように作用する。これにより、CPUの動作周波数の変更に要する処理時間によって動画像が期待する表示タイミングを維持できなくなることを防ぎ、かつ消費電力を低減するという効果を奏する。
また、前記デコード処理中の前記CPUの動作周波数を変更すべき要因を検出する検出部を有する構成としてもよい。
これにより、CPUの動作周波数の変更に要する処理時間だけでなく、動作周波数の変更要因からもCPUの動作周波数の変更を決定可能と作用し、次フレームの処理量が多い場合や、突発的に処理が間に合わなくなる場合に、期待するフレームレートを維持し、かつ消費電力を低減させる効果を奏する。
前記検出部は、処理すべき1フレームの画像サイズおよび処理データ量を検出する情報収集部と、画像表示間隔内で1フレームのデコード処理の終了が可能かどうかを判定し、周波数変更が不可能な場合は高速化要因とし、可能な場合は動作周波数の低速化要因または動作周波数変更なしとする第1の判定部と、を有する構成とする。
これにより、次フレームの処理量が多い場合に、動画像が期待する表示タイミングを維持できなくなることを防ぎ、処理量が少ない場合に消費電力を低減するという効果を奏する。
前記検出部は、デコード処理が終了した後のフレーム数を検出する前記情報収集部と、前記デコード終了フレーム数が最低限必要な数に達していない場合は動作周波数の高速化要因とし、動作周波数の低速化が可能なフレーム数を満たしている場合は動作周波数の低速化要因とする第2の判定部と、を有する構成としてもよい。
これにより、デコード処理を終了したフレームが不足し、動画像が期待する表示タイミングを維持できなくなることを防ぎ、デコード処理を終了したフレームが十分であれば消費電力を低減するという効果を奏する。
前記検出部は、他の競合機能が動作した際の割込みを検出する前記情報収集部と、前記情報収集部に前記競合機能の動作開始通知があった場合は動作周波数の高速化要因とし、通知がなかった場合は動作周波数変更要因なしとする第3の判定部と、を有する構成としてもよい。
これにより、突発的に処理が間に合わなくなる場合に、動画像が期待する表示タイミングを維持できなくなることを防ぐという効果を奏する。
以下、本発明の実施の形態における情報処理装置について、図面を参照しながら説明する。
(実施の形態1)
図1は、実施の形態1の情報処理装置の全体構成を示すブロック図である。
図1は、実施の形態1の情報処理装置の全体構成を示すブロック図である。
実施の形態1の情報処理装置は、データ入力管理部1、処理部2、データ出力管理部3、表示部4、決定部5、CPU6、クロック供給装置7、第1メモリ8、第2メモリ9から成る。
図1において、データ入力管理部1は、第1メモリ8に格納された動画像データからコンテンツが期待する次のフレームの表示タイミングを取得し、決定部5に対してコンテンツが期待する次のフレームの表示タイミングを通知する。
さらにデータ入力管理部1は、処理部2に対して動画像のデコード要求を行う。
処理部2は、データ入力管理部1からのデコード要求を受けて、第1メモリ8に格納された動画像データからデコード処理を行うべき1フレームを取得し、デコード処理を行う。
さらに処理部2は、デコード処理を終了すると、第2メモリ9へデコード処理後のフレームデータを格納し、データ出力管理部3および決定部5へデコード終了を通知する。
データ出力管理部3は、処理部2のデコード終了の通知を受けて、第2メモリ9に格納しているデコード処理後のフレームデータの中から、次に表示すべきフレームを選択する。
さらにデータ出力管理部3は、データ入力管理部1が管理している画像表示タイミングに従って、表示部4へそのフレームデータを通知する。
表示部4は、画像表示タイミングに従ってフレームデータを画像表示する。
決定部5は、データ入力管理部1と処理部2との情報に基づいて次のフレームのデコード処理に必要なCPU6の動作周波数を決定し、CPU6へ動作周波数の変更を要求する。
CPU6は、決定部5で決定した情報処理装置の動作周波数を発生させる。
クロック供給装置7は、処理部2および表示部4に対してCPU6で発生させたクロック信号を供給し、演算処理を実行させる。
第1メモリ8は、前述したようにデコード処理前の動画像データを格納する。
第2メモリ9は、前述したようにデコード処理後のフレームデータを格納する。
図2は、実施の形態1における情報処理装置の決定部5の構成を示すブロック図である。なお、図1で説明した構成については、同一符号を付しその説明を省略する。
実施の形態1における決定部5は、算出部11、周波数変更時間テーブル12、比較部13から成る。
図2において、算出部11は、データ入力管理部1から入力された画像表示タイミングと処理部2から入力されたデコード終了通知に基づいて、動画像の任意の1フレームのデコード処理の終了から画像表示までの残り時間を算出する。
周波数変更時間テーブル12は、CPU6が設定し得る動作周波数の変更パターンとその変更に要する時間、及びCPU6が各動作周波数にある時に、クロック休止にかかる時間を変更不可能なメモリ上に格納したテーブルである。
比較部13は、算出部11で算出した時間と周波数変更時間テーブル12で管理しているCPU6の動作周波数を変更させる時間とを比較し、動作周波数を決定し、CPU6へ通知する。動作周波数の決定については、後述する。
以上のように構成された情報処理装置について、以下、その動作を説明する。
図3は、実施の形態1における情報処理装置の動作を示すフローチャートである。
情報処理装置が動画像再生機能を開始すると(S001)、データ入力管理部1は、決定部5へ画像表示タイミングを通知し、算出部11で画像表示タイミングを記憶する(S002)。
次に、処理部2は、デコード処理を開始し(S003)、処理部2は、デコード処理を終了すると、決定部5へデコード完了を通知する(S004)。そして、決定部5は、デコード完了通知を受けると、CPU6の動作周波数を決定する処理を行う(S005)。動作周波数の決定については、後述する。
決定部5の動作周波数決定処理(S005)によって、CPU6の動作周波数を低速化または休止すると決定した場合は(S006)、デコードが終了したフレームの画像表示処理を表示部4で行い(S007)、画像表示タイミングを更新し(S002)、次のフレームのデコード処理を開始する(S003)。
決定部5の動作周波数決定処理(S005)によって、CPU6の動作周波数を低速化または休止すると決定した場合は(S006)、デコードが終了したフレームの画像表示処理を表示部4で行い(S007)、画像表示タイミングを更新し(S002)、次のフレームのデコード処理を開始する(S003)。
決定部5の動作周波数決定処理(S005)によって、CPU6の動作周波数変更なしと決定した場合は(S006)、表示部4でのデコードが終了したフレームの画像表示処理の終了(S007)を待たずに、画像表示タイミングの更新を行い(S002)、次のフレームのデコード処理を行う(S003)。
図4は、実施の形態1における決定部5の動作周波数決定処理を示すフローチャートである。
算出部11では、データ入力管理部1から得た画像表示タイミングと、処理部2から通知されたデコード処理終了時間とを利用して、画像表示タイミングとデコード処理終了時間との差分から画像表示までの残り時間を算出する(S101)。比較部13では、算出部11で算出した時間と、周波数変更時間テーブル12で管理している高速周波数から低速周波数へのCPU6の動作周波数変更時間とを比較し(S102)、算出時間が動作周波数変更時間と等しいまたは小さい場合は、画像表示タイミングまでにCPU6の動作周波数変更を終了できない為、CPU6の動作周波数変更は行わない(S104)。算出時間が動作周波数変更時間よりも大きい場合は、さらに算出時間とCPU6の動作周波数の休止状態遷移時間と復帰時間の和とを比較し(S103)、算出時間が休止遷移復帰時間と等しいまたは小さい場合は、画像表示タイミングまでにCPU6の休止状態からの復帰が終了できない為、CPU6の動作周波数を低速化する(S105)。算出時間が休止遷移復帰時間よりも大きい場合は、CPU6の動作周波数を休止させる(S106)。
本実施の形態によれば、上記の図2に示す決定部5が算出部11および比較部13を有し、算出部11が任意の1フレームのデコード処理の終了から画像表示までの間の残り時間を算出し、比較部13が算出部11で算出した時間とCPU6の動作周波数を変更した場合に必要となる時間を比較して以後のCPU6の動作周波数を決定するように動作する。これによって単に現在処理中の1フレームのデコード処理が終了を検知した場合にCPU6の動作周波数を変更するわけではなく、動作周波数を変更する為にかかる時間と、それが次のフレームの画像表示タイミングまでに完了できるのかも考慮したCPU6の動作周波数変更を実現できる。その為、CPU6の動作周波数変更にかかる時間によって画像表示がコンテンツの期待する画像表示タイミングから遅延するといった動画像の品質の劣化を抑制し、かつ消費電力を低減させるという効果を奏する。
また、実施の形態1の情報処理装置は、図1のCPU6から独立したサブCPUを有していてもよく、その場合には処理部2は前記サブCPU内部で有する。
また、実施例1の情報処理装置のCPU6は複数の動作周波数を有していてもよい。
また、実施の形態1の処理対象は、動画像データに限らず、音声データのデコード処理であってもよい。その場合、表示部4に代わって音声出力部を有してもよい。
(実施の形態2)
以下、本発明の実施の形態2における情報処理装置について、図面を参照しながら説明する。
以下、本発明の実施の形態2における情報処理装置について、図面を参照しながら説明する。
本実施の形態において、実施の形態1と同様の部分については同一符号を付し、その詳細な説明は省略する。
図5は、実施の形態2の情報処理装置の全体構成を示すブロック図である。
実施の形態2の情報処理装置は、データ入力管理部1、処理部2、データ出力管理部3、表示部4、決定部5、CPU6、クロック供給装置7、第1メモリ8、第2メモリ9、割込み管理部10から成る。
本実施の形態と実施の形態1との相違点は、割込み管理部10を有することである。割込み管理部10は、決定部5に対してCPU6の動作周波数を変更する要因となるパラメータを通知する。
また、データ入力管理部1、データ出力管理部3にも、割込み管理部10と同様の決定部5に対してCPU6の動作周波数を変更する要因となるパラメータを通知する処理が増加する。
また、データ入力管理部1、データ出力管理部3にも、割込み管理部10と同様の決定部5に対してCPU6の動作周波数を変更する要因となるパラメータを通知する処理が増加する。
データ入力管理部1は、画像表示タイミングに加えて、CPU6の動作周波数の変更要因パラメータとして、デコード処理を行っているフレームの次に処理すべきフレームの処理量およびフレームサイズを決定部5に対して通知する。
データ出力管理部3は、第2メモリ9へ蓄積されたデコード済のフレーム数をCPU6の動作周波数の変更要因パラメータとして決定部5に通知する。
割込み管理部10は、CPU6の動作周波数の変更要因パラメータとして、動画像出力以外の競合機能の種別とその動作開始を決定部5に対して通知する。
決定部5は、画像表示タイミングとデコード終了通知とに加えて、前記のCPU6の動作周波数の変更要因パラメータを基にして、次のフレームのデコード処理に必要なCPU6の動作周波数を決定し、CPU6へ動作周波数の変更を要求する。
図6は、実施の形態2における情報処理装置の決定部5の構成を示すブロック図である。なお、実施の形態1と同様の部分および図5で説明した構成については、同一符号を付しその説明を省略する。
実施の形態2における決定部5は、算出部11、周波数変更時間テーブル12、比較部13、検出部14から成る。
本実施の形態と実施の形態1との相違点は、検出部14を有することである。また、比較部13の比較項目が増加する。
検出部14は、データ入力管理部1、データ出力管理部3、割込み管理部10の通知したCPU6の動作周波数の変更要因パラメータから、動作周波数高速化要因あり、動作周波数変更要因なし、動作周波数低速化要因ありを個別のパラメータ毎に判定する。さらに検出部14は、個別のパラメータ毎に判定した動作周波数変更要因を総合的に判断して、検出部14全体の動作周波数変更要因を決定し、その結果を比較部13へ通知する。
検出部14は、データ入力管理部1、データ出力管理部3、割込み管理部10の通知したCPU6の動作周波数の変更要因パラメータから、動作周波数高速化要因あり、動作周波数変更要因なし、動作周波数低速化要因ありを個別のパラメータ毎に判定する。さらに検出部14は、個別のパラメータ毎に判定した動作周波数変更要因を総合的に判断して、検出部14全体の動作周波数変更要因を決定し、その結果を比較部13へ通知する。
比較部13は、算出部11で算出した時間と周波数変更時間テーブル12で管理しているCPU6の動作周波数を変更させる時間とに加えて、検出部14の動作周波数変更要因とを比較して動作周波数を決定し、CPU6へ通知する。
図7は、実施の形態2における情報処理装置の検出部14の構成を示すブロック図である。
実施の形態2における検出部14は、情報収集部15、第1の判定部16、第2の判定部17、第3の判定部18、統合判定部19から成る。
情報収集部15は、データ入力管理部1、データ出力管理部3、割込み管理部10から通知された変更要因パラメータ値を取得する。
第1の判定部16は、変更要因パラメータ値と現在のCPU6の動作周波数を比較し、動作周波数高速化要因あり、動作周波数変更要因なし、動作周波数低速化要因ありのいずれかに判定する。
第2の判定部17は、変更要因パラメータ値から、動作周波数高速化要因あり、動作周波数変更要因なし、動作周波数低速化要因ありのいずれかに判定する。
第3の判定部18は、変更要因パラメータ値から、動作周波数高速化要因あり、動作周波数変更要因なしのいずれかに判定する。
統合判定部19は、第1の判定部16、第2の判定部17、第3の判定部18の判定した動作周波数変更要因を総合的に判断して、検出部14全体の動作周波数変更要因を決定する。
以上のように構成された情報処理装置について、以下、その動作を説明する。
実施の形態2における情報処理装置の処理の流れは図3に示した実施の形態1と同様となる。本実施の形態と実施の形態1との相違点は、動作周波数決定処理(S005)である。動作周波数決定処理(S005)として、CPU6の動作周波数の変更なしとする場合、CPU6の動作周波数を低速化する場合、CPU6の動作周波数を休止状態とする場合に加えて、CPU6の動作周波数を高速化する場合が増加する。動作周波数を高速化する場合は、実施の形態1のCPU6の動作周波数変更なしと決定した場合と同様に、表示部4でのデコードが終了したフレームの画像表示処理の終了(S007)を待たずに、画像表示タイミングの更新(S002)、次のフレームのデコード処理を行う(S003)。
図8は、実施の形態2における決定部5の動作周波数決定処理を示すフローチャートである。
検出部14では、データ入力管理部1、データ出力管理部3、割込み管理部10のCPU6の動作周波数の変更要因パラメータ通知を検出し、動作周波数変更要因を判定する(S201)。検出での動作周波数変更要因の判定が、動作周波数高速化要因ありである場合、画像表示タイミングの遅延なく画像表示を行う為にCPU6の動作周波数を高速化する(S206)。検出での動作周波数変更要因の判定が、動作周波数変更要因なしである場合、CPU6の動作周波数変更は行わない(S207)。検出での動作周波数変更要因の判定が、動作周波数低速化要因ありである場合、図4の実施の形態1における決定部5の動作周波数決定処理を示すフローチャートと同様に、算出部11で算出した(S203)算出時間とCPU6の動作周波数の変更時間とを比較して(S204、S205)、CPU6の動作周波数変更なし(S207)、動作周波数低速化(S208)、動作周波数の休止(S209)のいずれかを決定する。
図9は、実施の形態2における検出部14の動作周波数変更要因の検出処理を示すフローチャートである。
第1の判定部16では、変更要因パラメータ値と現在のCPU6の動作周波数を比較し、動作周波数高速化要因あり、動作周波数変更要因なし、動作周波数低速化要因ありのいずれかに判定する(S301)。第2の判定部17では、変更要因パラメータ値と現在のCPU6の動作周波数を比較し、動作周波数高速化要因あり、動作周波数変更要因なし、動作周波数低速化要因ありのいずれかに判定する(S302)。第3の判定部18では、変更要因パラメータ値と現在のCPU6の動作周波数を比較し、動作周波数高速化要因あり、動作周波数変更要因なし、動作周波数低速化要因ありのいずれかに判定する(S303)。統合判定部19では、第1の判定部16、第2の判定部17、第3の判定部18の判定した動作周波数変更要因を総合的に判断して、検出部14全体の動作周波数変更要因を判定する(S304)。第1の判定部16、第2の判定部17、第3の判定部18の動作周波数変更要因に1つでも動作周波数高速化要因が存在した場合は、検出部14全体の動作周波数変更要因を動作周波数高速化要因ありと判定する。第1の判定部16、第2の判定部17、第3の判定部18のいずれにも動作周波数変更要因が存在しない場合は、検出部14全体の動作周波数変更要因を動作周波数変更要因なしと判定する。第1の判定部16、第2の判定部17、第3の判定部18のいずれにも動作周波数高速化要因が存在せず、かつ1つでも動作周波数低速化要因が存在した場合は、検出部14全体の動作周波数変更要因を動作周波数低速化要因ありと判定する。
図10は、実施の形態2における第1の判定部16の入力情報に基づく動作周波数変更要因判定処理を示すフローチャートである。
第1の判定部16は、データ入力管理部1から情報収集部15に通知された入力情報を取得する(S401)。入力情報は、任意のフレームの次に処理すべきフレームの画像サイズおよび処理するデータ量の2つのCPU6の変更要因パラメータである。第1の判定部16は、この2つのパラメータ値に基づいて動作周波数変更要因を判定する(S402、S403)。画像サイズは、画像出力中のコンテンツのシーンの切り替えによって変更する可能性があり、第1の判定部16は、画像サイズによって必要となるCPU6の動作周波数を判定する(S402)。処理するデータ量はフレーム毎に異なり、第1の判定部16は、データ量によって必要となるデコード処理時間を見積もって画像表示タイミングが遅延しないかを判定する(S403)。
次に、第1の判定部16は、2つの変更要因パラメータ値とCPU6が発生している現在の動作周波数を比較し(S404)、さらに第1の判定部16は、動作周波数変更要因を決定する(S405、S406、S407)。
図11は、実施の形態2における第2の判定部17の出力情報に基づく動作周波数変更要因判定処理を示すフローチャートである。
第2の判定部17は、データ出力管理部3から情報収集部15に通知された出力情報を取得する(S501)。出力情報は、処理部2でのデコード処理が終了して第2メモリ9へ蓄積されたフレーム数である。第2の判定部17は、蓄積されたフレーム数から動作周波数変更要因を判定する(S502)。最低限必要なデコード終了フレーム数を下回っている場合、第2の判定部17は、動作周波数高速化要因と判定する(S503)。動作周波数の低速化が可能なフレーム数を満たしている場合、第2の判定部17は、動作周波数低速化要因と判定する(S505)。前記のどちらでもない場合、第2の判定部17は、動作周波数変更要因なしと判定する(S504)。
図12は、実施の形態2における第3の判定部18の割込情報に基づく動作周波数変更要因判定処理を示すフローチャートである。
第3の判定部18は、割込み管理部10から情報収集部15に通知された割込情報を取得する(S601)。割込情報は、動画像出力以外の競合機能の動作開始である。第3の判定部18は、競合機能の種別から動作周波数変更要因を判定する(S602)。競合機能の割込みが存在しなかった場合、第3の判定部18は、動作周波数変更要因なしと判定する(S605)。競合機能の割込みが存在した場合、第3の判定部18は、競合機能のCPU6の処理量に応じて動作周波数高速化要因と(S604)、動作周波数変更要因なしを判断する(S605)。
本実施の形態によれば、上記の図6に示す決定部5が実施例1の構成に加えて検出部14を有する構成であり、検出部14は比較部13へCPU6の動作周波数変更要因を通知するように動作する。比較部13では次のフレームの画像表示タイミングとCPU6の動作周波数にかかる時間に加えて、情報処理装置の状況に応じたCPU6の動作周波数変更の必要有無を含めた動作周波数の決定が可能となる。これにより実施例1のCPU6の動作周波数変更では考慮することができなかった、CPU6の動作周波数の変更要因からもCPU6の動作周波数の変更が可能となる。その為、次フレームの処理量が多い場合や、突発的に処理が間に合わなくなる場合に、コンテンツの期待する画像表示タイミングを維持し、かつ消費電力を低減させる効果を奏する。
また、実施の形態2の情報処理装置は、図7において検出部14の第1の判定部16、第2の判定部17、第3の判定部18の全てを有しなくてもよく、いずれか1つまたは2つを有する構成としてもよい。
また、実施の形態2における第2の判定部の動作周波数変更要因パラメータは、処理部2でのデコード処理が終了して第2メモリ9へ蓄積されたフレーム数の代替として、処理部2でのデコード処理を行う前に一時的にメモリへ格納されたフレーム数を用いてもよい。
本発明の情報処理装置は、携帯電話、パソコン、デジタルカメラ、携帯型ゲーム機、テレビ、等々に利用可能である。さらに、これら情報処理装置を動作させるための動作周波数決定方法、プログラム、情報伝達媒体(CD、マイクロチップ、フラッシュメモリ、等々)としても利用可能である。
1 データ入力管理部
2 処理部
3 データ出力管理部
4 表示部
5 決定部
6 CPU
7 クロック供給装置
8 第1メモリ
9 第2メモリ
10 割込み管理部
11 算出部
12 周波数変更時間テーブル
13 比較部
14 検出部
15 情報収集部
16 第1の判定部
17 第2の判定部
18 第3の判定部
19 統合判定部
2 処理部
3 データ出力管理部
4 表示部
5 決定部
6 CPU
7 クロック供給装置
8 第1メモリ
9 第2メモリ
10 割込み管理部
11 算出部
12 周波数変更時間テーブル
13 比較部
14 検出部
15 情報収集部
16 第1の判定部
17 第2の判定部
18 第3の判定部
19 統合判定部
Claims (9)
- 動画像を再生可能な情報処理装置であって、
CPUと、
前記CPUの動作周波数を入力し、動画像のデコード処理を行う処理部と、
前記デコード処理した画像を表示する表示部と、
前記処理部による動画像の任意のフレームのデコード処理の終了から前記表示部による画像表示までの時間を算出する算出部と、
前記算出部で算出した時間と前記CPUの動作周波数の変更時間とを比較する比較部と、
前記比較部の比較結果に基づいて前記任意のフレームの次に処理すべきフレームのデコード処理に必要な前記CPUの動作周波数を決定する決定部と、
を有する情報処理装置。 - 前記算出部で算出した時間が前記CPUの動作周波数の変更時間よりも小さいまたは等しい場合、前記決定部は、前記任意のフレームの次に処理すべきフレームのデコード処理における前記CPUの動作周波数を変更しないことを特徴とする請求項1記載の情報処理装置。
- 前記算出部で算出した時間が前記CPUの動作周波数の変更時間よりも大きい場合、前記決定部は、前記任意のフレームの次に処理すべきフレームのデコード処理における前記CPUの動作周波数を低速化する請求項1または請求項2記載の情報処理装置。
- 算出部で算出した時間が前記CPUの動作を休止させ、再び動作を復帰させる時間よりも大きい場合、前記任意のフレームの次に処理すべきフレームのデコード処理における前記CPUの動作を休止する手段を有する請求項1〜3のいずれか1項に記載の情報処理装置。
- 前記デコード処理中の前記CPUの動作周波数を変更すべき要因を検出する検出部を有する請求項1〜4のいずれか1項に記載の情報処理装置。
- 前記検出部は、
処理すべき1フレームの画像サイズ及び処理データ量を検出する情報収集部と、
画像表示間隔内で1フレームのデコード処理の終了が可能かどうかを判定し、周波数変更が不可能な場合は高速化要因とし、可能な場合は動作周波数の低速化要因とする第1の判定部と、
を有する請求項5記載の情報処理装置。 - 前記検出部は、
デコード処理が終了した後のフレーム数を検出する前記情報収集部と、
前記デコード終了フレーム数が最低限必要な数に達していない場合は動作周波数の高速化要因とし、動作周波数の低速化が可能なフレーム数を満たしている場合は動作周波数の低速化要因とする第2の判定部と、
を有する請求項5記載の情報処理装置。 - 前記検出部は、
他の競合機能が動作した際の割込みを検出する前記情報収集部と、
前記情報収集部に前記競合機能の動作開始通知があった場合は動作周波数の高速化要因とする第3の判定部と、
を有する請求項5記載の情報処理装置。 - 動画像のデコード処理を行う処理工程と、
前記デコード処理した画像を表示する表示工程と、
前記処理工程による動画像の任意フレームのデコード処理の終了から画像表示するまでの時間を算出する算出工程と、
前記算出工程で算出した時間と前記CPUの動作周波数の変更時間とを比較する比較工程と、
前記比較工程の比較結果に基づいて前記任意フレームの次に処理すべきフレームのデコード処理に必要な前記CPUの動作周波数を決定する決定工程と、
を有する動作周波数決定方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009271386A JP2011113454A (ja) | 2009-11-30 | 2009-11-30 | 情報処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009271386A JP2011113454A (ja) | 2009-11-30 | 2009-11-30 | 情報処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011113454A true JP2011113454A (ja) | 2011-06-09 |
Family
ID=44235712
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009271386A Pending JP2011113454A (ja) | 2009-11-30 | 2009-11-30 | 情報処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011113454A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014174995A (ja) * | 2013-03-05 | 2014-09-22 | Intel Corp | グラフィクスのレンダリング中における電力消費の低減 |
US10319335B2 (en) | 2015-10-27 | 2019-06-11 | Samsung Electronics Co., Ltd. | Image processor and display system having adaptive operational frequency range |
WO2021162210A1 (en) * | 2020-02-10 | 2021-08-19 | Samsung Electronics Co., Ltd. | Electronic device for controlling processing unit on basis of time spent for generating frame and maximum allowed time and method of operating electronic device |
CN115499699A (zh) * | 2021-06-17 | 2022-12-20 | 华为技术有限公司 | 一种投屏方法 |
-
2009
- 2009-11-30 JP JP2009271386A patent/JP2011113454A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014174995A (ja) * | 2013-03-05 | 2014-09-22 | Intel Corp | グラフィクスのレンダリング中における電力消費の低減 |
US10466769B2 (en) | 2013-03-05 | 2019-11-05 | Intel Corporation | Reducing power consumption during graphics rendering |
US10319335B2 (en) | 2015-10-27 | 2019-06-11 | Samsung Electronics Co., Ltd. | Image processor and display system having adaptive operational frequency range |
USRE49524E1 (en) | 2015-10-27 | 2023-05-09 | Samsung Electronics Co., Ltd. | Image processor and display system having adaptive operational frequency range |
WO2021162210A1 (en) * | 2020-02-10 | 2021-08-19 | Samsung Electronics Co., Ltd. | Electronic device for controlling processing unit on basis of time spent for generating frame and maximum allowed time and method of operating electronic device |
US11797346B2 (en) | 2020-02-10 | 2023-10-24 | Samsung Electronics Co., Ltd. | Electronic device for controlling processing unit on basis of time spent for generating frame and maximum allowed time and method of operating electronic device |
CN115499699A (zh) * | 2021-06-17 | 2022-12-20 | 华为技术有限公司 | 一种投屏方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108737908B (zh) | 一种媒体播放方法、装置及存储介质 | |
US9360941B2 (en) | Information processing apparatus, projection system, and information processing method | |
US10031661B2 (en) | Method and apparatus for controlling interrupt in portable terminal | |
JP6355735B2 (ja) | 省エネルギーモードを開始するための方法及び装置 | |
JP5004309B2 (ja) | 動画出力方法および動画出力装置 | |
US20100231735A1 (en) | Methods, Apparatuses, and Computer Program Products for Facilitating Concurrent Video Recording and Still Image Capture | |
CN110636370B (zh) | 一种视频处理方法、装置、电子设备和可读介质 | |
US20160124778A1 (en) | System and method for providing dynamic clock and voltage scaling (dcvs) aware interprocessor communication | |
EP3085071A1 (en) | Thermal and power management | |
US7146513B2 (en) | System for adjusting a clock frequency based on comparing a required process times and a worst case execution times and adjusting a voltage and clock frequency based on a number of ready state application tasks | |
JP6477495B2 (ja) | 情報処理装置、および情報処理方法、並びにプログラム | |
RU2618380C2 (ru) | Способ и устройство для оптимизации памяти | |
KR101448974B1 (ko) | 한 세트의 성능 스케일링 알고리즘들의 구성을 최적화하기 위한 시스템들 및 방법들 | |
AU2014258079A1 (en) | Screen control method and electronic device thereof | |
CN109086124B (zh) | 调整时间的方法、装置、电子设备及存储介质 | |
JP2011113454A (ja) | 情報処理装置 | |
US9678868B2 (en) | Method and device for optimizing memory | |
JP2006268246A (ja) | 情報処理装置 | |
US20110099404A1 (en) | Electronic device, method of controlling an electronic device, and system-on-chip | |
JP2015206931A (ja) | データ処理方法、データ処理装置及びプログラム | |
WO2017206816A1 (zh) | 睡眠管理方法及装置、计算机存储介质 | |
CN115469816B (zh) | 存储器的读写切换方法、装置、设备及存储介质 | |
JP2007141020A (ja) | データ処理装置及び電子機器 | |
EP3522525A1 (en) | Method and apparatus for processing video playing | |
JP2010153992A (ja) | 画像処理装置および固体撮像装置 |