CN103927148B - 执行装置及其堆叠方法与堆叠系统 - Google Patents

执行装置及其堆叠方法与堆叠系统 Download PDF

Info

Publication number
CN103927148B
CN103927148B CN201310087513.6A CN201310087513A CN103927148B CN 103927148 B CN103927148 B CN 103927148B CN 201310087513 A CN201310087513 A CN 201310087513A CN 103927148 B CN103927148 B CN 103927148B
Authority
CN
China
Prior art keywords
pin
execution
execution device
additionally
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201310087513.6A
Other languages
English (en)
Other versions
CN103927148A (zh
Inventor
王育建
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Accton Technology Corp
Original Assignee
Accton Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Accton Technology Corp filed Critical Accton Technology Corp
Publication of CN103927148A publication Critical patent/CN103927148A/zh
Application granted granted Critical
Publication of CN103927148B publication Critical patent/CN103927148B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4063Device-to-bus coupling
    • G06F13/4068Electrical coupling

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)
  • Communication Control (AREA)
  • Small-Scale Networks (AREA)

Abstract

本发明涉及一种执行装置的堆叠方法,包括检测各执行装置的一主从设定,以分别设定执行装置为一主要装置与一次要装置;主要装置并产生一编码信息;检测各执行装置是否后续连接另外执行装置以处理编码信息,若执行装置有后续连接的另外执行装置,执行装置依据其编码信息,对应产生一后续编码信息,并写入至后级连接的执行装置以作为其编码信息。若执行装置无后续连接的另外执行装置,回传此执行装置的编码信息至主要装置作为一末端编码信息,本发明的堆叠方法不需复杂的通讯协议即可简单地连接并自动设定各串接堆叠的执行装置执行指令,并不须较多的连接接口。

Description

执行装置及其堆叠方法与堆叠系统
技术领域
本发明涉及一种执行装置及其堆叠方法与堆叠系统,尤其是涉及一种辨识堆叠状态并执行指令的执行装置及其堆叠方法与堆叠系统。
背景技术
目前要让具有微控制器(Micro-Controller)或片上系统(System on Chip)的执行装置与个人计算机(Personal Computer,PC)等主机联机运作时,常通过USB(Universal Serial Bus)或RS-232(Recommended Standard number232)等连接接口。
然而,传统RS-232接口无法实现较多执行装置的堆叠连结,即数个执行装置间的串连式连接。而USB协议的复杂度高,在主机端也需额外开发兼容的驱动程序,不仅旷日费时,且主机本身也需具有相当数量的USB连接端口,方可同时连接多个执行装置。
发明内容
因此,本发明提供一种执行装置的堆叠方法,应用于一指令发送装置与至少一个执行装置。上述堆叠方法包括下列步骤:(a)各执行装置检测一联机状态确认各执行装置目前的一主从设定,将执行装置分别设定为一主要装置与一次要装置;(b)主要装置产生一编码信息;(c)各执行装置判断是否有后续连接的另一执行装置,其中,若执行装置有后续连接的另外执行装置,执行装置由主要装置开始依据其自身的编码信息,对应产生并写入一后续编码信息至其后续连接的另外执行装置作为另外执行装置的编码信息;若执行装置无后续连接装置时,执行装置回传其编码信息至主要装置作为一末端编码信息。
本发明进一步披露一种执行装置的堆叠系统与一种执行装置,堆叠系统包括一指令发送装置与一个以上执行装置。本发明的执行装置包括一第一接脚、一第二接脚、一第三接脚、一第一数据接脚、一第二数据接脚、一存储单元,以及一处理单元。各执行装置的处理单元分别连接其存储单元、第一接脚、第二接脚、第三接脚、第一数据接脚与第二数据接脚。各执行装置中,与指令发送装置直接连接者为一主要装置,其余各执行装置为一次要装置。指令发送装置包括一连接脚位与一数据脚位。其中,主要装置的第一接脚与第一数据接脚分别连接于指令发送装置的连接脚位与数据脚位,主要装置的第二接脚连接于次要装置的第三接脚,主要装置的第二数据接脚连接于次要装置的所述第一数据接脚,且主要装置的所述处理单元产生一编码信息并储存于其存储单元。次要装置的第二接脚连接于另外次要装置的第三接脚,且次要装置的第二数据接脚连接于另次要装置的第一数据接脚。
各执行装置的处理单元检测第一接脚以设定各执行装置为主要装置或次要装置,并对应更新其存储单元所储存的一主从信息。各处理单元进一步检测第二接脚以确认各执行装置有无后续连接的另外执行装置,并自主要装置开始,各执行装置的处理单元依其编码信息产生一后续编码信息,并通过其第二数据接脚传送至后续连接的另外执行装置的第一数据接脚。后续连接的另外执行装置的处理单元接收并储存此后续编码信息于其存储单元作为其编码信息。若执行装置无后续连接的另外执行装置,其处理单元回传其编码信息至主要装置储存于其存储单元作为一末端编码信息。
本发明不需复杂的通讯协议,如USB,即可简单地连接并自动设定各串接堆叠的执行装置的主从设定。此外,传送指令的主机装置仅需配置单一连接接口连接其中一台执行装置,即可命令后续多台串连堆叠的执行装置同时依据主从设定执行指令,不须较多的连接接口。
附图说明
图1是本发明的一种堆叠系统的一实施例的示意图;
图2是本发明的一种堆叠方法的一实施例的流程图;和
图3是本发明的一种堆叠系统与执行装置的方块图。
【主要元件符号说明】
11:数据脚位
111、112:连接脚位
21、31、41:第一数据接脚
22、32、42:第二数据接脚
113、214、314、414、223、323、423:发送端
114、213、313、413、224、324、424:接收端
100:指令发送装置
200、300、400:执行装置
110、210、220、310、320、410、420:连接端口
230、330、430:存储单元
240、340、440:处理单元
500:堆叠装置处理方法
510-590:步骤
211、311、411:第一接脚
221、321、421:第二接脚
212、312、412:第三接脚
222、322、422:第四接脚
具体实施方式
图1是本发明的一种执行装置的堆叠系统的一实施例的示意图。其中,堆叠系统的指令发送装置100以及执行装置200、300、400分别以其本身的连接端口110、210、220、310、320、410、420,串续连接形成堆叠。值得说明的是,本实施例的执行装置200、300、400虽各以两个连接端口210、220、310、320、410、420作为前后堆叠连接方式的说明,但本发明后续说明的相关接脚也可集中设置于单一连接端口中,或者也可以分散设置于多个连接端口中,而连接端口中各接脚或脚位的对应连接可利用一缆线与连接器的组合整体实现或各自拉线连接分别实现,本发明不以此为限。
图2是本发明的堆叠方法的一实施例流程图。堆叠方法可经由程序实现。程序可储存于一可读取记录介质中,如只读存储器(ROM)或闪存(FLASH),但本发明不以此为限,而使本发明的指令发送装置与执行装置读取此记录介质后执行此堆叠方法。
图3绘示本发明的堆叠系统及其各执行装置的功能方块图。参照图1、图2及图3。本实施例的堆叠方法500包括以下步骤:步骤510中,各执行装置200、300、400检测一联机状态确认各执行装置200、300、400目前的一主从设定。其中,与指令发送装置100直接连接的执行装置200,其主从设定为一主要设定;其余各执行装置300、400的主从设定为一次要设定。进一步而言,执行装置200、300、400的处理单元240、340、440分别检测其连接端口210、310、410的第一接脚211、311、411,以确认各执行装置200、300、400的主从设定,此技术内容将详述于后。
步骤520中,各执行装置200、300、400进一步以目前的主从设定,分别比对各执行装置自身所储存的主从信息。其中,执行装置200、300、400的主从信息储存于其存储单元230、330、430。步骤530中,若没有预存的主从信息或主从信息与主从设定不同时,执行装置200、300、400即依据其主从设定储存或更新其主从信息,本实施例的存储单元230、330、430可参考前述的可读取记录介质的技术内容,但本发明不以此为限。
步骤540中,依据各执行装置200、300、400的主从设定将各执行装置200、300、400分别设定为一主要装置与至少一次要装置。本发明的另一实施例,步骤510中各处理单元240、340、440进一步可预先读取其存储单元230、330、430所储存的主从信息,作为设定主要、次要执行装置的依据。惟本发明不以此为限,其它实施例中,进一步可略过步骤520与530,直接以各执行装置200、300、400的主从设定作为步骤540设定主要、次要执行装置的依据。
本发明的一实施例中,指令发送装置100可以是个人计算机、笔记型计算机或其它可发送指令的电子装置等,而各执行装置200、300、400可能是媒体播放器,或者也可能是网络通讯设备,而且执行装置的类型可能全部相同,或者也可能是不同类型;而指令发送装置100与执行装置200、300、400间,以及各执行装置200、300、400间连接用的连接端口110、210、220、310、320、410、420可以是一通用异步收发器(universal asynchronous receiver/transmitter,UART)接口,也可以是RS232接口,或是通过一通用输入输出(General PurposeI/O)接口实现,或是由上述接口的接脚组合而成所实现,本发明不以此为限。而本发明各实施例的连接脚位或接脚即以上述各接口所包括的脚位或接脚实现。而各处理单元240、340、440则是具有数据判断、运算及存取能力的元件或模块,例如一微控器(microcontroller),或者也可以是一具有此功能的芯片组(chip set),本发明的执行装置与处理单元的类型不以此为限。
本实施例中,指令发送装置100的连接脚位111是由通用UART接口的一RTS(Request to send)接脚实现,而各执行装置200、300、400的第一接脚211、311、411则由UART界面的一CTS(Clear to send)接脚实现,本实施例进一步设定连接脚位111上的一控制电压电平为一低电平逻辑信号,如接地(GND)的电压电平,并设定第一接脚211、311、411上的一第一电压电平为一高电平逻辑信号,如一电源(VCC)电压电平,但本发明并不以此为限,故连接脚位111与第一接脚211、311、411上也可以是相反的设定,或其它电平值的设定,而设定相关电压电平的技术可以是各处理单元240、340、440直接设定输出信号或以电路偏压的方式实现,但本发明并不以此为限。
本实施例步骤510中,处理单元240、340、440分别检测第一接脚211、311、411上的电压电平,以确认各执行装置200、300、400目前的主从设定。若指令发送装置100的连接脚位111连接于执行装置200的第一接脚211,连接脚位111上的控制电压电平会改变第一接脚211上原先的第一电压电平,故判断执行装置200为一主要设定。而执行装置300、400的第一接脚311、411并未连接到指令发送装置100而仍维持为原先的第一电压电平,令执行装置300、400被判断为次要设定。其中,维持第一接脚311、411原先第一电压电平的技术可以是将其开路(open),即不做任何连接以维持其第一电压电平,或者是将其连接到一同样具有高逻辑电平的接脚,如本实施例中由通用UART接口的一RTS接脚实现执行装置200、300、400的一第四接脚222、322、422,并设定其上同为第一电压电平,令第一接脚311、411因连接到前级执行装置200、300的第四接脚222、322而维持原先的第一电压电平。但本发明并不以此为限。故于步骤540中,执行装置200便被设定为主要装置。执行装置300、400被设定为次要装置。
步骤550中,由主要装置200的处理单元240产生一编码信息,其中所述编码信息即包括各执行装置的主次设定与连接次序设定,甚至包括执行装置类型的信息,由于主要装置200直接连接于指令发送装置100,在各执行装置中具有最先的次序与主要的地位,故由主要装置200先产生一编码信息,例如其内容可以是0,或者是(M,1),或者是(M,1,1),但本发明对所述编码信息的内容与格式并不加以限定,凡足以判别主次设定与连接次序设定,甚至执行装置类型或数目等的信息者均包括在内。
步骤560中,判断各执行装置200、300、400是否有后级连接的另外执行装置。本实施例中将各第二接脚221、321、421由UART界面的一CTS接脚实现,而各第三接脚212、312、412则由UART接口的一RTS接脚实现,本实施例进一步设定各第二接脚221、321、421上的一第二电压电平为一高电平逻辑信号,与设定各第三接脚212、312、412上的一第三电压电平为一低电平逻辑信号,但如前述技术,本发明关于接脚形式与电平的设定并不以此为限。
本实施例中通过各处理单元240、340、440检测第二接脚221、321、421的电压电平变化,确认执行装置200、300、400是否有后级连接的另外执行装置。若执行装置200、300具有后级的另外执行装置300、400,其第二接脚221、321会因连接于后级执行装置300、400的第三接脚312、412,令第三接脚312、412的第三电压电平改变其原先的第二电压电平。而执行装置400则没有后级连接的另外执行装置,使其第二接脚421维持于原先第二电压电平。
步骤570中,若执行装置有后级连接的另外执行装置,则有后级连接的执行装置200、300会依据其编码信息,对应产生一后续编码信息,并写入后续编码信息至后级连接的另外执行装置300、400,作为后级连接的另外执行装置300、430的编码信息。
在本发明的堆叠方法500中,自主要装置200开始依据其所产生的编码信息,对应产生一后续编码信息,并依其连接顺序,由其第二数据接脚22传输至后级连接的第一数据接脚31,以写入其后级连接的另外执行装置300,以作为其编码信息。执行装置300也通过其所收到的编码信息,再对应产生另一后续编码信息,并由其第二数据接脚32,传输至后级连接的第一数据接脚41,作为下一执行装置400的编码信息。在本实施例中,后续编码信息的内容对应其编码信息而来,例如前述主要装置便会分别产生1,或是(S,1),或者是(S,1,2)的后续编码信息,即执行装置200、300可通过将其编码信息的内容加1等处理,作为后续编码信息,惟本发明并不以此为限。
另外,本实施例也可由RS232、GPIO或其它接口的接脚,实现数据脚位与数据接脚以传输后续编码信息与其它信息,例如本实施例的数据脚位11、第一数据接脚21、31、41与第二数据接脚22、32、42等通过RS232接口中成对的接收端(RXD)与发送端(TXD)接脚交互连接所实现,即数据脚位11包括一发送端113与一接收端114,第一数据接脚21、31、41分别包括一接收端213、313、413与一发送端214、314、414,第二数据接脚22、32、42分别包括一接收端224、324、424与一发送端223、323、423,但在本发明其它实施例中也可通过单一数据接脚,例如内部集成电路(Inter-Integrated Circuit,I2C)的串行数据线(Serial data line,SDA)的技术,实现数据脚位11与数据接脚21、22、31、32、41、42等的信息传输而不需成对的收发端,惟本发明对数据脚位与接脚的设定并不以此为限。
步骤580中,若本实施例的一执行装置,如执行装置400,依上述步骤判断并无后续连接的另外执行装置,则回传执行装置400的编码信息至主要装置200作为一末端编码信息。如此,不需使用复杂的通讯协议,如USB等,由简单的连接接口,如UART,即可完成各执行装置200、300、400的连接,并自动识别并完成各装置的主从设定与对应的编码信息的设定。
步骤590中,进一步由执行装置200、300、400执行指令。本实施例中,由指令发送装置100的数据接脚11的发送端113发送一执行指令至主要装置200的第一数据接脚21的接收端213,主要装置200的处理单元240接收执行指令,且根据末端编码信息,对执行指令加以编码,例如将编码信息加入执行指令的内容,如一文件头部标记等,成为一编码指令。
如前所述,处理单元240根据末端编码信息可以得知整个堆叠系统上的执行装置数目与次序,进一步进而将欲执行的指令,对应各执行装置而编码形成编码指令,令各执行装置的处理单元得依据其目前的编码信息对编码指令加以译码以辨识出编码指令中其负责执行的部分并加以执行,而非其负责的编码指令则继续传送至对应的执行装置,值得注意的是,本发明的执行指令可以是一完整的数据,经由编码后交由各执行装置分工处理,例如一影音数据同时于多个播放器播放不同频道的内容,或者,本发明的执行指令也可以是独立数据,经由编码后仅由特定执行装置得译码处理,如经由特定网络装置发送,另外,主要装置200传送至其它执行装置的编码指令于本实施例可以是仅包括对应其它执行装置300、400的部分编码指令,或者也可以是完整的编码指令,而由其它执行装置300、400分别译码出其对应部分加以执行,但本发明不以此为限。
本实施例中,主要装置200的处理单元依据其自身编码信息译码并执行其本身所对应的编码指令,且通过其第二数据接脚22传送其它部分执行装置300、400所分别对应的编码指令至其后级连接的次要装置300。次要执行装置300接收此编码指令后,也以其处理单元340依其编码信息对应译码与执行其本身所对应的编码指令,并将对应至其它执行装置的编码指令,由其第二数据接脚32继续传送至其后级连接的次要装置400。以此类推,直到所有编码后的指令都传送至各个对应的执行装置200、300、400。
如此,指令传送装置100仅需配置简单的连接接口,通过其上的连接端口110连接其中一台执行装置200,各执行装置也通过此接口相互串续连接形成堆叠,指令传送装置100即可命令其后续多台串连堆叠的执行装置200、300、400同时间进行指令的执行,并使指令传送装置100不须具备较多连接接口也可以得到较多执行装置的支持。
此外,指令发送装置100也可由其数据接脚11的发送端113发送一读取指令至主要装置200的第一数据接脚21的接收端213。主要装置200的处理单元240由第一数据接脚21的发送端214,发送末端编码信息至指令发送装置100的数据接脚11的接收端114。于是,指令发送装置100可依据末端编码信息判断目前堆叠系统的堆叠方式,如执行装置数目与类型等,以产生对应的执行指令,于本发明其它实施例中,指令发送装置100所产生与发送的执行指令也可以是指令发送装置100依据末端编码信息已先经过编码的编码指令,本发明不以此为限。
在本发明的另一实施例中,各执行装置200、300、400的处理单元240、340、440进一步检测其第二接脚221、321、421的电压电平变化,确认是否有后级的连接状态变化(如新增或移除)。执行装置检测到有连接状态变化时,重新执行步骤510至步骤580。本实施例的技术内容与前述实施例类似,若执行装置400新插接于其它执行装置,则执行装置400的第二接脚421的第二电压电平会依据新插接的执行装置的第三接脚的第三电压电平而变化。若执行装置300后续连接的执行装置400被拔除,则执行装置300的第二接脚321会回复预设的第二电压电平。如此,不需复杂的通讯协议,也可提供热插拔的检测功能。
此外,在步骤570、590的一些实施例中,执行装置200传送后续编码信息或编码指令至后续连接的执行装置300进一步包括先通过其第二数据接脚22的发送端223,发送一开始写入信号至执行装置300的第一数据接脚31的接收端313。执行装置300接收到开始写入信号后,通过其第一数据接脚31的发送端314发送一确认开始信号至执行装置200的第二数据接脚22的接收端224。执行装置200接收确认开始信号后,通过其第二数据接脚22,依上述连接关系,传输后续编码信息或编码指令至的第一数据接脚31,以写入后续编码信息或编码指令至其后级连接的执行装置300的存储单元330。执行装置300接收并储存后续编码信息或编码指令后,通过其第三数据接脚31发送一确认接收信号与一结束信号至其前级连接的执行装置200第二数据接脚22。执行装置200接收确认接收信号与结束信号后,通过其第二数据接脚22发送一确认写入信号至执行装置300的第一数据接脚31,以完成数据传输的程序。同理,本实施例中,关于其它装置间的数据传送与前述末端编码信息的回传,均与这些步骤的技术类似,故不再赘述。
于本发明的其它实施例中,进一步包括若执行装置,如执行装置400,因未有后续连接的执行装置或后续连接装置发生问题,而未能接收到回传的确认开始信号时,则通过其第三数据接脚41,开始回传执行装置400的编码信息至主要装置200,作为末端编码信息,末端编码信息的回传,与前述内容类似,故不再赘述。
本发明的一实施例中,后级连接的执行装置进一步可判断其所接收的编码信息是否正确,例如本实施例中,后级连接的执行装置300,以其第一数据接脚31的接收端313接收来自执行装置200的后续编码信息,并由其处理单元340比对后续编码信息与其存储单元330储存的主从信息。若所接收的后续编码信息与其主从信息不符,例如主从设定、装置类型或数目的限制等有误,则由其第一数据接脚31的发送端314,发送一写入错误信号至前级连接的执行装置200的第二数据接脚22的接收端224,令执行装置200重新执行步骤570。如此一来,可确保各执行装置,例如执行装置200、300间的编码信息传送的正确。
在本发明的另一实施例,也可由连接于前的执行装置,例如执行装置200,判断其后级连接的执行装置300所接收的后续编码信息是否正确。由后级连接的执行装置300的第一数据接脚31的发送端314,发送其所接收的后续编码信息至执行装置200的第二数据接脚22的接收端224。由执行装置200判断其后级的后续编码信息是否正确。若后级连接的执行装置300所接收的后续编码信息错误,则执行装置200重新执行步骤570。如此,可确保各执行装置,如执行装置200、300间编码信息传送的正确。
本发明不仅避免繁杂的通讯协议,即可完成较多个执行装置的堆叠识别设定。此外,指令传送装置不需较多连接接口,仅需配置单一接口连接至其中一台执行装置,即可命令多台串连堆叠的执行装置进行指令的执行。
虽然本发明已以实施方式披露如上,然其并非用以限定本发明,任何本领域技术人员,在不脱离本发明的精神和范围内,当可作各种更动与润饰,因此本发明的保护范围当视所附的权利要求书所界定的范围为准。

Claims (16)

1.一种执行装置的堆叠方法,其特征在于所述堆叠方法应用于一指令发送装置与多个执行装置,所述堆叠方法包括:
(a)检测所述多个执行装置的一主从设定,以设定所述多个执行装置中连接于所述指令发送装置者为一主要装置,其余各所述执行装置为次要装置;
(b)由所述主要装置产生一编码信息;以及
(c)判断所述执行装置有无后续连接另外执行装置以处理所述编码信息;
其中,若有后续连接另外执行装置,所述执行装置依据其所述编码信息,对应产生并写入一后续编码信息至后续连接的另外执行装置作为另外执行装置的所述编码信息;若无后续连接另外执行装置,所述执行装置回传所述执行装置的所述编码信息至所述主要装置作为一末端编码信息。
2.如权利要求1所述的堆叠方法,其特征在于其中步骤(a)进一步包括:
读取所述执行装置所储存的一主从信息,以设定所述执行装置为所述主要装置与所述次要装置;其中
若所述执行装置未储存所述主从信息,储存所述主从设定作为所述主从信息;
若所述主从信息与所述主从设定不符,以所述主从设定更新所述主从信息。
3.如权利要求1所述的堆叠方法,其特征在于其中步骤(a)中检测所述执行装置的所述主从设定进一步包括:
设定所述指令发送装置的一连接脚位的一控制电压电平与所述执行装置的一第一接脚的一第一电压电平;以及
检测所述第一接脚的电压电平;
其中若所述连接脚位连接于所述第一接脚,令所述控制电压电平改变所述第一电压电平,则所述主从设定为一主要设定;若所述连接脚位未连接于所述第一接脚,所述第一电压电平不被改变,则所述主从设定为一次要设定。
4.如权利要求1所述的堆叠方法,其特征在于其中的步骤(c)进一步包括:
设定所述执行装置的一第二接脚的一第二电压电平与所述执行装置的一第三接脚的一第三电压电平;以及
检测所述执行装置的所述第二接脚的电压电平;
其中若所述执行装置的所述第二接脚连接于另外执行装置的所述第三接脚,令所述第三电压电平改变所述第二电压电平,则所述执行装置有后续连接的另外执行装置;若所述执行装置的所述第二接脚未连接于另外执行装置的所述第三接脚,所述第二电压电平不被改变,则所述执行装置无后续连接的另外执行装置。
5.如权利要求4所述的堆叠方法,其特征在于所述堆叠方法进一步包括:
检测所述执行装置的一连接状态变化,其中检测所述执行装置的所述连接状态变化的步骤包括:
若所述执行装置的所述第二接脚的所述第二电压电平改变为所述第三电压电平,则所述执行装置新连接至另外执行装置;
若所述第二接脚由所述第三电压电平回复为所述第二电压电平,则另外执行装置新拔除于所述执行装置;
其中若另外执行装置的连接状态变化时,重新执行步骤(a)、步骤(b)以及步骤(c)。
6.如权利要求1所述的堆叠方法,其特征在于其中的步骤(c)进一步包括:
所述执行装置发送一开始写入信号至另外执行装置;
另外执行装置发送一确认开始信号至所述执行装置;
所述执行装置写入所述后续编码信息至另外执行装置;
另外执行装置接收并储存所述后续编码信息后,发送一确认接收信号与一结束信号至所述执行装置;
所述执行装置发送一确认写入信号至另外执行装置;
若所述执行装置未接收所述确认开始信号,则回传所述执行装置的所述编码信息至所述主要装置作为所述末端编码信息;
由另外执行装置比对所述后续编码信息与一主从信息;其中
若所述后续编码信息与所述主从信息不符,则由另外执行装置发送一写入错误信号至所述执行装置,令所述执行装置重新执行步骤(c)。
7.如权利要求6所述的堆叠方法,其特征在于所述堆叠方法进一步包括:
由另外执行装置发送其所接收的所述后续编码信息至所述执行装置;以及由所述执行装置判断所述后续编码信息是否正确;
若另外执行装置所接收的所述后续编码信息错误,则所述执行装置重新执行步骤(c)。
8.如权利要求1所述的堆叠方法,其特征在于所述堆叠方法进一步包括:
由所述指令发送装置发送一执行指令至所述主要装置;
由所述主要装置根据所述末端编码信息,编码所述执行指令为一编码指令;
由所述执行装置依据其编码信息对应译码与执行所述编码指令或将所述编码指令传送至其连接的另外执行装置;
所述指令发送装置发送一读取指令至所述主要装置;
所述主要装置发送所述末端编码信息至所述指令发送装置;以及
所述指令发送装置依据所述末端编码信息产生所述执行指令。
9.一种执行装置的堆叠系统,其特征在于所述堆叠系统包括:
一指令发送装置,包括一连接脚位与一数据脚位;以及
多个执行装置,所述多个执行装置的每一个包括一第一接脚、一第二接脚、一第三接脚、一第一数据接脚、一第二数据接脚、一存储单元,以及一处理单元;
其中所述处理单元分别连接所述存储单元、所述第一接脚、所述第二接脚、所述第三接脚、所述第一数据接脚与所述第二数据接脚;所述多个执行装置中和所述指令发送装置连接者为一主要装置,其余各所述执行装置为一次要装置;所述主要装置的所述第一接脚与所述第一数据接脚分别连接于所述指令发送装置的所述连接脚位与所述数据脚位,所述主要装置的所述第二接脚与所述第二数据接脚分别连接于所述次要装置的所述第三接脚与所述第一数据接脚;所述次要装置的所述第二接脚与所述第二数据接脚分别连接于另外次要装置的所述第三接脚与所述第一数据接脚;所述主要装置的所述处理单元产生一编码信息并储存于其所述存储单元,各所述执行装置的所述处理单元进一步检测所述第二接脚以确认有无后级连接的另外执行装置,若有后续连接另外执行装置,所述执行装置依据其所述编码信息,对应产生一后续编码信息并经其所述第二数据接脚写入至后续连接的另外执行装置作为另外执行装置的所述编码信息;若无后续连接另外执行装置,所述执行装置经其所述第一数据接脚回传其所述编码信息至所述主要装置作为一末端编码信息。
10.如权利要求9所述的堆叠系统,其特征在于其中所述处理单元进一步预先读取所述存储单元所储存的一主从信息,并依据所述主从信息预设各所述执行装置为所述主要装置与所述次要装置。
11.如权利要求9所述的堆叠系统,其特征在于其中所述处理单元进一步检测所述第二接脚,若有另外执行装置的插拔,所述堆叠系统重新自所述主要装置开始向后级连接的另外执行装置传送所述后续编码信息。
12.如权利要求9所述的堆叠系统,其特征在于其中所述指令发送装置经由所述数据脚位发送一执行指令至所述主要装置,所述主要装置的所述处理单元根据所述末端编码信息编码所述执行指令为一编码指令,且依据其所述编码信息译码所述编码指令以对应执行所述编码指令;其中,若所述执行装置有后续连接的另外执行装置,所述执行装置将所述编码指令传送至另外执行装置,另外执行装置依据其所述编码信息译码所述编码指令以对应执行所述编码指令;其中所述指令发送装置由所述数据脚位发送一读取指令至所述主要装置,所述主要装置的所述处理单元由所述第一数据接脚发送所述末端编码信息至所述指令发送装置,所述指令发送装置依据所述末端编码信息产生所述执行指令。
13.一种执行装置,其特征在于所述执行装置包括:
一第一接脚;
一第二接脚;
一第三接脚;
一存储单元;以及
一处理单元;
其中所述处理单元分别连接所述存储单元、所述第一接脚、所述第二接脚与所述第三接脚,所述处理单元分别设定所述第一接脚的一第一电压电平、所述第二接脚的一第二电压电平与所述第三接脚的一第三电压电平,且所述处理单元进一步检测所述第一接脚与所述第二接脚;若所述第一接脚的电压电平发生变化,则所述处理单元设定所述执行装置为一主要装置,且产生一编码信息并储存至所述存储单元;若所述第一电压电平维持不变,则所述处理单元设定所述执行装置为一次要装置;所述处理单元进一步对应储存一主从设定于所述存储单元;若所述第二接脚的电压电平改变为所述第三电压电平,所述处理单元判断所述执行装置有后续连接的另外执行装置;若所述第二电压电平维持,所述处理单元判断所述执行装置无后续连接的另外执行装置。
14.如权利要求13所述的执行装置,其特征在于所述执行装置进一步包括:
一第一数据接脚;以及
一第二数据接脚;
其中,所述第一数据接脚与所述第二数据接脚分别连接所述处理单元;若所述执行装置有后续连接的另外执行装置,所述执行装置依据其所述编码信息产生一后续编码信息至其所述第二数据接脚,另外执行装置自其所述第一数据接脚接收所述后续编码信息并储存作为其所述编码信息;若所述执行装置无后续连接的另外执行装置,所述执行装置经其所述第一数据接脚回传其所述编码信息至所述主要装置作为一末端编码信息。
15.如权利要求14所述的执行装置,其特征在于其中所述主要装置进一步自所述第一数据接脚接收一执行指令,并根据所述末端编码信息编码所述执行指令为一编码指令,且依据其所述编码信息译码所述编码指令以对应执行所述编码指令;若所述执行装置有后续连接的另外执行装置,所述执行装置将所述编码指令传送至另外执行装置,另外执行装置依据其所述编码信息译码所述编码指令以对应执行所述编码指令。
16.如权利要求14所述的执行装置,其特征在于其中所述主要装置进一步自其所述第一数据接脚接收一编码指令,所述主要装置根据其所述编码信息译码所述编码指令以对应执行所述编码指令;若所述执行装置有后续连接的另外执行装置,所述执行装置将其编码指令传送至另外执行装置,另外执行装置依据其所述编码信息译码所述编码指令以对应执行所述编码指令。
CN201310087513.6A 2013-01-10 2013-03-19 执行装置及其堆叠方法与堆叠系统 Expired - Fee Related CN103927148B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW102100944 2013-01-10
TW102100944A TWI506536B (zh) 2013-01-10 2013-01-10 執行裝置及其堆疊方法與堆疊系統

Publications (2)

Publication Number Publication Date
CN103927148A CN103927148A (zh) 2014-07-16
CN103927148B true CN103927148B (zh) 2016-09-14

Family

ID=51061895

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310087513.6A Expired - Fee Related CN103927148B (zh) 2013-01-10 2013-03-19 执行装置及其堆叠方法与堆叠系统

Country Status (3)

Country Link
US (1) US9367506B2 (zh)
CN (1) CN103927148B (zh)
TW (1) TWI506536B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11989152B1 (en) * 2023-01-13 2024-05-21 Endress+Hauser SE+Co. KG Self-configuring UART interface and method of operation

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102523141A (zh) * 2011-11-25 2012-06-27 中国科学院光电技术研究所 一种通过使用通用串口技术使电子设备组网级联的方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020161844A1 (en) * 2001-02-27 2002-10-31 Overtoom Eric J. Method and apparatus for peer to peer communication over a master slave interface
US6775727B2 (en) * 2001-06-23 2004-08-10 Freescale Semiconductor, Inc. System and method for controlling bus arbitration during cache memory burst cycles
US7237041B2 (en) * 2002-12-02 2007-06-26 Adc Telecommunications, Inc. Systems and methods for automatic assignment of identification codes to devices
US7346051B2 (en) * 2004-06-25 2008-03-18 Matsushita Electric Industrial Co., Ltd. Slave device, master device and stacked device
TWI268423B (en) * 2004-12-03 2006-12-11 Hon Hai Prec Ind Co Ltd System and method for configuring I2C address dynamically
CN100385872C (zh) * 2005-11-18 2008-04-30 宁波大学 具有通用智能网络节点的通用智能网络
CN201035349Y (zh) * 2007-04-29 2008-03-12 陈冀生 顺位主从同步控制电路装置
US8700830B2 (en) * 2007-11-20 2014-04-15 Spansion Llc Memory buffering system that improves read/write performance and provides low latency for mobile systems
US7565470B2 (en) * 2007-12-04 2009-07-21 Holylite Microelectronics Corp. Serial bus device with address assignment by master device
US7856520B2 (en) * 2008-01-04 2010-12-21 Silicon Image, Inc. Control bus for connection of electronic devices
JP2009194731A (ja) * 2008-02-15 2009-08-27 Fujitsu Ltd スレーブ装置、並びに、データ伝送システム及び方法
US8275914B2 (en) * 2008-10-16 2012-09-25 Silicon Image, Inc. Discovery of connections utilizing a control bus
WO2011076259A1 (en) * 2009-12-22 2011-06-30 Verigy (Singapore) Pte. Ltd. Tapped transmission line structure, test board, automated test equipment and method for providing signals to a plurality of devices
US8473663B2 (en) * 2010-01-22 2013-06-25 United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Stackable form-factor peripheral component interconnect device and assembly
CN102255978B (zh) * 2010-05-20 2014-08-13 凹凸电子(武汉)有限公司 地址配置装置、方法以及系统
US20120331194A1 (en) * 2011-06-23 2012-12-27 Apple Inc. Interface extender for portable electronic devices
TW201405315A (zh) * 2012-07-30 2014-02-01 Acer Inc 支援雙主控裝置的資料路由系統
TW201407362A (zh) * 2012-08-08 2014-02-16 Acer Inc 堆疊式電子系統

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102523141A (zh) * 2011-11-25 2012-06-27 中国科学院光电技术研究所 一种通过使用通用串口技术使电子设备组网级联的方法

Also Published As

Publication number Publication date
CN103927148A (zh) 2014-07-16
TWI506536B (zh) 2015-11-01
TW201428609A (zh) 2014-07-16
US9367506B2 (en) 2016-06-14
US20140195707A1 (en) 2014-07-10

Similar Documents

Publication Publication Date Title
CN102203755B (zh) 利用控制总线发现连接
CN101911000B (zh) 用于连接电子装置的控制总线
CN100458722C (zh) 一种通过pc对i2c接口器件进行调试的系统及方法
CN108885601A (zh) Usb多主机端点反射器集线器
CN103248420B (zh) 检测光纤连接的方法、标识光纤连接的方法及系统和装置
CN102387074B (zh) 业务线卡在位检测及复位方法及一种主控制卡和业务线卡
CN104731007A (zh) 功能安全plc背板通信组件及通信方法
CN105243044B (zh) 基于串口的管理系统及管理方法
CN107562668A (zh) 总线死锁恢复系统和方法
CN104484685B (zh) 一种批量发行智能卡的方法及系统
CN100444147C (zh) 主设备及其控制方法和具有主设备的电子设备
CN101325090A (zh) 通过使循环冗余码线路相对于数据线路偏移改善等待时间
CN105573951A (zh) 一种针对数据流传输的ahb总线接口系统
CN106126465B (zh) 一种数据传输方法及装置
CN110347529A (zh) 用于执行错误侦测协议的存储器装置及方法
CN104238517B (zh) 一种profibus-dpv1通信主站的通信方法
CN105068955A (zh) 一种局部总线结构及数据交互方法
CN103927148B (zh) 执行装置及其堆叠方法与堆叠系统
CN101685433B (zh) 由主装置指定地址的串联总线装置
CN103761202B (zh) 一种数据存储节点硬盘盘位识别方法及系统
CN106649187B (zh) 一种芯片自动化外设协议选择的方法
TW201007440A (en) Method of control in a multimedia data service system and system thereof
CN106584862A (zh) 一种内置Web服务的3D打印WIFI控制系统及其控制方法
CN102662902B (zh) 一种防止i2c总线锁定的方法、装置及系统
CN104332129A (zh) 拼接单元数据回传方法、拼接单元及拼接显示器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160914

Termination date: 20210319

CF01 Termination of patent right due to non-payment of annual fee