TW201428609A - 執行裝置及其堆疊方法與堆疊系統 - Google Patents

執行裝置及其堆疊方法與堆疊系統 Download PDF

Info

Publication number
TW201428609A
TW201428609A TW102100944A TW102100944A TW201428609A TW 201428609 A TW201428609 A TW 201428609A TW 102100944 A TW102100944 A TW 102100944A TW 102100944 A TW102100944 A TW 102100944A TW 201428609 A TW201428609 A TW 201428609A
Authority
TW
Taiwan
Prior art keywords
pin
executing
execution
information
instruction
Prior art date
Application number
TW102100944A
Other languages
English (en)
Other versions
TWI506536B (zh
Inventor
Yu-Chien Wang
Original Assignee
Accton Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Accton Technology Corp filed Critical Accton Technology Corp
Priority to TW102100944A priority Critical patent/TWI506536B/zh
Priority to CN201310087513.6A priority patent/CN103927148B/zh
Priority to US13/925,838 priority patent/US9367506B2/en
Publication of TW201428609A publication Critical patent/TW201428609A/zh
Application granted granted Critical
Publication of TWI506536B publication Critical patent/TWI506536B/zh

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4063Device-to-bus coupling
    • G06F13/4068Electrical coupling

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)
  • Small-Scale Networks (AREA)
  • Communication Control (AREA)

Abstract

一種執行裝置之堆疊方法包含偵測各執行裝置之一主從設定,以分別設定執行裝置為一主要裝置與一次要裝置;主要裝置並產生一編碼資訊;偵測各執行裝置是否後續連接另外執行裝置以處理編碼資訊,若執行裝置有後續連接之另外執行裝置,執行裝置依據其編碼資訊,對應產生一後續編碼資訊,並寫入至後級連接之執行裝置以作為其編碼資訊。若執行裝置無後續連接之另外執行裝置,回傳此執行裝置之編碼資訊至主要裝置作為一末端編碼資訊。

Description

執行裝置及其堆疊方法與堆疊系統
本發明關於一種執行裝置及其堆疊方法與堆疊系統,特別是關於一種辨識堆疊狀態並執行指令之執行裝置及其堆疊方法與堆疊系統。
目前要讓具有微控制器(Micro-Controller)或系統單晶片(System on Chip)之執行裝置與電腦(Personal Computer,PC)等主機連線運作時,常透過USB(Universal Serial Bus)或RS-232(Recommended Standard number 232)等連接介面。
然而,傳統RS-232介面無法實現多數執行裝置之堆疊連結,即數個執行裝置間的串連式連接。而USB協定的複雜度高,在主機端也需額外開發相容的驅動程式,不僅曠日費時,且主機本身亦需具有相當數量之USB連接埠,方可同時連接多個執行裝置。
因此,本發明提供一種執行裝置之堆疊方法,應用於一指令發送裝置與至少一個執行裝置。堆疊方法包含下列步驟:(a)各執行裝置偵測一連線狀態確認各執行裝置目前之一主從設定,將執行裝置分別設定為一主要裝置與一次要裝置;(b)主要裝置產生一編碼資訊;(c)各執行裝置判斷是否有後續連接之另一執行裝置,其中,若執行裝 置有後續連接之另外執行裝置,執行裝置由主要裝置開始依據其自身之編碼資訊,對應產生並寫入一後續編碼資訊至其後續連接之另外執行裝置作為另外執行裝置之編碼資訊;若執行裝置無後續連接裝置時,執行裝置回傳其編碼資訊至主要裝置作為一末端編碼資訊。
本發明更揭露一種執行裝置之堆疊系統與一種執行裝置,堆疊系統包含一指令發送裝置與一個以上執行裝置。本發明之執行裝置包含一第一接腳、一第二接腳、一第三接腳、一第一資料接腳、一第二資料接腳、一記憶單元,以及一處理單元。各執行裝置之處理單元分別連接其記憶單元、第一接腳、第二接腳、第三接腳、第一資料接腳與第二資料接腳。各執行裝置中,與指令發送裝置直接連接者為一主要裝置,其餘各執行裝置為一次要裝置。指令發送裝置包含一連接腳位與一資料腳位。其中,主要裝置之第一接腳與第一資料接腳分別連接於指令發送裝置之連接腳位與資料腳位,主要裝置之第二接腳連接於次要裝置之第三接腳,主要裝置之第二資料接腳連接於次要裝置之該第一資料接腳,且主要裝置之該處理單元產生一編碼資訊並儲存於其記憶單元。次要裝置之第二接腳連接於另外次要裝置之第三接腳,且次要裝置之第二資料接腳連接於另次要裝置之第一資料接腳。
各執行裝置之處理單元偵測第一接腳以設定各執行裝置為主要裝置或次要裝置,並對應更新其記憶單元所儲存之一主從資訊。各處理單元更偵測第二接腳以確認各執行裝置有無後續連接之另外執行裝置,並自主要裝置開始, 各執行裝置之處理單元依其編碼資訊產生一後續編碼資訊,並透過其第二資料接腳傳送至後續連接之另外執行裝置之第一資料接腳。後續連接之另外執行裝置之處理單元接收並儲存此後續編碼資訊於其記憶單元作為其編碼資訊。若執行裝置無後續連接之另外執行裝置,其處理單元回傳其編碼資訊至主要裝置儲存於其記憶單元作為一末端編碼資訊。
本發明不需複雜的通訊協定,如USB,即可簡單地連接並自動設定各串接堆疊之執行裝置之主從設定。此外,傳送指令之主機裝置僅需配置單一連接介面連接其中一台執行裝置,即可命令後續多台串連堆疊之執行裝置同時依據主從設定執行指令,不須多數的連接介面。
第1圖係本發明之一種執行裝置之堆疊系統之一實施例示意圖。其中,堆疊系統之指令發送裝置100以及執行裝置200、300、400分別以其本身之連接埠110、210、220、310、320、410、420,串續連接形成堆疊。值得說明的是,本實施例之執行裝置200、300、400雖各以兩個連接埠210、220、310、320、410、420作為前後堆疊連接態樣之說明,但本發明後續說明的相關接腳亦可集中設置於單一連接埠中,或者也可以分散設置於多數連接埠中,而連接埠中各接腳或腳位之對應連接可利用一纜線與連接器之組合整體實現或各自拉線連接分別實現,本發明不以此為限。
第2圖係本發明之堆疊方法之一實施例流程圖。堆疊 方法可經由程式實現。程式可儲存於一可讀取記錄媒體中,如唯讀記憶體(ROM)或快閃記憶體(FLASH),但本發明不以此為限,而使本發明之指令發送裝置與執行裝置讀取此記錄媒體後執行此堆疊方法。
第3圖繪示本發明之堆疊系統及其各執行裝置之功能方塊圖。參照第1圖、第2圖及第3圖。本實施例之堆疊方法500包含以下步驟:步驟510中,各執行裝置200、300、400偵測一連線狀態確認各執行裝置200、300、400目前之一主從設定。其中,與指令發送裝置100直接連接之執行裝置200,其主從設定為一主要設定;其餘各執行裝置300、400之主從設定為一次要設定。進一步而言,執行裝置200、300、400之處理單元240、340、440分別偵測其連接埠210、310、410之第一接腳211、311、411,以確認各執行裝置200、300、400之主從設定,此技術內容將詳述於後。
步驟520中,各執行裝置200、300、400更以目前之主從設定,分別比對各執行裝置自身所儲存之主從資訊。其中,執行裝置200、300、400之主從資訊係儲存於其記憶單元230、330、430。步驟530中,若沒有預存之主從資訊或主從資訊與主從設定不同時,執行裝置200、300、400即依據其主從設定儲存或更新其主從資訊,本實施例之記憶單元230、330、430可參考前述之可讀取記錄媒體之技術內容,但本發明不以此為限。
步驟540中,依據各執行裝置200、300、400之主從設定將各執行裝置200、300、400分別設定為一主要裝置 與至少一次要裝置。本發明之另一實施例,步驟510中各處理單元240、340、440更可預先讀取其記憶單元230、330、430所儲存之主從資訊,作為設定主要、次要執行裝置之依據。惟本發明不以此為限,其他實施例中,更可略過步驟520與530,直接以各執行裝置200、300、400之主從設定作為步驟540設定主要、次要執行裝置之依據。
本發明之一實施例中,指令發送裝置100可以是個人電腦、筆記型電腦或其他可發送指令之電子裝置等,而各執行裝置200、300、400可能是媒體播放器,或者也可能是網路通訊設備,而且執行裝置之類型可能全部相同,或者也可能是不同類型;而指令發送裝置100與執行裝置200、300、400間,以及各執行裝置200、300、400之間連接用的連接埠110、210、220、310、320、410、420可以是一通用異步收發器(universal asynchronous receiver/transmitter,UART)介面,也可以是RS232介面,或是藉由一通用輸入輸出(General Purpose I/O)介面實現,或是由上述介面之接腳組合而成所實現,本發明不以此為限。而本發明各實施例的連接腳位或接腳即以上述各介面所包含的腳位或接腳實現。而各處理單元240、340、440則是具有資料判斷、運算及存取能力的元件或模組,例如一微控器(microcontroller),或者也可以是一具有此功能的晶片組(chip set),本發明之執行裝置與處理單元之類型不以此為限。
本實施例中,指令發送裝置100之連接腳位111係藉由通用UART介面之一RTS(Request to send)接腳實現, 而各執行裝置200、300、400之第一接腳211、311、411則由UART介面之一CTS(Clear to send)接腳實現,本實施例更設定連接腳位111上之一控制電壓準位為一低準位邏輯訊號,如接地(GND)的電壓準位,並設定第一接腳211、311、411上之一第一電壓準位為一高準位邏輯訊號,如一電源(VCC)電壓準位,但本發明並不以此為限,故連接腳位111與第一接腳211、311、411上亦可以是相反的設定,或其他準位值的設定,而設定相關電壓準位的技術可以是各處理單元240、340、440直接設定輸出訊號或以電路偏壓的方式實現,但本發明並不以此為限。
本實施例步驟510中,處理單元240、340、440分別偵測第一接腳211、311、411上之電壓準位,以確認各執行裝置200、300、400目前之主從設定。若指令發送裝置100之連接腳位111連接於執行裝置200之第一接腳211,連接腳位111上之控制電壓準位會改變第一接腳211上原先之第一電壓準位,故判斷執行裝置200為一主要設定。而執行裝置300、400之第一接腳311、411並未連接到指令發送裝置100而仍維持為原先的第一電壓準位,令執行裝置300、400被判斷為次要設定。其中,維持第一接腳311、411原先第一電壓準位的技術可以是將其開路(open),即不做任何連接以維持其第一電壓準位,或者是將其連接到一同樣具有高邏輯準位的接腳,如本實施例中由通用UART介面之一RTS接腳實現執行裝置200、300、400之一第四接腳222、322、422,並設定其上同為第一電壓準位,令第一接腳311、411因連接到前級執行裝置200、 300之第四接腳222、322而維持原先的第一電壓準位。但本發明並不以此為限。故於步驟540中,執行裝置200便被設定為主要裝置。執行裝置300、400被設定為次要裝置。
步驟550中,由主要裝置200之處理單元240產生一編碼資訊,其中該編碼資訊即包含各執行裝置之主次設定與連接次序設定,甚至包含執行裝置類型之資訊,由於主要裝置200係直接連接於指令發送裝置100,在各執行裝置中具有最先的次序與主要的地位,故由主要裝置200先產生一編碼資訊,例如其內容可以是0,或者是(M,1),或者是(M,1,1),但本發明對此等編碼資訊之內容與格式並不加以限定,凡足以判別主次設定與連接次序設定,甚至執行裝置類型或數目等之資訊者均包含在內。
步驟560中,判斷各執行裝置200、300、400是否有後級連接之另外執行裝置。本實施例中將各第二接腳221、321、421藉由UART介面之一CTS接腳實現,而各第三接腳212、312、412則由UART介面之一RTS接腳實現,本實施例更設定各第二接腳221、321、421上之一第二電壓準位為一高準位邏輯訊號,與設定各第三接腳212、312、412上之一第三電壓準位為一低準位邏輯訊號,但如前述技術,本發明關於接腳形式與準位之設定並不以此為限。
本實施例中藉由各處理單元240、340、440偵測第二接腳221、321、421之電壓準位變化,確認執行裝置200、300、400是否有後級連接之另外執行裝置。若執行裝置200、300具有後級之另外執行裝置300、400,其第二接腳221、321會因連接於後級執行裝置300、400之第三接腳 312、412,令第三接腳312、412之第三電壓準位改變其原先之第二電壓準位。而執行裝置400則沒有後級連接之另外執行裝置,使其第二接腳421維持於原先第二電壓準位。
步驟570中,若執行裝置有後級連接之另外執行裝置,則有後級連接之執行裝置200、300會依據其編碼資訊,對應產生一後續編碼資訊,並寫入後續編碼資訊至後級連接之另外執行裝置300、400,作為後級連接之另外執行裝置300、430之編碼資訊。
在本發明的堆疊方法500中,係自主要裝置200開始依據其所產生之編碼資訊,對應產生一後續編碼資訊,並依其連接順序,藉由其第二資料接腳22,傳輸至後級連接之第一資料接腳31,以寫入其後級連接之另外執行裝置300,以作為其編碼資訊。執行裝置300亦藉由其所收到的編碼資訊,再對應產生另一後續編碼資訊,並藉由其第二資料接腳32,傳輸至後級連接之第一資料接腳41,做為下一執行裝置400的編碼資訊。在本實施例中,後續編碼資訊之內容係對應其編碼資訊而來,例如前述主要裝置便會分別產生1,或是(S,1),或者是(S,1,2)的後續編碼資訊,即執行裝置200、300可藉由將其編碼資訊之內容加1等處理,作為後續編碼資訊,惟本發明並不以此為限。
另外,本實施例亦可藉由RS232、GPIO或其他介面之接腳,實現資料腳位與資料接腳以傳輸後續編碼資訊與其他資訊,例如本實施例之資料腳位11、第一資料接腳21、31、41與第二資料接腳22、32、42等係透過RS232介面中成對的接收端(RXD)與發送端(TXD)接腳交互連接所實 現,即資料腳位11包含一發送端113與一接收端114,第一資料接腳21、31、41分別包含一接收端213、313、413與一發送端214、314、414,第二資料接腳22、32、42分別包含一接收端224、324、424與一發送端223、323、423,但在本發明其他實施例中亦可藉由單一資料接腳,例如內部積體電路(Inter-Integrated Circuit,I2C)之串列數據線(Serial data line,SDA)之技術,實現資料腳位11與資料接腳21、22、31、32、41、42等的資訊傳輸而不需成對的收發端,惟本發明對資料腳位與接腳之設定並不以此為限。
步驟580中,若本實施例之一執行裝置,如執行裝置400,依上述步驟判斷並無後續連接之另外執行裝置,則回傳執行裝置400之編碼資訊至主要裝置200作為一末端編碼資訊。如此,不需使用複雜的通訊協定,如USB等,藉由簡單的連接介面,如UART,即可完成各執行裝置200、300、400之連接,並自動識別並完成各裝置之主從設定與對應的編碼資訊之設定。
步驟590中,更藉由執行裝置200、300、400執行指令。本實施例中,係藉由指令發送裝置100之資料接腳11之發送端113發送一執行指令至主要裝置200之第一資料接腳21之接收端213,主要裝置200之處理單元240接收執行指令,且根據末端編碼資訊,對執行指令加以編碼,例如將編碼資訊加入執行指令之內容,如一檔頭標示等,成為一編碼指令。
如前所述,處理單元240根據末端編碼資訊可以得知整個堆疊系統上的執行裝置數目與次序,更進而將欲執行 的指令,對應各執行裝置而編碼形成編碼指令,令各執行裝置之處理單元得依據其目前之編碼資訊對編碼指令加以解碼以辨識出編碼指令中其負責執行的部分並加以執行,而非其負責的編碼指令則繼續傳送至對應的執行裝置,值得注意的是,本發明的執行指令可以是一完整的資料,經由編碼後交由各執行裝置分工處理,例如一影音資料同時於多個播放器播放不同頻道之內容,或者,本發明的執行指令也可以是獨立資料,經由編碼後僅由特定執行裝置得解碼處理,如經由特定網路裝置發送,另外,主要裝置200傳送至其他執行裝置的編碼指令於本實施例可以是僅包含對應其他執行裝置300、400之部分編碼指令,或者也可以是完整的編碼指令,而由其他執行裝置300、400分別解碼出其對應部分加以執行,但本發明不以此為限。
本實施例中,主要裝置200之處理單元依據其自身編碼資訊解碼並執行其本身所對應的編碼指令,且透過其第二資料接腳22傳送其他部分執行裝置300、400所分別對應之編碼指令至其後級連接之次要裝置300。次要執行裝置300接收此編碼指令後,亦以其處理單元340依其編碼資訊對應解碼與執行其本身所對應的編碼指令,並將對應至其他執行裝置之編碼指令,藉由其第二資料接腳32繼續傳送至其後級連接之次要裝置400。以此類推,直到所有編碼後之指令都傳送至各個對應的執行裝置200、300、400。
如此,指令傳送裝置100僅需配置簡單的連接介面,透過其上之連接埠110連接其中一台執行裝置200,各執行裝置亦透過此介面相互串續連接形成堆疊,指令傳送裝 置100即可命令其後續多台串連堆疊之執行裝置200、300、400同時間進行指令之執行,並使指令傳送裝置100不須具備多數連接介面也可以得到多數執行裝置之支援。
此外,指令發送裝置100亦可藉由其資料接腳11之發送端113,發送一讀取指令至主要裝置200之第一資料接腳21之接收端213。主要裝置200之處理單元240藉由第一資料接腳21之發送端214,發送末端編碼資訊至指令發送裝置100之資料接腳11之接收端114。於是,指令發送裝置100可依據末端編碼資訊判斷目前堆疊系統的堆疊態樣,如執行裝置數目與類型等,以產生對應之執行指令,於本發明其他實施例中,指令發送裝置100所產生與發送之執行指令也可以是指令發送裝置100依據末端編碼資訊已先經過編碼的編碼指令,本發明不以此為限。
在本發明之另一實施例中,各執行裝置200、300、400之處理單元240、340、440更偵測其第二接腳221、321、421之電壓準位變化,確認是否有後級之連接狀態變化(如新增或移除)。執行裝置偵測到有連接狀態變化時,重新執行步驟510至步驟580。本實施例之技術內容與前述實施例類似,若執行裝置400新插接於其他執行裝置,則執行裝置400之第二接腳421之第二電壓準位會依據新插接之執行裝置之第三接腳之第三電壓準位而變化。若執行裝置300後續連接之執行裝置40被拔除,則執行裝置300之第二接腳321會回復預設之第二電壓準位。如此,不需複雜的通訊協定,亦可提供熱插拔之偵測功能。
此外,在步驟570、590之一些實施例中,執行裝置 200傳送後續編碼資訊或編碼指令至後續連接之執行裝置300係更包含先透過其第二資料接腳22之發送端223,發送一開始寫入訊號至執行裝置300之第一資料接腳31之接收端313。執行裝置300接收到開始寫入訊號後,透過其第一資料接腳31之發送端314發送一確認開始訊號至執行裝置200之第二資料接腳22之接收端224。執行裝置200接收確認開始訊號後,透過其第二資料接腳22,依上述連接關係,傳輸後續編碼資訊或編碼指令至之第一資料接腳31,以寫入後續編碼資訊或編碼指令至其後級連接之執行裝置300之記憶單元330。執行裝置300接收並儲存後續編碼資訊或編碼指令後,透過其第三資料接腳31發送一確認接收訊號與一結束訊號至其前級連接之執行裝置200第二資料接腳22。執行裝置200接收確認接收訊號與結束訊號後,透過其第二資料接腳22發送一確認寫入訊號至執行裝置300之第一資料接腳31,以完成資料傳輸的程序。同理,本實施例中,關於其他裝置間的資料傳送與前述末端編碼資訊的回傳,均與此等步驟之技術類似,故不再贅述。
於本發明之其他實施例中,更包含若執行裝置,如執行裝置400,因未有後續連接之執行裝置或後續連接裝置發生問題,而未能接收到回傳之確認開始訊號時,則透過其第三資料接腳41,開始回傳執行裝置400之編碼資訊至主要裝置200,作為末端編碼資訊,末端編碼資訊的回傳,與前述內容類似,故不再贅述。
本發明之一實施例中,後級連接之執行裝置更可判斷其所接收之編碼資訊是否正確,例如本實施例中,後級連 接之執行裝置300,以其第一資料接腳31之接收端313接收來自執行裝置200之後續編碼資訊,並藉由其處理單元340比對後續編碼資訊與其記憶單元330儲存之主從資訊。若所接收之後續編碼資訊與其主從資訊不符,例如主從設定、裝置類型或數目之限制等有誤,則藉由其第一資料接腳31之發送端314,發送一寫入錯誤訊號至前級連接之執行裝置200之第二資料接腳22之接收端224,令執行裝置200重新執行步驟570。如此一來,可確保各執行裝置,例如執行裝置200、300間的編碼資訊傳送的正確。
在本發明之另一實施例,亦可藉由連接於前之執行裝置,例如執行裝置200,判斷其後級連接之執行裝置300所接收之後續編碼資訊是否正確。藉由後級連接之執行裝置300之第一資料接腳31之發送端314,發送其所接收之後續編碼資訊至執行裝置200之第二資料接腳22之接收端224。藉由執行裝置200判斷其後級之後續編碼資訊是否正確。若後級連接之執行裝置300所接收之後續編碼資訊錯誤,則執行裝置200重新執行步驟570。如此,可確保各執行裝置,如執行裝置200、300間編碼資訊傳送的正確。
本發明不僅避免繁雜的通訊協定,即可完成多數個執行裝置之堆疊識別設定。此外,指令傳送裝置不需多數連接介面,僅需配置單一介面連接至其中一台執行裝置,即可命令多台串連堆疊之執行裝置進行指令之執行。
雖然本發明已以實施方式揭露如上,然其並非用以限定本發明,任何熟習此技藝者,在不脫離本發明之精神和範圍內,當可作各種之更動與潤飾,因此本發明之保護範 圍當視後附之申請專利範圍所界定者為準。
11‧‧‧資料腳位
111‧‧‧連接腳位
21、31、41‧‧‧第一資料接腳
22、32、41‧‧‧第二資料接腳
113、214、314、414‧‧‧發送端
114、213、313、413‧‧‧接收端
100‧‧‧指令發送裝置
200、300、400‧‧‧執行裝置
110、210、220、310、320、410、420‧‧‧連接埠
230、330、430‧‧‧記憶單元
240、340、440‧‧‧處理單元
500‧‧‧堆疊裝置處理方法
510-590‧‧‧步驟
211、311、411‧‧‧第一接腳
221、321、421‧‧‧第二接腳
212、312、412‧‧‧第三接腳
222、322、422‧‧‧第四接腳
第1圖係本發明之一種堆疊系統之一實施例示意圖。
第2圖係本發明之一種堆疊方法之一實施例流程圖。
第3圖係本發明之一種堆疊系統與執行裝置之方塊圖。
500‧‧‧執行裝置之堆疊方法
510-590‧‧‧步驟

Claims (16)

  1. 一種執行裝置之堆疊方法,應用於一指令發送裝置與一執行裝置,該堆疊方法包含:(a)偵測該執行裝置之一主從設定,以設定該執行裝置為一主要裝置與一次要裝置;(b)藉由該主要裝置產生一編碼資訊;以及(c)判斷該執行裝置有無後續連接另該執行裝置以處理該編碼資訊;其中,若有後續連接另該執行裝置,該執行裝置依據其該編碼資訊,對應產生並寫入一後續編碼資訊至後續連接之另該執行裝置作為另該執行裝置之該編碼資訊;若無後續連接另該執行裝置,該執行裝置回傳該執行裝置之該編碼資訊至該主要裝置作為一末端編碼資訊。
  2. 如請求項1所述之堆疊方法,其中步驟(a)更包含:讀取該執行裝置所儲存之一主從資訊,以設定該執行裝置為該主要裝置與該次要裝置;其中若該執行裝置未儲存該主從資訊,儲存該主從設定作為該主從資訊;若該主從資訊與該主從設定不符,以該主從設定更新該主從資訊。
  3. 如請求項1所述之堆疊方法,其中步驟(a)中偵測該執行裝置之該主從設定更包含:設定該指令發送裝置之一連接腳位之一控制電壓準位與該執行裝置之一第一接腳之一第一電壓準位;以及 偵測該第一接腳之電壓準位;其中若該連接腳位連接於該第一接腳,令該控制電壓準位改變該第一電壓準位,則該主從設定為一主要設定;若該第一電壓準位維持,則該主從設定為一次要設定。
  4. 如請求項1所述之堆疊方法,其中之步驟(c)更包含:設定該執行裝置之一第二接腳之一第二電壓準位與該執行裝置之一第三接腳之一第三電壓準位;以及偵測該執行裝置之該第二接腳之電壓準位;其中若該執行裝置之該第二接腳連接於另該執行裝置之該第三接腳,令該第三電壓準位改變該第二電壓準位,則該執行裝置有後續連接之另該執行裝置;若該第二電壓準位維持,則該執行裝置無後續連接之另該執行裝置。
  5. 如請求項4所述之堆疊方法,更包含:偵測該執行裝置之一連接狀態變化,其中偵測該執行裝置之該連接狀態變化之步驟包含:若該執行裝置之該第二接腳之該第二電壓準位改變為該第三電壓準位,則該執行裝置新連接至另該執行裝置;若該第二接腳由該第三電壓準位回復為該第二電壓準位,則另該執行裝置新拔除於該執行裝置;其中若另該執行裝置之連接狀態變化時,重新執行步驟(a)、步驟(b)以及步驟(c)。
  6. 如請求項1所述之堆疊方法,其中之步驟(c)更包含:該執行裝置發送一開始寫入訊號至另該執行裝置;另該執行裝置發送一確認開始訊號至該執行裝置;該執行裝置寫入該後續編碼資訊至另該執行裝置;另該執行裝置接收並儲存該後續編碼資訊後,發送一確認接收訊號與一結束訊號至該執行裝置;該執行裝置發送一確認寫入訊號至另該執行裝置;若該執行裝置未接收該確認開始訊號,則回傳該執行裝置之該編碼資訊至該主要裝置作為該末端編碼資訊;藉由另該執行裝置比對該後續編碼資訊與其該主從資訊;其中若該後續編碼資訊與其該主從資訊不符,則藉由另該執行裝置發送一寫入錯誤訊號至該執行裝置,令該執行裝置重新執行步驟(c)。
  7. 如請求項6所述之堆疊方法,更包含:藉由另該執行裝置發送其所接收之該後續編碼資訊至該執行裝置;以及藉由該執行裝置判斷該後續編碼資訊是否正確;若另該執行裝置所接收之該後續編碼資訊錯誤,則該執行裝置重新執行步驟(c)。
  8. 如請求項1所述之堆疊方法,更包含:藉由該指令發送裝置發送一執行指令至該主要裝置;藉由該主要裝置根據該末端編碼資訊,編碼該執行指 令為一編碼指令;藉由該執行裝置依據其編碼資訊對應解碼與執行該編碼指令或將該編碼指令傳送至其連接之另該執行裝置;該指令發送裝置發送一讀取指令至該主要裝置;該主要裝置發送該末端編碼資訊至該指令發送裝置;以及該指令發送裝置依據該末端編碼資訊產生該執行指令。
  9. 一種執行裝置之堆疊系統,包含:一指令發送裝置,包含一連接腳位與一資料腳位;以及一執行裝置,包含一第一接腳、一第二接腳、一第三接腳、一第一資料接腳、一第二資料接腳、一記憶單元,以及一處理單元;其中該處理單元分別連接該記憶單元、該第一接腳、該第二接腳、該第三接腳、該第一資料接腳與該第二資料接腳;該執行裝置連接於該指令發送裝置者為一主要裝置,其餘各該執行裝置為一次要裝置;該主要裝置之該第一接腳與該第一資料接腳分別連接於該指令發送裝置之該連接腳位與該資料腳位,該主要裝置之該第二接腳與該第二資料接腳分別連接於該次要裝置之該第三接腳與該第一資料接腳;該次要裝置之該第二接腳與該第二資料接腳分別連接於另該次要裝置之該第三接腳與該第一資料接腳;該主要裝置之該處理單元產生一編碼資訊並儲存於其該記憶單元,各該執行裝置之該處理 單元更偵測該第二接腳以確認有無後級連接之另該執行裝置,若有後續連接另該執行裝置,該執行裝置依據其該編碼資訊,對應產生一後續編碼資訊並經其該第二資料接腳寫入至後續連接之另該執行裝置作為另該執行裝置之該編碼資訊;若無後續連接另該執行裝置,該執行裝置經其該第一資料接腳回傳其該編碼資訊至該主要裝置作為一末端編碼資訊。
  10. 如請求項9所述之堆疊系統,其中該處理單元更預先讀取該記憶單元所儲存之一主從資訊,並依據該主從資訊預設各該執行裝置為該主要裝置與該次要裝置。
  11. 如請求項9所述之堆疊系統,其中該處理單元更偵測該第二接腳,若有另該執行裝置之插拔,該堆疊裝置處理系統重新自該主要裝置開始向後級連接之另該執行裝置傳送該後續編碼資訊。
  12. 如請求項9所述之堆疊系統,其中該指令發送裝置經由該資料腳位發送一執行指令至該主要裝置,該主要裝置之該處理單元根據該末端編碼資訊編碼該執行指令為一編碼指令,且依據其該編碼資訊解碼該編碼指令以對應執行該編碼指令;其中,若該執行裝置有後續連接之另該執行裝置,該執行裝置將該編碼指令傳送至另該執行裝置,另該執行裝置依據其該編碼資訊解碼該編碼指令以對應執行該編碼指令;其中該指令發送裝置藉由該資料腳位發送一讀取指令至該主要裝置,該主要裝置之該處理單元藉由該第一資料接腳發送該末端編碼資訊至該指令發送裝置,該指令發送裝置依據該末端編碼資訊產生該執行指令。
  13. 一種執行裝置,包含:一第一接腳;一第二接腳;一第三接腳;一記憶單元;以及一處理單元;其中該處理單元分別連接該記憶單元、該第一接腳、該第二接腳與該第三接腳,該處理單元分別設定該第一接腳之一第一電壓準位、該第二接腳之一第二電壓準位與該第三接腳之一第三電壓準位,且該處理單元更偵測該第一接腳與該第二接腳;若該第一接腳之電壓準位發生變化,則該處理單元設定該執行裝置為一主要裝置,且產生一編碼資訊並儲存至該記憶單元;若該第一電壓準位維持不變,則該處理單元設定該執行裝置為一次要裝置;該處理單元更對應儲存一主從設定於該記憶單元;若該第二接腳之電壓準位改變為該第三電壓準位,該處理單元判斷該執行裝置有後續連接之另該執行裝置;若該第二電壓準位維持,該處理單元判斷該執行裝置無後續連接之另該執行裝置。
  14. 如請求項13所述之執行裝置,更包含:一第一資料接腳;以及一第二資料接腳;其中,該第一資料接腳與該第二資料接腳分別連接該處理單元;若該執行裝置有後續連接之另該執行裝置,該執行裝置依據其該編碼資訊產生一後續編碼資訊至其該第 二資料接腳,另該執行裝置自其該第一資料接腳接收該後續編碼資訊並儲存作為其該編碼資訊;若該執行裝置無後續連接之另該執行裝置,該執行裝置經其該第一資料接腳回傳其該編碼資訊至該主要裝置作為一末端編碼資訊。
  15. 如請求項14所述之執行裝置,其中該主要裝置更自該第一資料接腳接收一執行指令,並根據該末端編碼資訊編碼該執行指令為一編碼指令,且依據其該編碼資訊解碼該編碼指令以對應執行該編碼指令;若該執行裝置有後續連接之另該執行裝置,該執行裝置將該編碼指令傳送至另該執行裝置,另該執行裝置依據其該編碼資訊解碼該編碼指令以對應執行該編碼指令。
  16. 如請求項14所述之執行裝置,其中該主要裝置更自其該第一資料接腳接收一編碼指令,該主要裝置根據其該編碼資訊解碼該編碼指令以對應執行該編碼指令;若該執行裝置有後續連接之另該執行裝置,該執行裝置將其編碼指令傳送至另該執行裝置,另該執行裝置依據其該編碼資訊解碼該編碼指令以對應執行該編碼指令。
TW102100944A 2013-01-10 2013-01-10 執行裝置及其堆疊方法與堆疊系統 TWI506536B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW102100944A TWI506536B (zh) 2013-01-10 2013-01-10 執行裝置及其堆疊方法與堆疊系統
CN201310087513.6A CN103927148B (zh) 2013-01-10 2013-03-19 执行装置及其堆叠方法与堆叠系统
US13/925,838 US9367506B2 (en) 2013-01-10 2013-06-25 Executive device and control method and electronic system thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102100944A TWI506536B (zh) 2013-01-10 2013-01-10 執行裝置及其堆疊方法與堆疊系統

Publications (2)

Publication Number Publication Date
TW201428609A true TW201428609A (zh) 2014-07-16
TWI506536B TWI506536B (zh) 2015-11-01

Family

ID=51061895

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102100944A TWI506536B (zh) 2013-01-10 2013-01-10 執行裝置及其堆疊方法與堆疊系統

Country Status (3)

Country Link
US (1) US9367506B2 (zh)
CN (1) CN103927148B (zh)
TW (1) TWI506536B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11989152B1 (en) * 2023-01-13 2024-05-21 Endress+Hauser SE+Co. KG Self-configuring UART interface and method of operation

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020161844A1 (en) * 2001-02-27 2002-10-31 Overtoom Eric J. Method and apparatus for peer to peer communication over a master slave interface
US6775727B2 (en) * 2001-06-23 2004-08-10 Freescale Semiconductor, Inc. System and method for controlling bus arbitration during cache memory burst cycles
US7237041B2 (en) * 2002-12-02 2007-06-26 Adc Telecommunications, Inc. Systems and methods for automatic assignment of identification codes to devices
US7346051B2 (en) * 2004-06-25 2008-03-18 Matsushita Electric Industrial Co., Ltd. Slave device, master device and stacked device
TWI268423B (en) * 2004-12-03 2006-12-11 Hon Hai Prec Ind Co Ltd System and method for configuring I2C address dynamically
CN100385872C (zh) * 2005-11-18 2008-04-30 宁波大学 具有通用智能网络节点的通用智能网络
CN201035349Y (zh) * 2007-04-29 2008-03-12 陈冀生 顺位主从同步控制电路装置
US8700830B2 (en) * 2007-11-20 2014-04-15 Spansion Llc Memory buffering system that improves read/write performance and provides low latency for mobile systems
US7565470B2 (en) * 2007-12-04 2009-07-21 Holylite Microelectronics Corp. Serial bus device with address assignment by master device
US7856520B2 (en) * 2008-01-04 2010-12-21 Silicon Image, Inc. Control bus for connection of electronic devices
JP2009194731A (ja) * 2008-02-15 2009-08-27 Fujitsu Ltd スレーブ装置、並びに、データ伝送システム及び方法
US8275914B2 (en) * 2008-10-16 2012-09-25 Silicon Image, Inc. Discovery of connections utilizing a control bus
WO2011076259A1 (en) * 2009-12-22 2011-06-30 Verigy (Singapore) Pte. Ltd. Tapped transmission line structure, test board, automated test equipment and method for providing signals to a plurality of devices
US8473663B2 (en) * 2010-01-22 2013-06-25 United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Stackable form-factor peripheral component interconnect device and assembly
CN102255978B (zh) * 2010-05-20 2014-08-13 凹凸电子(武汉)有限公司 地址配置装置、方法以及系统
US20120331194A1 (en) * 2011-06-23 2012-12-27 Apple Inc. Interface extender for portable electronic devices
CN102523141B (zh) * 2011-11-25 2014-05-14 中国科学院光电技术研究所 一种通过使用通用串口技术使电子设备组网级联的方法
TW201405315A (zh) * 2012-07-30 2014-02-01 Acer Inc 支援雙主控裝置的資料路由系統
TW201407362A (zh) * 2012-08-08 2014-02-16 Acer Inc 堆疊式電子系統

Also Published As

Publication number Publication date
CN103927148B (zh) 2016-09-14
US20140195707A1 (en) 2014-07-10
US9367506B2 (en) 2016-06-14
CN103927148A (zh) 2014-07-16
TWI506536B (zh) 2015-11-01

Similar Documents

Publication Publication Date Title
US10977057B2 (en) Electronic apparatus capable of collectively managing different firmware codes and operation method thereof
TWI393009B (zh) 資料共享及傳輸之系統及方法
US20080034122A1 (en) Apparatus and Method to Detect Miscabling in a Storage Area Network
US8864527B2 (en) Universal serial bus memory device and method of manufacturing the same
JP6854407B2 (ja) カード装置、ホスト装置および通信方法
WO2018112942A1 (zh) 设备认证方法、装置、电子设备及从设备
WO2013156192A1 (en) Electrical power transmitting controller device and electrical power receiving controller device for using in a communication system
US8438374B2 (en) Computer system and control method of the same
JP2008293181A (ja) 情報処理装置および情報処理方法
KR20170077831A (ko) 멀티-커넥터를 갖는 전자 디바이스 및 그 방법
TWI506536B (zh) 執行裝置及其堆疊方法與堆疊系統
CN109164874B (zh) 一种信息处理方法及电子设备
WO2023030249A1 (zh) 用于计算设备的设备管理方法、计算设备、装置和介质
TWI390407B (zh) 多電腦切換器及其轉接器
US20070171150A1 (en) Burning apparatus
TWI735869B (zh) 儲存控制裝置及其控制方法
US8972625B2 (en) Electronic apparatus and host determination method
TW201606516A (zh) 主機板組件及其資料處理系統
EP4068107A1 (en) Audio control circuit, host device and associated control method
TWI793548B (zh) 自動調整PCIe通道配置之電路結構與方法
US7210090B1 (en) Method and apparatus for vendor-specific device communication
US8307145B2 (en) Method and system for connecting multiple IDE devices to a USB apparatus using a single USB-to-IDE adapter
CN101901113B (zh) 串行附接小型计算机系统接口扩充卡设定方法
TWI518522B (zh) 應用於x86系統之訊號讀取之控制與切換模組
CN101097554A (zh) 通用串行总线记忆系统及其控制方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees