CN107562668A - 总线死锁恢复系统和方法 - Google Patents

总线死锁恢复系统和方法 Download PDF

Info

Publication number
CN107562668A
CN107562668A CN201710776187.8A CN201710776187A CN107562668A CN 107562668 A CN107562668 A CN 107562668A CN 201710776187 A CN201710776187 A CN 201710776187A CN 107562668 A CN107562668 A CN 107562668A
Authority
CN
China
Prior art keywords
buses
state
deadlock
signal
output interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710776187.8A
Other languages
English (en)
Other versions
CN107562668B (zh
Inventor
刘绍斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong Oppo Mobile Telecommunications Corp Ltd
Original Assignee
Guangdong Oppo Mobile Telecommunications Corp Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangdong Oppo Mobile Telecommunications Corp Ltd filed Critical Guangdong Oppo Mobile Telecommunications Corp Ltd
Priority to CN201710776187.8A priority Critical patent/CN107562668B/zh
Publication of CN107562668A publication Critical patent/CN107562668A/zh
Application granted granted Critical
Publication of CN107562668B publication Critical patent/CN107562668B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

本发明涉及一种总线死锁恢复系统和方法。恢复系统包括I2C总线、主设备和从设备,主设备、从设备连接在I2C总线上,主设备包括:输入输出接口,输入输出接口接地或与I2C总线的时钟线连接;检测模块,用于检测I2C总线上传输的时钟信号的状态和数据信号的状态,并根据检测结果判断I2C总线是否处于死锁状态;控制模块,分别与输入输出接口和检测模块连接,当I2C总线处于死锁状态时,控制模块通过控制输入输出接口使时钟信号在预设时间段后变为低电平信号,使I2C总线从死锁状态恢复。上述系统能够在不增加任何复位信号线或缓冲器件的条件下,消除I2C总线的死锁,提高I2C总线的可靠性和稳定性。

Description

总线死锁恢复系统和方法
技术领域
本发明涉及通信技术领域,特别是涉及总线死锁恢复系统和方法。
背景技术
I2C总线是一种广泛应用于嵌入式系统设备中,实现主控制器与外设之间通信的双线串行总线。I2C总线包括双向的数据线(Serial Data,SDA)和时钟线(Serial ClockLine,SCL)。每一连接到I2C总线上的I2C设备既可作为主设备,用以负责总线时钟、起始信号及相关初始化数据的产生,也可作为从设备,用以作为被寻址对象。I2C总线上连接有至少一个主设备和至少一个从设备。
在实际通信时,主设备先发送一个开始信号,对I2C总线上的从设备进行寻址,从设备响应后可以进行相应的读写操作。读写数据长度以字节为单位,从设备每接收到一个字节,就发出一个应答信号(AK),当受到干扰,时钟信号保持为高电平,数据信号保持为低电电平时,I2C总线进入锁死状态,无法释放。一般采用I2C总线中间添加用于检测复位信号的复位线或缓冲器件的方法使I2C总线恢复正常,这样增加了I2C系统的成本和复杂度。
发明内容
本发明实施例提供一种总线死锁恢复系统和方法,能够在降低成本的同时,消除I2C总线的死锁,提高I2C总线的可靠性和稳定性。
一种总线死锁恢复系统,包括I2C总线、主设备和从设备,所述主设备、从设备连接在所述I2C总线上,所述主设备包括:
输入输出接口,所述输入输出接口接地或与所述I2C总线的时钟线连接;
检测模块,用于检测I2C总线上传输的时钟信号的状态和数据信号的状态,并根据检测结果判断所述I2C总线是否处于死锁状态;
控制模块,分别与所述输入输出接口、检测模块连接,当所述I2C总线处于死锁状态时,所述控制模块通过控制所述输入输出接口使所述时钟信号在预设时间段后变为低电平信号,使所述I2C总线从死锁状态恢复。
一种总线死锁恢复方法,基于总线死锁系统,所述系统包括I2C总线、主设备和从设备,所述主设备、从设备连接在所述I2C总线上,所述主设备包括输入输出接口,所述输入输出接口接地或与所述I2C总线的时钟线连接,所述方法,包括:
主设备检测I2C总线上传输的时钟信号的状态和数据信号的状态,并根据检测结果判断所述I2C总线是否处于死锁状态;
当所述I2C总线处于死锁状态时,主设备通过控制所述输入输出接口使所述时钟信号在预设时间段后变为低电平信号,使所述I2C总线从死锁状态恢复。
通过上述总线死锁恢复系统和方法,可以快速检测出I2C总线是否处于死锁状态,并在I2C总线处于死锁状态时,将I2C总线上传输的时钟信号置低为低电平信号,使I2C总线从死锁状态恢复,在不增加任何复位信号线或缓冲器件的条件下,能够在降低成本的同时,消除I2C总线的死锁,提高I2C总线的可靠性和稳定性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1A为一个实施例中总线死锁恢复系统处于正常工作状态下的示意图;
图1B为图1A中总线死锁恢复系统的I2C总线处于死锁状态下的示意图;
图2为另一个实施例中总线死锁恢复系统的示意图;
图3为再一个实施例中总线死锁恢复系统的示意图;
图4为一个实施例中总线死锁恢复方法的流程示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。
如图1A所示,一种总线死锁恢复系统,包括I2C总线、主设备110和从设备120,主设备110、从设备120连接在I2C总线上。I2C总线包括数据线SDA和时钟线SCL,数据线SDA用于传输数据信号,时钟线SCL用于传输时钟信号。主设备110、从设备120分别包含两连接线,每一设备的两连接线中,与I2C总线中的数据线SDA连接的连接线称为数据连接线,与I2C总线中的时钟线SCL连接的连接线称为时钟连接线。其中,主设备110、从设备120可以为I2C总线上允许连接的微处理器以及各种外围设备,如存储器、LED及LCD驱动器、A/D及D/A转换器等。
在一个实施例中,主设备110包括输入输出接口112、检测模块114和控制模块116。其中,输入输出接口112接地。检测模块114能够检测I2C总线上传输的时钟信号的状态和数据信号的状态,并根据检测结果判断I2C总线是否处于死锁状态。如图1B所示,控制模块116分别与输入输出接口112、检测模块114连接,当I2C总线处于死锁状态时,控制模块116通过控制输入输出接口使时钟信号在预设时间段后变为低电平信号,使I2C总线从死锁状态恢复。也即,当I2C总线处于死锁状态时,控制模块116通过断开输入输出接口与地的连接,使I2C总线的时钟线与地连接,使时钟信号在预设时间段后变为低电平信号,数据信号变就会由低电平信号变为高电平信号,使I2C总线从死锁状态恢复。该系统能够在降低成本的同时,消除I2C总线的死锁,提高I2C总线的可靠性和稳定性。
在一个实施例中,控制模块116使时钟信号在预设时间段后变为低电平信号,数据信号就会由低电平信号变为高电平信号,使I2C总线从死锁状态恢复。其中,预设时间段为时钟周期的9倍及以上。对于传输速率为100k时,一个时钟周期典型值为10us,高低电平各自保持的时间在5us,也即,可以将时钟信号置低90微秒及以上,就能保证数据信号由低电平信号变为高电平信号,使I2C总线从死锁状态恢复。具体地,预设时间段可以设置为100毫秒。
在一个实施例中,时钟信号的状态包括低电平状态和高电平状态,数据信号的状态包括低电平状态和高电平状态。检测模块的检测结果会呈现多种结果,当检测结果为时钟信号为高电平状态的持续时间大于第一预设值,且数据信号为低电平状态的持续时长大于第二预设值时,检测模块114判定I2C总线处于死锁状态。第一预设值、第二预设值可以相等,也可以不等,其第一预设值、第二预设值均大于时钟周期的9倍及以上。当然,第一预设值、第二预设值也可以根据实际需求来设定,在此不做限定。
可选的,检测模块114还可以通过检测是否收到从设备120反馈的应答信号判断I2C总线是否处于死锁状态。
I2C总线的数据传输可分为四个阶段,包括:开始、数据读写、应答和停止。在实际通信时,主设备110先发送一个开始信号(start),对I2C总线上的从设备120进行寻址,从设备120响应后可以进行相应的读写操作。读写数据长度以字节为单位,从设备120每接收到一个字节,就发出一个应答信号(AK),表示当前传输状态是否正常,一次操作对数据长度没有限制,传输完成后,主设备110向总线发送停止信号(stop)释放总线。当检测模块114未检测到从设备120反馈的应答信号时,则说明I2C总线处于死锁状态,控制模块116通过控制输入输出接口112使时钟信号在预设时间段后变为低电平信号,使I2C总线从死锁状态恢复。
如图2所示,在一个实施例中,总线死锁恢复系统还包括开关单元118,开关单元包括控制端、第一连接端和第二连接端。其中,控制端与输入输出接口112连接,第一连接端与I2C总线的时钟线连接,第二连接端接地。具体地,开关单元118可以为智能开关、三极管、MOS管等电控开关。
I2C总线正常通信时,主设备的输入输出接口112经开关单元118接地,检测模块114检测发现,当I2C总线处于死锁状态时,主设备通过输入输出接口112控制开关单元118导通开关单元118的第一连接端和所述第二连接端使时钟线接地,将时钟信号置低,置低预设时间段后,时钟信号变为低电平信号,数据信号变就会由低电平信号变为高电平信号,使I2C总线从死锁状态恢复。
通过该系统,可以快速检测出I2C总线是否处于死锁状态,并在I2C总线处于死锁状态时,使时钟线接地,将时钟信号置低为低电平信号,使I2C总线从死锁状态恢复,该系统在不增加任何复位信号线或缓冲器件的条件下,能够在降低成本的同时,消除I2C总线的死锁,提高I2C总线的可靠性和稳定性。
如图3所示,在一个实施例中,主设备310包括输入输出接口312、检测模块314和控制模块316。其中,输入输出接口312与I2C总线的时钟线连接。检测模块314,检测I2C总线上传输的时钟信号和数据信号的信号状态并根据检测结果判断I2C总线是否处于死锁状态。控制模块316,分别与输入输出接口312、检测模块314连接,当I2C总线处于死锁状态时,控制模块316通过控制输入输出接口312使时钟信号在预设时间段后变为低电平信号,使I2C总线从死锁状态恢复。也即,当I2C总线处于死锁状态时,控制模块316控制输入输出接口312输出低电平给时钟线,将时钟信号置低为低电平信号,置低预设时间段后,输入输出接口312输出高阻态,使I2C总线从死锁状态恢复。该系统能够在降低成本的同时,消除I2C总线的死锁,提高I2C总线的可靠性和稳定性。
在一个实施例中,控制模块316使时钟信号在预设时间段后变为低电平信号,数据信号就会由低电平信号变为高电平信号,使I2C总线从死锁状态恢复。其中,预设时间段为时钟周期的9倍及以上。对于传输速率为100k时,一个时钟周期典型值为10us,高低电平各自保持的时间在5us,也即,可以将时钟信号置低90微秒及以上,就能保证数据信号由低电平信号变为高电平信号,使I2C总线从死锁状态恢复。具体地,预设时间段可以设置为100毫秒。
在一个实施例中,第一预设值、第二预设值可以相等,也可以不等,其第一预设值、第二预设值均大于时钟周期的9倍及以上。当然,第一预设值、第二预设值也可以根据实际需求来设定,在此不做限定。
在一个实施例中,当检测模块314检测到时钟信号为高电平状态的持续时间大于第一预设值,且数据信号为低电平状态的持续时长大于第二预设值时,则检测模块判定I2C总线处于死锁状态。
可选的,检测模块314还可以通过检测是否收到从设备120反馈的应答信号。当检测模块314未检测到从设备120反馈的应答信号时,则说明I2C总线处于死锁状态,控制模块316通过控制输入输出接口312使时钟信号在预设时间段后变为低电平信号,使I2C总线从死锁状态恢复。
在一个实施例中,输入输出接口312为开漏结构或开集结构,输入输出接口312与时钟线连接。I2C总线传输信号时,输入输出接口312输出高阻态,高阻态为三态门电路的一种输出状态,既不是高电平也不是低电平,而是高阻状态。当I2C总线处于死锁状态时,控制模块316控制输入输出接口312输出低电平,这样与输人输出接口312连接的串行时钟线被置低为低电平信号。置低一段时间(100ms)后,输人输出接口312输出高阻态,使I2C总线从死锁状态恢复。
通过该系统,检测模块314可以快速检测出I2C总线是否处于死锁状态,并在I2C总线处于死锁状态时,控制模块316可以控制具有开漏结构或开集结构的输入输出接口312输出低电平给时钟线,将时钟信号置低为低电平信号,置低预设时间段后,输入输出接口312输出高阻态,使I2C总线从死锁状态恢复。该系统在不增加任何复位信号线或缓冲器件的条件下,能够在降低成本的同时,消除I2C总线的死锁,提高I2C总线的可靠性和稳定性。
本发明实施例还提供一种总线死锁恢复方法,总线死锁恢复方法基于总线死锁系统,该系统包括I2C总线、主设备和从设备,主设备、从设备连接在I2C总线上,主设备包括输入输出接口,输入输出接口接地或与I2C总线的时钟线连接。如图4所示,总线死锁恢复方法,包括:
步骤402:主设备检测I2C总线上传输的时钟信号的状态和数据信号的状态,并根据检测结果判断I2C总线是否处于死锁状态。
需要说明的是:I2C总线包括数据线SDA和时钟线SCL,数据线SDA用于传输数据信号,时钟线SCL用于传输时钟信号。主设备、从设备分别包含两连接线,每一设备的两连接线中,与I2C总线中的数据线SDA连接的连接线称为数据连接线,与I2C总线中的时钟线SCL连接的连接线称为时钟连接线。
主设备检测I2C总线上传输的时钟信号的状态和数据信号的状态,其中,时钟信号的状态包括低电平状态和高电平状态,数据信号的状态包括低电平状态和高电平状态。主设备根据检测结果判断I2C总线是否处于死锁状态,也即主设备根据检测的时钟信号的状态和数据信号的状态的结果判断判断I2C总线是否处于死锁状态。
步骤404:当I2C总线处于死锁状态时,主设备通过控制输入输出接口使时钟信号在预设时间段后变为低电平信号,使I2C总线从死锁状态恢复。
当主设备根据检测结果判断该I2C总线处于死锁状态时,主设备通过控制输入输出接口使时钟信号在预设时间段后变为低电平信号,使I2C总线从死锁状态恢复。
上述总线死锁恢复方法,可以快速检测出I2C总线是否处于死锁状态,并在I2C总线处于死锁状态时,将时钟信号置低为低电平信号,使I2C总线从死锁状态恢复,该方法在不增加任何复位信号线或缓冲器件的条件下,能够在降低成本的同时,消除I2C总线的死锁,提高I2C总线的可靠性和稳定性。
在一个实施例中,根据检测结果判断I2C总线是否处于死锁状态,包括:
当时钟信号为高电平状态的持续时间大于第一预设值,且数据信号为低电平状态的持续时长大于第二预设值时,I2C总线处于死锁状态。
时钟信号的状态包括低电平状态和高电平状态,数据信号的状态包括低电平状态和高电平状态。当检测到时钟信号为高电平状态的持续时间大于第一预设值,且数据信号为低电平状态的持续时长大于第二预设值时,则判定I2C总线处于死锁状态。第一预设值、第二预设值可以相等,也可以不等,其第一预设值、第二预设值均大于时钟周期的9倍及以上。当然,第一预设值、第二预设值也可以根据实际需求来设定,在此不做限定。
在一个实施例中,主设备还可以通过检测是否收到从设备反馈的应答信号来判断I2C总线是否处于死锁状态。
I2C总线的数据传输可分为四个阶段,包括:开始、数据读写、应答和停止。在实际通信时,主设备先发送一个开始信号(start),对I2C总线上的从设备进行寻址,从设备响应后可以进行相应的读写操作。读写数据长度以字节为单位,从设备每接收到一个字节,就发出一个应答信号(AK),表示当前传输状态是否正常,一次操作对数据长度没有限制,传输完成后,主设备向总线发送停止信号(stop)释放总线。当未检测到从设备反馈的应答信号时,则说明I2C总线处于死锁状态。
在一个实施例中,所述主设备通过控制所述输入输出接口使所述时钟信号在预设时间段后变为低电平信号,使所述I2C总线从死锁状态恢复,包括:
所述主设备断开所述输入输出接口与地的连接,使所述时钟线接地,将所述时钟信号置低变为低电平信号,使所述I2C总线从死锁状态恢复。
具体地,I2C总线正常通信时,主设备的输入输出接口经开关单元接地,其中,开关单元包括控制端、第一连接端和第二连接端。控制端与输入输出接口连接,第一连接端与I2C总线的时钟线连接,第二连接端接地。当I2C总线处于死锁状态时,主设备通过输入输出接口控制开关单元导通所述第一连接端和所述第二连接端使所述时钟线接地,将时钟信号置低变为低电平信号。置低预设时间段后,数据信号变就会由低电平信号变为高电平信号,使I2C总线从死锁状态恢复。
在一个实施例中,所述主设备通过控制所述输入输出接口使所述时钟信号在预设时间段后变为低电平信号,使所述I2C总线从死锁状态恢复,包括:
所述主设备控制所述输入输出接口输出低电平信号给所述时钟线,使所述时钟信号置低变为低电平信号,使所述I2C总线从死锁状态恢复。
具体地,输入输出接口为开漏结构或开集结构,输入输出接口与时钟线连接。I2C总线传输信号时,输入输出接口输出高阻态,当I2C总线处于死锁状态时,控制模块控制输入输出接口输出低电平,这样与输人输出接口连接的串行时钟线被置低为低电平信号。置低一段时间(100ms)后,输人输出接口输出高阻态,使时钟信号置低变为低电平信号,数据信号释放为高电平信号,使I2C总线从死锁状态恢复。
在一个实施例中,使I2C总线从死锁状态恢复后,还包括从设备对从死锁状态恢复后的I2C总线进行初始化的步骤。
具体地,I2C总线恢复死锁状态后,I2C总线在通讯前,其从设备对从死锁状态恢复后的I2C总线进行初始化以确保I2C总线的稳定性。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程,是可以通过计算机程序来指令相关的硬件来完成,所述的程序可存储于一非易失性计算机可读取存储介质中,该程序在执行时,可包括如上述各方法的实施例的流程。其中,所述的存储介质可为磁碟、光盘、只读存储记忆体(Read-Only Memory,ROM)等。
以上所述实施例仅表达了本发明的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对本发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。因此,本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种总线死锁恢复系统,包括I2C总线、主设备和从设备,所述主设备、从设备连接在所述I2C总线上,其特征在于,所述主设备包括:
输入输出接口,所述输入输出接口接地或与所述I2C总线的时钟线连接;
检测模块,用于检测所述I2C总线上传输的时钟信号的状态和数据信号的状态,并根据检测结果判断所述I2C总线是否处于死锁状态;
控制模块,分别与所述输入输出接口和所述检测模块连接,当所述I2C总线处于死锁状态时,所述控制模块通过控制所述输入输出接口使所述时钟信号在预设时间段后变为低电平信号,使所述I2C总线从死锁状态恢复。
2.根据权利要求1所述的总线死锁恢复系统,其特征在于,所述时钟信号的状态包括低电平状态和高电平状态,所述数据信号的状态包括低电平状态和高电平状态;当所述检测模块检测到所述时钟信号为高电平状态的持续时间大于第一预设值,且所述数据信号为低电平状态的持续时长大于第二预设值时,所述检测模块断定所述I2C总线处于死锁状态。
3.根据权利要求1所述的总线死锁恢复系统,其特征在于,所述系统还包括开关单元,所述开关单元包括控制端、第一连接端和第二连接端,所述控制端与所述输入输出接口连接,所述第一连接端与所述I2C总线的时钟线连接,所述第二连接端接地;
所述I2C总线处于死锁状态时,所述主设备通过所述输入输出接口控制所述开关单元导通所述第一连接端和所述第二连接端,将所述时钟信号置低变为低电平信号。
4.根据权利要求1所述的总线死锁恢复系统,其特征在于,所述输入输出接口为开漏结构或开集结构,所述输入输出接口与所述时钟线连接;
所述I2C总线处于死锁状态时,所述主设备控制所述输入输出接口输出低电平信号,将所述时钟信号置低变为低电平信号。
5.根据权利要求1所述的总线死锁恢复系统,其特征在于,所述预设时间段为时钟周期的9倍及以上。
6.一种总线死锁恢复方法,其特征在于,基于总线死锁系统,所述系统包括I2C总线、主设备和从设备,所述主设备、从设备连接在所述I2C总线上,所述主设备包括输入输出接口,所述输入输出接口接地或与所述I2C总线的时钟线连接,所述方法,包括:
主设备检测所述I2C总线上传输的时钟信号的状态和数据信号的状态,并根据检测结果判断所述I2C总线是否处于死锁状态;
当所述I2C总线处于死锁状态时,主设备通过控制所述输入输出接口使所述时钟信号在预设时间段后变为低电平信号,使所述I2C总线从死锁状态恢复。
7.根据权利要求6所述的总线死锁恢复方法,其特征在于,所述时钟信号的状态包括低电平状态和高电平状态,所述数据信号的状态包括低电平状态和高电平状态;
所述根据所述时钟信号和数据信号的信号状态判断所述I2C总线是否处于死锁状态,包括:
当所述时钟信号为高电平状态的持续时间大于第一预设值,且所述数据信号为低电平状态的持续时长大于第二预设值时,所述I2C总线处于死锁状态。
8.根据权利要求6所述的总线死锁恢复方法,其特征在于,所述主设备通过控制所述输入输出接口使所述时钟信号在预设时间段后变为低电平信号,使所述I2C总线从死锁状态恢复,包括:
所述主设备断开所述输入输出接口与地的连接,使所述时钟线接地,将所述时钟信号置低变为低电平信号,使所述I2C总线从死锁状态恢复。
9.根据权利要求6所述的总线死锁恢复方法,其特征在于,所述主设备通过控制所述输入输出接口使所述时钟信号在预设时间段后变为低电平信号,使所述I2C总线从死锁状态恢复,包括:
所述主设备控制所述输入输出接口输出低电平信号给所述时钟线,将所述时钟信号置低变为低电平信号,使所述I2C总线从死锁状态恢复。
10.根据权利要求6所述的总线死锁恢复方法,其特征在于,所述使所述I2C总线从死锁状态恢复后,还包括:
从设备对从死锁状态恢复后的I2C总线进行初始化。
CN201710776187.8A 2017-08-31 2017-08-31 总线死锁恢复系统和方法 Active CN107562668B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710776187.8A CN107562668B (zh) 2017-08-31 2017-08-31 总线死锁恢复系统和方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710776187.8A CN107562668B (zh) 2017-08-31 2017-08-31 总线死锁恢复系统和方法

Publications (2)

Publication Number Publication Date
CN107562668A true CN107562668A (zh) 2018-01-09
CN107562668B CN107562668B (zh) 2019-02-12

Family

ID=60977717

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710776187.8A Active CN107562668B (zh) 2017-08-31 2017-08-31 总线死锁恢复系统和方法

Country Status (1)

Country Link
CN (1) CN107562668B (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109032876A (zh) * 2018-08-28 2018-12-18 郑州云海信息技术有限公司 一种处理方法、电源及系统
US20190272252A1 (en) * 2018-01-09 2019-09-05 Shenzhen GOODIX Technology Co., Ltd. Method of processing deadlock of i2c bus, electronic device and communication system
CN110908841A (zh) * 2019-12-03 2020-03-24 锐捷网络股份有限公司 一种i2c通信异常恢复方法及装置
CN111858448A (zh) * 2020-07-17 2020-10-30 苏州浪潮智能科技有限公司 一种i2c死锁并恢复的方法及装置
CN112214343A (zh) * 2020-09-18 2021-01-12 苏州浪潮智能科技有限公司 一种基于pac9511芯片的iic挂死的链路恢复电路及方法
CN112422178A (zh) * 2020-10-20 2021-02-26 浪潮思科网络科技有限公司 光模块监控方法、电子设备及存储介质
CN114020679A (zh) * 2021-11-12 2022-02-08 中国船舶重工集团公司第七一一研究所 I2c总线控制电路及用于船舶的电路系统
CN114253898A (zh) * 2021-12-27 2022-03-29 上海集成电路研发中心有限公司 总线装置及数据读写电路
CN115834970A (zh) * 2022-11-03 2023-03-21 深圳创维-Rgb电子有限公司 光感模块控制方法、装置、显示设备及存储介质
CN116483770A (zh) * 2023-06-20 2023-07-25 苏州浪潮智能科技有限公司 总线通信辅助电路、总线通信系统、电子设备及通信方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090157931A1 (en) * 2005-11-15 2009-06-18 Panasonic Corporation Iic bus communication system, slave device, and method for controlling iic bus communication
CN102073613A (zh) * 2010-12-15 2011-05-25 创新科存储技术有限公司 一种消除i2c总线死锁的装置及方法
CN102521187A (zh) * 2011-11-29 2012-06-27 广东东研网络科技有限公司 一种i2c总线通信死锁解决方法
CN103678198A (zh) * 2012-09-14 2014-03-26 京信通信系统(中国)有限公司 总线的锁定解除方法、装置及系统
CN106776054A (zh) * 2016-12-27 2017-05-31 东莞新能德科技有限公司 一种死锁检测方法、装置和电路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090157931A1 (en) * 2005-11-15 2009-06-18 Panasonic Corporation Iic bus communication system, slave device, and method for controlling iic bus communication
CN102073613A (zh) * 2010-12-15 2011-05-25 创新科存储技术有限公司 一种消除i2c总线死锁的装置及方法
CN102521187A (zh) * 2011-11-29 2012-06-27 广东东研网络科技有限公司 一种i2c总线通信死锁解决方法
CN103678198A (zh) * 2012-09-14 2014-03-26 京信通信系统(中国)有限公司 总线的锁定解除方法、装置及系统
CN106776054A (zh) * 2016-12-27 2017-05-31 东莞新能德科技有限公司 一种死锁检测方法、装置和电路

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190272252A1 (en) * 2018-01-09 2019-09-05 Shenzhen GOODIX Technology Co., Ltd. Method of processing deadlock of i2c bus, electronic device and communication system
CN109032876A (zh) * 2018-08-28 2018-12-18 郑州云海信息技术有限公司 一种处理方法、电源及系统
CN110908841A (zh) * 2019-12-03 2020-03-24 锐捷网络股份有限公司 一种i2c通信异常恢复方法及装置
CN111858448B (zh) * 2020-07-17 2023-01-10 苏州浪潮智能科技有限公司 一种i2c死锁并恢复的方法及装置
CN111858448A (zh) * 2020-07-17 2020-10-30 苏州浪潮智能科技有限公司 一种i2c死锁并恢复的方法及装置
CN112214343A (zh) * 2020-09-18 2021-01-12 苏州浪潮智能科技有限公司 一种基于pac9511芯片的iic挂死的链路恢复电路及方法
CN112214343B (zh) * 2020-09-18 2023-01-10 苏州浪潮智能科技有限公司 一种基于pca9511芯片的iic挂死的链路恢复电路及方法
CN112422178A (zh) * 2020-10-20 2021-02-26 浪潮思科网络科技有限公司 光模块监控方法、电子设备及存储介质
CN114020679A (zh) * 2021-11-12 2022-02-08 中国船舶重工集团公司第七一一研究所 I2c总线控制电路及用于船舶的电路系统
CN114020679B (zh) * 2021-11-12 2023-11-07 中国船舶集团有限公司第七一一研究所 I2c总线控制电路及用于船舶的电路系统
CN114253898A (zh) * 2021-12-27 2022-03-29 上海集成电路研发中心有限公司 总线装置及数据读写电路
CN115834970A (zh) * 2022-11-03 2023-03-21 深圳创维-Rgb电子有限公司 光感模块控制方法、装置、显示设备及存储介质
CN116483770A (zh) * 2023-06-20 2023-07-25 苏州浪潮智能科技有限公司 总线通信辅助电路、总线通信系统、电子设备及通信方法

Also Published As

Publication number Publication date
CN107562668B (zh) 2019-02-12

Similar Documents

Publication Publication Date Title
CN107562668A (zh) 总线死锁恢复系统和方法
CN102073613B (zh) 一种消除i2c总线死锁的装置及方法
US8489786B2 (en) Acknowledgement management technique for supported command set of SMBUS/PMBUS slave applications
EP1710709B1 (en) Circuit and method of detecting and resolving stuck 12C buses
CN201945991U (zh) 电子设备和接口检测装置
CN102591826B (zh) Usb隔离设备中检测与断言总线速度条件的方法与系统
KR100822798B1 (ko) 유에스비 장치 및 유에스 장치를 포함하는 데이터 처리시스템
CN102253913B (zh) 一种对多板卡端口进行状态获取和输出控制的装置
CN102541791A (zh) 数据传送装置及其控制方法
TW200809521A (en) Fault-isolating SAS expander
US9234930B2 (en) Determination of physical connectivity status of devices based on electrical measurement
CN101526930A (zh) Usb接口主从机检测装置及检测方法
CN102591834A (zh) 单线总线系统
CN101127026A (zh) 一种可移动存储卡的热插拔检测方法
KR20210028700A (ko) Displayport 대체 모드 통신의 검출
CN101359307A (zh) Sas信道的测试装置及其测试方法
US6766401B2 (en) Increasing control information from a single general purpose input/output (GPIO) mechanism
CN101765850A (zh) 存储卡控制设备和用来控制存储卡控制设备的方法
US9542251B2 (en) Error detection on a low pin count bus
CN112214343B (zh) 一种基于pca9511芯片的iic挂死的链路恢复电路及方法
KR20150008746A (ko) Pci 익스프레스 스위치 장치 및 그의 접속 제어 방법
CN102662902B (zh) 一种防止i2c总线锁定的方法、装置及系统
US6948020B1 (en) Method and system for increasing control information from GPIOs
CN201956074U (zh) 基于sas接口的存储系统中存储卡在位检测电路
CN109739328A (zh) 一种m.3ssd的复位电路及方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 523860 No. 18, Wu Sha Beach Road, Changan Town, Dongguan, Guangdong

Applicant after: OPPO Guangdong Mobile Communications Co., Ltd.

Address before: 523860 No. 18, Wu Sha Beach Road, Changan Town, Dongguan, Guangdong

Applicant before: Guangdong OPPO Mobile Communications Co., Ltd.

GR01 Patent grant
GR01 Patent grant