CN103915504A - 一种鳍型半导体结构及其成型方法 - Google Patents

一种鳍型半导体结构及其成型方法 Download PDF

Info

Publication number
CN103915504A
CN103915504A CN201410135438.0A CN201410135438A CN103915504A CN 103915504 A CN103915504 A CN 103915504A CN 201410135438 A CN201410135438 A CN 201410135438A CN 103915504 A CN103915504 A CN 103915504A
Authority
CN
China
Prior art keywords
fin portion
substrate
fin
region
grid structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410135438.0A
Other languages
English (en)
Other versions
CN103915504B (zh
Inventor
李迪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TANG ZONG
Original Assignee
TANG ZONG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TANG ZONG filed Critical TANG ZONG
Priority to CN201410135438.0A priority Critical patent/CN103915504B/zh
Publication of CN103915504A publication Critical patent/CN103915504A/zh
Priority to US15/301,464 priority patent/US20170179275A1/en
Priority to PCT/CN2015/075721 priority patent/WO2015149705A1/zh
Application granted granted Critical
Publication of CN103915504B publication Critical patent/CN103915504B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7853—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection
    • H01L29/7854—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection with rounded corners

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种能够有效控制源漏区之间漏电流、提高栅极控制能力的鳍型半导体结构。所述鳍型半导体结构包括：具有下部衬底和鳍片部的鳍型衬底，形成在鳍片部上的源区和漏区，形成在所述源漏区之间横跨在鳍片部上的栅极结构，形成在所述鳍片部两侧且位于栅极结构下方的浅沟道隔离，以及形成在所述鳍片部中的隔离区。其中，隔离区可以基本位于源区下方；和/或基本位于漏区下方；和/或基本位于栅极结构下方。本发明还提出了一种形成这种半导体结构的方法。

Description

一种鳍型半导体结构及其成型方法
技术领域
本发明涉及半导体设计及其制造技术领域，具体来说，涉及一种鳍型半导体结构及其形成方法。
背景技术
FinFET称为鳍式场效晶体管(Fin Field-Effect TransistorFinFET)，是一种新的互补式金氧半导体(CMOS)晶体管。Fin是鱼鳍的意思，FinFET命名根据晶体管的形状与鱼鳍相似性，其他类似的名称包括Tri-gate MOS等。
FinFET是源自于目前传统标准的场效晶体管(Field-Effect TransistorFET)的一项创新设计。在传统晶体管结构中控制电流通过的闸门只能在闸门的一侧控制电路的接通与断开，属于平面的架构。在FinFET的架构中，闸门成类似鱼鳍的叉状3D架构，可于电路的两侧控制电路的接通与断开。和传统晶体管相比，这种设计可以改善电路控制也可以大幅缩短晶体管的闸长。
然而，常规FinFET由于衬底结构自身的特点，其源区漏区之间存在漏电流会通过衬底传导的问题，由于闸长较短，有时会产生较大的漏电流。另外，源漏和衬底之间也存在电容较高的问题。
所以，需要提出一种能够减小源漏区之间的漏电流，进一步改善栅极控制能力的鳍式场效晶体管。
发明内容
本发明为了至少解决上述存在的技术缺陷之一，提出了一种鳍型半导体结构以及制造这种半导体结构的方法。本发明提供的鳍型半导体结构能够进一步减少源漏区之间的漏电流，并增强栅极的控制能力，有效提高半导体器件的性能、延长寿命。
本发明提出的半导体结构包括：具有下部衬底和鳍片部的鳍型衬底，，形成在鳍片部上的源区和漏区，形成在所述源区和漏区之间横跨在鳍片部上的栅极结构，栅极结构下方的鳍片部为沟道，形成在所述鳍片部两侧且位于栅极结构下方的浅沟道隔离，以及形成在所述鳍片部中的隔离区。所述鳍片部两端的截面为长方形形状为基本长方体型，或者所述鳍片部两端的截面为形状为基本三棱柱型三角形。鳍片部的顶面是圆滑的曲面，顶面的宽度为1-10纳米。所述结构还包括位于所述栅极结构的两侧的侧墙。
其中，隔离区可以基本位于源区下方；和/或基本位于漏区下方；和/或基本位于栅极结构下方。例如，隔离区只位于漏区下方的鳍片部内；隔离区位于漏区和栅极结构下方的鳍片部内；隔离区位于栅极结构的下方，隔离区长度与栅极结构的长度相等或者长度小于栅极结构的长度；鳍片部中存在多个长度较短的短隔离区，所述短隔离区的长度小于鳍片部宽度的4倍。
所述隔离区的材料为SiO2和/或HfO2，厚度为5-20nm。特别的，所述隔离区的长度小于鳍片部宽度的4倍。
所述半导体结构还包括形成于鳍片部内的牺牲区，所述隔离区形成在所述牺牲区中，所述牺牲区从鳍片部的两侧露出。所述牺牲区是贯穿鳍片部的牺牲层，或者所述牺牲区是一个或多个牺牲块，其厚度5-50nm。
所述鳍片部还包括上鳍片部、牺牲区和下鳍片部。所述上鳍片部为具有圆角的基本长方体形或者圆柱形。所述下鳍片部的材料是Si、牺牲区的材料是SiGe、上鳍片部的材料是Si；或者所述下鳍片部的材料是Si，牺牲区的材料是SiGe，上鳍片部的材料是Ge含量比牺牲区低10%的SiGe。特别的，所述牺牲区的材料是Ge含量40%的SiGe，所述上鳍片部的材料是Ge含量30%的SiGe。
当所述上鳍片部的材料是Si时，鳍片部的表面还具有SiGe外延层，SiGe外延层外还可以具有一Si外延层；当所述上鳍片部的材料是SiGe时，鳍片部的表面具有一Si外延层。Si外延层的厚度小于5纳米。
另外，所浅沟道隔离的上表面低于隔离区的上表面。所述隔离区的两侧具有回切区，所述回切区相对于鳍片部两侧面缩进的距离小于鳍片部宽度的四分之一。回切区与鳍片部接触的位置可以具有圆滑的曲面。所述栅极结构覆盖浅沟道隔离的上表面和回切区回切区的表面，并向鳍片部内侧包围。
本发明还提供了一种集成芯片，这种集成芯片集成了本发明本发明提供的鳍型半导体结构和无隔离区鳍型半导体结构。所述无隔离区鳍型半导体结构包括：具有下部衬底和鳍片部的鳍型衬底，形成在鳍片部上的源区和漏区，形成在所述源区和漏区之间横跨在鳍片部上的栅极结构，栅极结构下方的鳍片部为沟道，以及形成在所述鳍片部两侧的浅沟道隔离。所述我隔离区鳍型半导体结构包括形成与鳍片部内的牺牲区，所述牺牲区从鳍片部的两侧露出。
本发明另一方面还提出一种鳍型半导体器件的形成方法，所述方法包括：
步骤A、提供一衬底，形成具有下部衬底和鳍片部的鳍型衬底，所述鳍片部包含牺牲区；
步骤B、在鳍片部上填充绝缘材料，形成浅沟道隔离；
进行化学机械平坦，露出鳍片部的上表面，刻蚀浅沟道隔离，暴露出所述鳍片部中的部分牺牲区；
步骤C、刻蚀部分或者全部牺牲区以形成空腔，并在空腔中填充绝缘材料形成隔离区；
步骤D、形成横跨在鳍片部上的伪栅结构并在伪栅结构两侧形成侧墙，在伪栅机构两侧的鳍片部上形成源区和漏区；
步骤E、利用栅替代工艺替代伪栅结构形成金属栅结构。
所述步骤A包括：提供一衬底，衬底中具有牺牲区，所述牺牲区为贯穿整个衬底的牺牲层；在衬底上形成刻蚀阻挡层，在刻蚀阻挡层上形成掩膜，刻蚀所述刻蚀阻挡层以暴露部分衬底，以刻蚀阻挡层为阻挡刻蚀所述衬底形成鳍片部，鳍片部具有上鳍片部、牺牲层和下鳍片部；
或者，所述步骤A包括：提供一衬底，对所述衬底进行离子注入形成牺牲区，所述牺牲区为一个或多个牺牲块；在衬底上形成刻蚀阻挡层，在刻蚀阻挡层上形成掩膜，刻蚀所述刻蚀阻挡层以暴露部分衬底，以刻蚀阻挡层为阻挡刻蚀所述衬底形成鳍片部，鳍片部具有上鳍片部、牺牲块和下鳍片部。
所述牺牲区的厚度为5-50nm。
所述步骤A还包括：刻蚀形成鳍片部，所述鳍片部（110）两端的截面为长方形或者所述鳍片部（210）两端的截面为三角形。在刻蚀阻挡层上形成的掩膜宽度为1-10nm的掩膜，用来控制鳍片部顶面的宽度。
所述下鳍片部的材料是Si、牺牲区的材料是SiGe、上鳍片部的材料是Si；或者，所述下鳍片部的材料是Si、牺牲区的材料是SiGe、上鳍片部的材料是Ge含量比牺牲区低10%的SiGe。特别的，所述牺牲区的材料是Ge含量40%的SiGe，上鳍片部的材料是Ge含量30%的SiGe。
所述步骤C包括：刻蚀空腔使用多次干法和/或湿法混合刻蚀，以及等离子刻蚀，最后一次刻蚀应为湿法刻蚀。所述空腔的高度为5-20nm。
可以在鳍片部的不同位置形成不同长度的一个或多个空腔。例如，在漏区所在位置下方的鳍片部内刻蚀形成空腔；在漏区和部分栅极结构所在位置下方的鳍片部内刻蚀形成空腔；刻蚀栅极结构所在位置下方的全部或部分牺牲区，形成空腔；或者，刻蚀形成多个较短的短空腔等。特别的，刻蚀形成的多个较短的短空腔，其长度小于鳍片部宽度的4倍。
刻蚀完空腔后，对空腔的边缘和鳍片部顶端的边缘进行圆滑处理。所述圆滑处理的的方法采用各向同性刻蚀或者氢气环境下700摄氏度以上的退火。
当上鳍片部的材料是Si时，可以在刻蚀牺牲区形成空腔后，在鳍片部和空腔的表面外延生长一层SiGe外延层，还可以再在SiGe外延层上外延生长形成一层Si外延层。当上鳍片部的材料是SiGe时，可以在刻蚀牺牲区形成空腔后，在鳍片部和空腔的表面外延生长一层Si外延层。
所述步骤C在填充绝缘材料之前，可以对鳍片部进行热氧化处理，在鳍片部表面形成SiO2，缩小或封闭空腔。步骤C中填充的绝缘材料可以是SiO2和/或HfO2。
另外，在进行步骤D形成伪栅结构之前，可以对隔离区进行回切处理，形成回切区。当隔离区材料为SiO2时，用氢氟酸湿法刻蚀进行回切处理。形成的回切区相对于鳍片部两侧面缩进的距离小于鳍片部宽度的四分之一。所述步骤D形成的伪栅结构能够覆盖回切区的表面，并向鳍片部内侧包围。
另外，为了在工厂中便于批量化生产，一般衬底100在x方向上都会具有比较大的长度，当提供的衬底具有较大长度时，本发明还提供一种成型方法，步骤包括：
步骤A、提供一长衬底，预先设计单个器件的结构特点、长度以及隔离区的数量、位置和尺寸；
步骤B、形成具有下部衬底和鳍片部的鳍型衬底，所述鳍片部包含牺牲区；
步骤C、在鳍片部上填充绝缘材料，形成浅沟道隔离；
进行化学机械平坦，露出鳍片部的上表面，刻蚀浅沟道隔离，暴露出所述鳍片部中的部分牺牲区；
步骤D、刻蚀部分或者全部牺牲区以形成空腔，并在空腔中填充绝缘材料形成隔离区；
步骤E、按预先设计的器件长度截断鳍型衬底和浅沟道隔离；
步骤F、形成横跨在鳍片部上的伪栅结构并在伪栅结构两侧形成侧墙，在伪栅结构两侧的鳍片部上形成源区和漏区；
步骤G、利用栅替代工艺替代伪栅结构形成金属栅结构。
通过本发明提出的鳍型半导体结构，能够进一步减小鳍型半导体中的漏电流，增强栅极的控制能力、提高灵敏度。器件性能得到显著提升，使用寿命延长。本发明所述器件的成型方法变化多样，能够满足性能要求不同的的各种器件的制造，且便于大批量生产。
附图说明
本发明上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：
图1至图12是根据本发明实施例鳍型半导体器件制造方法的中间步骤示意图。
图12是本发明实施例中形成的半导体器件的结构示意图。
图13是本发明实施例中另一种鳍型衬底的结构示意图。
图14是本发明实施例中另一种空腔形成布局的结构示意图。
图15是本发明实施例中回切区的结构示意图。
图16是本发明实施例中在鳍片部和空腔表面上形成SiGe层和Si层的结构示意图。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。
下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。它们的目的并不在于限制本发明，仅作为示例。此外，本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。此外，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的可应用于性和/或其他材料的使用。
在说明实施例之前对本发明器件的方向做出定义，令鳍片部从衬底上突起的方向为z方向，与z方向垂直且平行于鳍片部顶端的方向为x方向，垂直于x、z方向的方向为y方向。
实施例一
本发明提出一种半导体的结构及其制造方法，如图1-16所示，为该方法的中间步骤示意图。以下，将参照这些附图来对本发明实施例的各个步骤予以详细说明。
步骤A：提供一包含牺牲区的衬底100，在所述衬底上形成具有下部衬底180和鳍片部110的鳍型衬底100，所述牺牲区113在鳍片部内，参考图6所示。
在准备衬底的工艺中，如图1所示，提供一衬底100，衬底100包括第一衬底101，其材料可以为硅，然后用外延生长（epitaxy）的方法在第一衬底101上形成一层牺牲区113，在本实施例中，所述牺牲区113为贯穿整个衬底的牺牲层113。牺牲层113的材料优选为SiGe、n型掺杂（n-type doped）硅等，厚度优选为5-50nm。再于牺牲层113上继续生长，例如外延生长第二衬底102，所述第二衬底102即成为后续加工步骤中所形成的鳍片部110的上鳍片部114的基础，由此形成包含牺牲区113的衬底100。特别地，所述牺牲层113的材料可以是Ge含量40%的SiGe，第二衬底102的材料可以是Si，或者所述第二衬底102是Ge含量比牺牲层略低的SiGe，优选为Ge含量比牺牲层低10%以上的SiGe。根据形成的器件对性能的要求不同，可以使用不同材料形成第二衬底102。例如：对于NMOS来讲，第二衬底102优选为硅；对于PMOS来讲，第二衬底102优选为硅锗，其中Ge含量超过30%。这种第二衬底由SiGe材料形成的结构能够提高PMOS器件中载流子空穴的迁移率，提高沟道的性能，增强栅控。
形成包含牺牲层的衬底100之后，即需要加工鳍片部，如图2所示，在衬底100的表面形成刻蚀阻挡层900。刻蚀阻挡层900可以有多种选择，在本实施例中，具体地，可以沉积一层氧化物层901，例如10-200nm，在氧化物层901上形成一层氮化物层902，例如10-200nm，形成刻蚀阻挡层900。参考图3，在刻蚀阻挡层900上形成沿y方向一定宽度的掩膜以保护部分刻蚀阻挡层900，所述一定宽度由鳍片部的顶面沿y方向的宽度所决定，例如优选为1-10纳米，而后对氮化物层902和氧化物层901刻蚀阻挡层900进行选择性刻蚀，形成如图4所示的结构，暴露部分衬底100的上表面。
然后，以刻蚀阻挡层900作为阻挡，对衬底100进行刻蚀，形成鳍片部110，如图5所示。鳍片部110具有上鳍片部114、贯穿鳍片部的牺牲层113和下鳍片部112，如图6所示。其中，第二衬底102形成上鳍片部114，部分第一衬底101形成下鳍片部112。下部衬底180和鳍片部110组成鳍型衬底100。鳍片部110的形状可以根据需要进行选择，并由刻蚀工艺和参数进行控制，例如可以形成两端截面为长方形的鳍片部110，如图6所示。也可以形成两端截面为三角形的鳍片部210，如图13所示。
根据位于第一衬底101与第二衬底102的材料是否相同，上鳍片部114的材料和下鳍片部112的材料可以均为材料Si，或者，上鳍片部114的材料可以优选为Ge含量30%的SiGe，下鳍片部112的材料为Si。根据所要形成的器件性能要求的不同，可以用其它材料形成上鳍片部114和下鳍片部112，本领域的技术人员可以根据需要进行这些材料的选择和变化，这些均在本发明的保护范围之内。
步骤B：在鳍片部110上填充绝缘材料，形成浅沟道隔离（STI）105，浅沟道隔离105的上表面要高于鳍片部的顶面111，如图7所示。之后，进行化学机械平坦化，露出鳍片部110的上表面。再对浅沟道隔离105进行刻蚀，刻蚀停止在暴露出鳍片部110中的部分牺牲区113的位置，如图8所示。
而后，进入步骤C：刻蚀部分牺牲层113以形成空腔200，并在空腔200中填充绝缘材料，形成隔离区300。
首先，在鳍型部110和浅沟道隔离105表面均匀涂覆光刻胶，并用掩膜遮挡要保留的牺牲层113以及鳍片部110，暴露需要形成空腔200的牺牲层113。对被暴露部分的光刻胶进行曝光，洗掉曝光的光刻胶之后，刻蚀该部被暴露的牺牲层113。在上鳍片部114和下鳍片部112之间形成贯穿y轴方向的空腔200，如图9所示。所述空腔200在z方向上的高度可以是5-50nm。由于牺牲层113的材料是由硅锗构成，如果空腔200太高的话，也就是牺牲层113太厚，会在硅锗牺牲层113中产生位错等缺陷（defect），该缺陷很可能延伸、并进入上面的沟道区，使器件的性能变差。所以，空腔200的高度优选为5-20纳米。
刻蚀空腔200时可以使用多次干法和/或湿法混合刻蚀，包括等离子刻蚀。其中，干法刻蚀能够更好的控制空腔的形状和尺寸，形成相对较小的空腔200。特别的，为了减小刻蚀对表面损伤，减少表面缺陷，刻蚀空腔200的最后一次刻蚀工艺应为湿法刻蚀。
空腔200刻蚀完成后，去除鳍片部110表面的光刻胶。
另外，作为另一种刻蚀形成空腔200的例子，可以沿x方向的不同位置形成不同长度的一个或多个空腔200，如图14所示，形成第一空腔2001和第二空腔2002。空腔200的数量、位置、尺寸可以根据形成所述器件对性能要求的不同进行选择。当空腔200只位于源区6002或漏区6001下方的鳍片部内部时，器件具有较好的隔离效果，未形成空腔200一侧的器件结构的导热性和机械强度更好，因为上鳍片部114通过牺牲层113和下鳍片部112相连接，牺牲层113，如硅锗，的导热性比空腔里填充的隔离区300,如氧化硅，的导热性好；而且它的机械强度比有形成空腔200然后回填隔离区300的结构要高，因为牺牲层113和上鳍片部114和下鳍片部112是一整体形成的，之间结合紧密。例如当为了获得更高机械强度和更好导热性的器件时可以形成沿x方向相对宽度较窄长度较短的空腔200，而当需要获得隔离效果较好的器件时可以在牺牲层中形成多个空腔200。为了维持器件的机械强度，保留部分牺牲层113是必要的。对于栅长比较长的器件，例如沿x方向伪栅结构长度大于120纳米，如果空腔200沿x方向过宽的话，器件的机械性能会下降。可以通过形成1个或者多个沿x方向宽度较短的短空腔200，以实现：减少源漏之间的漏电流，同时维持良好的机械性能和强度的目的。短空腔200沿x方向的长度应小于鳍片部110沿y方向宽度的4倍。
空腔在器件中的位置不同，会对器件的性能产生不同的影响，包括以下几点：
1.在漏区6001所在位置下方的鳍片部内刻蚀形成空腔200。在这种结构中，源区6002以及伪栅结构下方的鳍片部仍然存在牺牲层113，牺牲层113连接上鳍片部114和下鳍片部112。该结构具有较好的导热性和更高机械强度。同时，由于漏区6001与衬底之间隔离，减小了漏区6001的节漏电流。
2.在漏区6001和部分伪栅结构所在位置下方的鳍片部内刻蚀形成空腔200。这种结构可以降低栅极和鳍片下面衬底之间的寄生电容，同时减小了漏区6001的节漏电流。
3.刻蚀伪栅结构所在位置下方的牺牲区，形成空腔200。隔空腔在x方向上的长度可以等于伪栅结构的长度。当栅极结构沿x方向的长度较长时，空腔沿x方向的长度小于栅极结构的长度。这种结构具有优异的短沟道效应，并且能够有效减小源区6002与漏区6001之间通过伪栅结构下方的漏电流。
4.对于在x方向上栅长较长的器件，优选形成一个或者多个在x方向相对较短的短空腔200。这种结构可以在提高隔离效果的情况下，保证器件的机械稳定性，提高了良品率。
刻蚀完空腔200之后，可选择地，对空腔200的边缘以及鳍片部顶面的边缘进行圆滑（rounding）处理，圆滑处理的方法可以采用各向同性刻蚀或者氢气环境下700摄氏度以上的退火等方法。该步骤使上鳍片部114的顶面111具有圆滑曲面，如图9所示。上鳍片部114的下表面也能处理成圆滑的曲面，圆滑处理的作用在于，它可以减小器件的局部电场强度，增强器件的可靠性。
特别的，当所述鳍片部110两端的截面形状为基本长方形时，通过对空腔200的边缘进行圆滑处理，所述上鳍片部114可以形成具有圆角的基本长方体型结构或者圆柱形结构。如果圆滑处理的程度较小，则上鳍片部114形成具有圆角的基本长方体型结构，如果圆滑处理的程度较大，则上鳍片部114形成基本圆柱形结构。
再后，用绝缘材料填充所述空腔200，形成隔离区300。绝缘材料可以是SiO2、HfO2等。填满空腔200后，隔离区300可能沿y方向从鳍片部110两侧突出。应通过刻蚀，除去突出、多余的隔离区，使隔离区300与上鳍片部110、牺牲区113形成平整的表面，如图10所示。
特别的，在填充绝缘材料之前，可以对鳍片部110进行热氧化处理。鳍片部表面会因热氧化处理而形成SiO2，从而缩小甚至封闭空腔200。热氧化处理后，应向剩余的空腔内和鳍片部110上填充绝缘材料，形成完整的隔离区300和浅沟道隔离105。热氧化可以使得上鳍片部的下表面具有良好的表面质量，从而不会影响鳍片里面载流子的迁移率。
形成完整的隔离区300后，所述隔离区300沿y方向应从鳍片部110的两侧露出，如图10所示。此后，可以对隔离区300进行回切处理。当隔离区是二氧化硅材料的时候，用氢氟酸进行湿法刻蚀，刻蚀部分隔离区300，在隔离区沿y方向的两侧形成回切区301(undercut)，如图15所示。回切区301沿y方向相对于鳍片部两侧面缩进的距离应小于鳍片部110沿y方向宽度的四分之一，这样可以维持鳍片的机械稳定性。当隔离区300位于栅极结构400下方时，如果存在回切区301，则栅极结构400可以覆盖回切区301的表面，并且沿y方向向鳍片部内侧包围，覆盖上鳍片部114下端的部分表面。这种结构能够有效增强栅控强度，大幅提高器件性能。
出于优化器件性能的考虑，可选择地，可以在用绝缘材料填充空腔200之前，在鳍片部110上通过外延生长形成SiGe层和Si层。例如，当上鳍片部114的材料为Si时，可以在鳍片部110和空腔200表面外延生长SiGe外延层，还可以再在SiGe外延层上外延生长形成Si外延层，如图16所示。当上鳍片部114的材料为SiGe时，可以在鳍片部110和空腔200表面外延生长形成Si层（图中未示出）。如果上述Si外延层的厚度小于5纳米，则更适合制作PMOS半导体器件。厚度较薄的Si外延层能够对下方的SiGe外延层或者SiGe上鳍片部形成压应力，从而提高SiGe的空穴迁移率，能够提高PMOS器件中沟道的性能。如果Si外延层的厚度较厚，则更适合制作NMOS器件，Si外延层具有更好的表面态，其中的电子是NMOS器件中的载流子。对于优选CMOS实施例，优选鳍片为硅，相对硅锗为牺牲层时具有良好的刻蚀选择性。可以在形成空腔之后，选择性在PMOS鳍片的区域，顺序进行硅锗和硅的外延生长。这些优化的实施例，本领域普通技术人员均可以根据需要进行选择和变化，这些均不超出本发明的保护范围。
而后，进入步骤D：形成横跨在鳍片部110上的伪栅结构，伪栅结构下方的鳍片部为沟道106，沿y方向在伪栅结构400两侧的鳍片部110上形成源区和漏区。
在本实施例中，可以在鳍片部110上沉积氧化铪、氮化物等其它高K介质材料，在浅沟道隔离105上方形成横跨在鳍片部上的伪栅。刻蚀多余的高K介质材料，形成伪栅结构400，如图11所示。
然后，形成侧墙500，在鳍片部110和伪栅结构400上沉积氮化物，形成氮化物层。刻蚀鳍片部110上和伪栅结构400顶部的氮化物层，从而在沿x方向伪栅结构400两侧、鳍片部110之上形成侧墙500，如图12所示。
最后沿x方向伪栅结构400两侧的鳍片部上进行离子注入，从而形成源区6002和漏区6001，如图12所示。此外，在形成源区和漏区之前，还可以包括进行离子注入，从而形成源漏扩展区的步骤。
步骤E：利用栅替代工艺替代伪栅结构形成栅极结构。
特别的，为了在工厂中便于批量化生产，一般衬底100在x方向上都会具有比较大的长度，即提供长衬底。所以优选的，可以预先设计好单个器件结构特点、在x方向上的长度以及隔离区300的数量、位置、尺寸，先在具有较大长度的衬底100上完成步骤A、B和步骤C的工序，之后按照预先设计的器件长度，将已经形成隔离区300和浅沟道隔离105的器件沿x方向截断，形成单独的器件。之后再进行步骤D、E的加工。截断步骤与形成空腔、隔离区的步骤相互独立。
另外，考虑实际生产中，各种半导体器件自身的性能要求并不相同，有些器件并不需要在鳍片部中形成隔离区。例如ESD器件，如果鳍片部中存在隔离区，反而会影响器件的性能。所以，不是所有器件都需要形成隔离区。但是，在批量化的生产线上为了方便供料和加工，所有的衬底中都包含牺牲区。而在加工过程中根据所要生产的器件类型不同，决定是否要在器件中形成隔离区。即，使用本发明的方法加工的半导体器件结构可能只具有牺牲区，但不具有隔离区。鳍片部中的牺牲区全部保留，形成无隔离区鳍型半导体结构。
实施例二
下面将仅就第二实施例区别于第一实施例的方面进行阐述。未描述的部分应当认为与第一实施例采用了相同的步骤、方法或者工艺来进行，因此在此不再赘述。
步骤A：提供一包含牺牲区113的衬底100，在所述衬底100上形成具有下部衬底180和鳍片部110的鳍型衬底100，所述牺牲区113在鳍片部内。
与第一实施例不同，在本实施例中，所述牺牲区113不是贯穿鳍片部的牺牲层，而表现为一个或多个牺牲块113。
形成牺牲块113的方式可以在准备衬底100的工艺中完成，在本实施例中，提供一衬底100，在衬底100表面需要保护的位置形成掩膜，从而暴露需要形成牺牲块113的位置，进行离子注入，优选为n型掺杂，例如P或As。从而在衬底100中形成具有一定浓度的区域，即形成牺牲区113。对衬底进行刻蚀，形成鳍片部110，所述牺牲区为分布在衬底中的一个或多个区域的牺牲块113。所述牺牲区为位于鳍片部110中的一个或几个区域。
步骤B：在鳍片部110上填充绝缘材料，形成浅沟道隔离（STI）105。
步骤C：刻蚀部分或者全部牺牲区以形成空腔，并在空腔中填充绝缘材料，形成隔离区。
根据形成器件对性能的要求刻蚀部分或全部牺牲块113，可以对形成的空腔200边缘进行圆滑处理，还可以在鳍片部110和空腔200表面外延生长SiGe层和/或Si层。用二氧化硅或其它绝缘材料填充所述空腔200，形成隔离区300。
步骤D、在浅沟道隔离105上方形成横跨在鳍片部上的伪栅结构400，伪栅结构下方的鳍片部为沟道106，并在伪栅结构400两侧的鳍片部上形成源区6002和漏区6001。
步骤E、利用栅替代工艺替代伪栅结构形成栅极结构。
实施例三
此外，本发明还提出了一种鳍型半导体器件结构，参考图12，所述器件具有：包括下部衬底180和鳍片部110的鳍型衬底100，鳍片部110上的源区6002和漏区6001，源区6002和漏区6001之间横跨在鳍片部110上的栅极结构400，栅极结构下方的鳍片部为沟道，沿y方向鳍片部110两侧且位于栅极结构400下方的浅沟道隔离105，沿x方向栅极结构400的两侧的侧墙500，以及形成在所述鳍片部110中位于沟道和下部衬底之间的隔离区300。鳍片部110可以包括上鳍片部114、牺牲区113和下鳍片部112。所述鳍片部110顶面宽度优选为1-10nm，其鳍片部两端的截面可以是长方形，如图6所示，或者为三角形，如图13所示，顶面可以是圆滑的曲面。两端截面为三角形的鳍片部具有更好的机械稳定性，而两端截面为长方形的鳍片部形成器件后栅控更好。
特别的，当所述鳍片部110两端截面形状为长方体形时，所述上鳍片部114可以是具有圆角的长方体型结构或者圆柱形结构。如果圆滑处理的程度较小，则上鳍片部114形成具有圆角的基本长方体型结构，如果圆滑处理的程度较大，则上鳍片部114形成基本圆柱形结构。
所述隔离区的高度优选为5-20nm，隔离区的材料可以是SiO2和/或HfO2。所述浅沟道隔离105的上表面可以低于隔离区300的上表面。浅沟道隔离105的上表面低于隔离区300上表面时，可以使栅极结构沿z方向更多的覆盖上鳍片部，该特征可以减小漏电流，增强驱动电流并加强栅控。
牺牲区113沿y方向从鳍片部110的两侧露出。所述隔离区300形成在所述牺牲区113中。所述牺牲区113可以是贯穿鳍片部110的牺牲层或者是一个或多个牺牲块。
下鳍片部112的材料可以是Si，牺牲区113的材料是SiGe，上鳍片部114的材料是Si。或者，下鳍片部112的材料可以是Si，牺牲区113的材料是SiGe，上鳍片部114的材料是Ge含量比牺牲区113低10%的SiGe。特别的，牺牲区113的材料可以是Ge含量40%的SiGe，上鳍片部114的材料是Ge含量30%的SiGe。这种上鳍片部由SiGe材料形成的结构可以制作PMOS器件，SiGe能够提高PMOS器件中载流子空穴的迁移率，提高沟道的性能，增强栅控。
另外，当上鳍片部114的材料为Si时，鳍片部110的表面可以具有SiGe外延层，在SiGe外延层外还可以具有一层Si外延层。或者，当上鳍片部114的材料为SiGe时，鳍片部110的表面可以具有Si外延层。如果上述Si外延层的厚度小于5纳米，则更适合制作PMOS半导体器件。厚度较薄的Si外延层能够对下方的SiGe外延层或者SiGe上鳍片部形成压应力，从而提高SiGe的空穴迁移率，能够提高PMOS器件中沟道的性能。如果Si外延层的厚度较厚，则更适合制作NMOS器件，Si外延层具有更好的表面态，其中的电子是NMOS器件中的载流子。
特别的，器件中可以在沿x方向的不同位置上存在多个隔离区300。所述隔离区300基本位于源区6002下方；和/或基本位于漏区6001下方；和/或基本位于栅极结构400下方。隔离区300的数量、位置、尺寸可以根据形成所述器件对性能要求的不同进行选择。
当隔离区300只位于源区6002或漏区6001下方的鳍片部110的内部时，隔离区300的隔离效果较好，未形成隔离区300一侧的器件结构的机械强度和导热性更好。因为上鳍片部114通过牺牲层与下鳍片部112相连接，牺牲层113的导热性比隔离区300的导热性好，而且其与上鳍片部114和下鳍片部112之间结合紧密，机械强度高。当隔离区300沿x方向宽度相对较短时，器件的导热性和机械强度更好。当牺牲层113中存在多个隔离区300时，器件的隔离效果更好。当栅极沿x方向长度大于120纳米时，牺牲层113中存在一个或多个沿x方向长度较短的短隔离区300，这种结构可以减小源漏之间的漏电流，并维持良好的机械强度。短隔离区300沿x方向的长度应小于鳍片部110沿y方向长度的4倍。
隔离区300在器件中的位置不同，会对器件的性能产生不同的影响，包括以下几点：
1.隔离区300只存在于漏区6001下方。在这种结构中，源区6002以及栅极结构400下方的鳍片部110中仍然存在牺牲层113，牺牲层113连接上鳍片部114和下鳍片部112。该结构具有较好的导热性和更高机械强度。同时，由于漏区6001与下部衬底180之间隔离，减小了漏区6001的节漏电流。
2.隔离区300存在于漏区6001和部分栅极结构400下面。这种结构可以降低栅极结构400和下鳍片部112之间的寄生电容，同时减小了漏区6001的节漏电流。
3.隔离区300存在于栅极结构400的下方，隔离区在x方向上的长度可以与栅极结构400沿x方向的长度相等。当栅极结构沿x方向的长度较长时，隔离区沿x方向的长度小于栅极结构的长度。这种结构具有优异的短沟道效应，并且能够有效减小源区6002与漏区6001之间通过栅极结构400下方的漏电流。
4.对于在x方向上栅极结构400长度较长的器件，在鳍片部中存在沿x方向长度相对较小的多个隔离区300。这种结构可以在增强隔离效果的情况下，保证器件的机械稳定性，提高了良品率。
另外，隔离区300沿y方向的两侧具有回切区301，回切区301沿y方向相对于鳍片部两侧面缩进的距离应小于鳍片部110沿y方向宽度的四分之一。回切区301与下鳍片部112接触的位置具有圆滑的曲面，如图15所示。当隔离区300位于栅极结构400下方时，如果存在回切区301，则栅极结构400可以覆盖回切区301的表面，并且沿y方向向鳍片部内侧包围，覆盖上鳍片部114下端的部分表面。这种结构能够有效增强栅控强度，大幅提高器件性能。
另外，结合实际需要和生产条件，本发明还提供了一种集成芯片。这种芯片由半导体器件集成形成。集成在芯片中的半导体器件包括本实施例中形成的具有隔离区的鳍型半导体结构，以及无隔离区鳍型半导体结构。所述无隔离区鳍型半导体结构与本实施例中的鳍型半导体结构在相同的生产线中制造，所以其中可以具有牺牲区。但是根据器件所需性能的不同，部分鳍型半导体结构中没有形成隔离区，即为所述无隔离区鳍型半导体结构。
以上已经根据本发明的实施例对本发明进行了描述。本发明的应用范围不局限于说明书中描述的特定实施例的工艺、机构、制造、物质组成、手段、方法及步骤。从本发明的公开内容，作为本领域的普通技术人员将容易地理解，对于目前已存在或者以后即将开发出的工艺、机构、制造、物质组成、手段、方法或步骤，其中它们执行与本发明描述的对应实施例大体相同的功能或者获得大体相同的结果，依照本发明可以对它们进行应用。因此，本发明所附权利要求旨在将这些工艺、机构、制造、物质组成、手段、方法或步骤包含在其保护范围内。

Claims (10)

1.一种鳍型半导体结构，其特征在于，包括：
具有下部衬底和鳍片部的鳍型衬底；
形成在鳍片部上的源区和漏区；
形成在所述源区和漏区之间横跨在鳍片部上的栅极结构，栅极结构下方的鳍片部为沟道；
形成在所述鳍片部两侧的浅沟道隔离；以及
形成在所述鳍片部中的位于沟道和下部衬底之间的隔离区。
2.根据权利要求1所述的半导体结构，其特征在于，还包括形成于鳍片部内的牺牲区，所述隔离区形成在所述牺牲区中，所述牺牲区从鳍片部的两侧露出。
3.根据权利要求1所述的半导体结构，其特征在于，所述隔离区的两侧具有回切区。
4.一种集成芯片，其特征在于，所述集成芯片集成包括：
本发明权利要求1所述的鳍型半导体结构；
无隔离区鳍型半导体结构。
5.一种形成鳍型半导体结构的方法，其特征在于，包括以下步骤：
步骤A、提供一衬底，形成具有下部衬底和鳍片部的鳍型衬底，所述鳍片部包含牺牲区；
步骤B、在鳍片部上填充绝缘材料，形成浅沟道隔离；
进行化学机械平坦，露出鳍片部的上表面，刻蚀浅沟道隔离，暴露出所述鳍片部中的部分牺牲区；
步骤C、刻蚀部分或者全部牺牲区以形成空腔，并在空腔中填充绝缘材料形成隔离区；
步骤D、形成横跨在鳍片部上的伪栅结构并在伪栅结构两侧形成侧墙，在伪栅结构两侧的鳍片部上形成源区和漏区；
步骤E、利用栅替代工艺替代伪栅结构形成金属栅结构。
6.根据权利要求5所述的方法，其特征在于，所述步骤A包括：提供一衬底，衬底中具有牺牲区，所述牺牲区为贯穿整个衬底的牺牲层；在衬底上形成刻蚀阻挡层，在刻蚀阻挡层上形成掩膜，刻蚀所述刻蚀阻挡层以暴露部分衬底，刻蚀所述衬底形成鳍片部，鳍片部具有上鳍片部、牺牲层和下鳍片部。
7.根据权利要求5所述的方法，其特征在于，所述步骤A包括：提供一衬底，对所述衬底进行离子注入形成牺牲区，所述牺牲区为一个或多个牺牲块；在衬底上形成刻蚀阻挡层，在刻蚀阻挡层上形成掩膜，刻蚀以暴露部分衬底，刻蚀所述衬底形成鳍片部，鳍片部具有上鳍片部、牺牲块和下鳍片部。
8.根据权利要求5所述的方法，其特征在于，在进行步骤D形成伪栅结构之前，对隔离区进行回切处理，形成回切区。
9.根据权利要求8所述的方法，其特征在于，所述步骤D形成的伪栅结构覆盖回切区的表面，并且向鳍片部内侧包围。
10.一种形成鳍型半导体结构的方法，其特征在于，包括以下步骤：
步骤A、提供一长衬底，预先设计单个器件的结构特点、长度以及隔离区的数量、位置和尺寸；
步骤B、形成具有下部衬底和鳍片部的鳍型衬底，所述鳍片部包含牺牲区；
步骤C、在鳍片部上填充绝缘材料，形成浅沟道隔离；
进行化学机械平坦，露出鳍片部的上表面，刻蚀浅沟道隔离，暴露出所述鳍片部中的部分牺牲区；
步骤D、刻蚀部分或者全部牺牲区以形成空腔，并在空腔中填充绝缘材料形成隔离区；
步骤E、按预先设计的器件长度截断鳍型衬底和浅沟道隔离；
步骤F、形成横跨在鳍片部上的伪栅结构并在伪栅结构两侧形成侧墙，在伪栅结构两侧的鳍片部上形成源区和漏区；
步骤G、利用栅替代工艺替代伪栅结构形成金属栅结构。
CN201410135438.0A 2014-04-04 2014-04-04 一种鳍型半导体结构及其成型方法 Active CN103915504B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201410135438.0A CN103915504B (zh) 2014-04-04 2014-04-04 一种鳍型半导体结构及其成型方法
US15/301,464 US20170179275A1 (en) 2014-04-04 2015-04-01 Fin-type semiconductor structure and method for forming the same
PCT/CN2015/075721 WO2015149705A1 (zh) 2014-04-04 2015-04-01 一种鳍型半导体结构及其成型方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410135438.0A CN103915504B (zh) 2014-04-04 2014-04-04 一种鳍型半导体结构及其成型方法

Publications (2)

Publication Number Publication Date
CN103915504A true CN103915504A (zh) 2014-07-09
CN103915504B CN103915504B (zh) 2017-07-18

Family

ID=51041040

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410135438.0A Active CN103915504B (zh) 2014-04-04 2014-04-04 一种鳍型半导体结构及其成型方法

Country Status (1)

Country Link
CN (1) CN103915504B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106252231A (zh) * 2015-06-03 2016-12-21 台湾积体电路制造股份有限公司 包括鳍结构的半导体器件及其制造方法
CN107958871A (zh) * 2016-10-17 2018-04-24 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
WO2018211379A1 (en) * 2017-05-16 2018-11-22 International Business Machines Corporation Dual channel cmos having common gate stacks
CN110224029A (zh) * 2019-06-03 2019-09-10 中国科学院微电子研究所 一种半导体器件及其制作方法及包括该器件的电子设备
US10699967B2 (en) 2018-06-28 2020-06-30 International Business Machines Corporation Co-integration of high carrier mobility PFET and NFET devices on the same substrate using low temperature condensation
US20210305430A1 (en) * 2020-03-27 2021-09-30 Intel Corporation Gate-all-around integrated circuit structures having fin stack isolation

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102117829A (zh) * 2009-12-30 2011-07-06 中国科学院微电子研究所 鳍式晶体管结构及其制作方法
US20130313649A1 (en) * 2012-05-23 2013-11-28 International Business Machines Corporation Fin isolation for multigate transistors
CN103915501A (zh) * 2013-01-09 2014-07-09 国际商业机器公司 由悬空硅进行电介质隔离的finfet及其制造方法
CN203895466U (zh) * 2014-04-04 2014-10-22 唐棕 一种鳍型半导体结构

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102117829A (zh) * 2009-12-30 2011-07-06 中国科学院微电子研究所 鳍式晶体管结构及其制作方法
US20130313649A1 (en) * 2012-05-23 2013-11-28 International Business Machines Corporation Fin isolation for multigate transistors
CN103915501A (zh) * 2013-01-09 2014-07-09 国际商业机器公司 由悬空硅进行电介质隔离的finfet及其制造方法
CN203895466U (zh) * 2014-04-04 2014-10-22 唐棕 一种鳍型半导体结构

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106252231A (zh) * 2015-06-03 2016-12-21 台湾积体电路制造股份有限公司 包括鳍结构的半导体器件及其制造方法
CN106252231B (zh) * 2015-06-03 2020-04-17 台湾积体电路制造股份有限公司 包括鳍结构的半导体器件及其制造方法
US10269968B2 (en) 2015-06-03 2019-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device including fin structures and manufacturing method thereof
CN107958871A (zh) * 2016-10-17 2018-04-24 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
CN107958871B (zh) * 2016-10-17 2020-10-30 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
GB2577190A (en) * 2017-05-16 2020-03-18 Ibm Dual channel CMOS having common gate stacks
US10229856B2 (en) 2017-05-16 2019-03-12 International Business Machines Corporation Dual channel CMOS having common gate stacks
GB2577190B (en) * 2017-05-16 2020-09-09 Elpis Tech Inc Dual channel CMOS having common gate stacks
WO2018211379A1 (en) * 2017-05-16 2018-11-22 International Business Machines Corporation Dual channel cmos having common gate stacks
US10699967B2 (en) 2018-06-28 2020-06-30 International Business Machines Corporation Co-integration of high carrier mobility PFET and NFET devices on the same substrate using low temperature condensation
US10923403B2 (en) 2018-06-28 2021-02-16 International Business Machines Corporation Co-integration of high carrier mobility PFET and NFET devices on the same substrate using low temperature condensation
CN110224029A (zh) * 2019-06-03 2019-09-10 中国科学院微电子研究所 一种半导体器件及其制作方法及包括该器件的电子设备
US20210305430A1 (en) * 2020-03-27 2021-09-30 Intel Corporation Gate-all-around integrated circuit structures having fin stack isolation
US11594637B2 (en) * 2020-03-27 2023-02-28 Intel Corporation Gate-all-around integrated circuit structures having fin stack isolation

Also Published As

Publication number Publication date
CN103915504B (zh) 2017-07-18

Similar Documents

Publication Publication Date Title
US20210167218A1 (en) Gate-All-Around Structure and Methods of Forming the Same
US7989296B2 (en) Semiconductor device and method of manufacturing same
CN103915504A (zh) 一种鳍型半导体结构及其成型方法
US8716156B1 (en) Methods of forming fins for a FinFET semiconductor device using a mandrel oxidation process
US10170475B2 (en) Silicon-on-nothing transistor semiconductor structure with channel epitaxial silicon region
EP3127862A1 (en) Gate-all-around nanowire device and method for manufacturing such a device
CN105321943A (zh) 非平面器件和应变产生沟道电介质
US10038075B2 (en) Silicon-on-nothing transistor semiconductor structure with channel epitaxial silicon-germanium region
CN101661934A (zh) 与本位晶体管相兼容的鳍式场效晶体管程序
JP2010530623A (ja) 自己整合したソース／ドレイン領域を有するフィン型電界効果トランジスタ・デバイスおよびその形成方法
TW201635517A (zh) 具有替代通道材料之電性絕緣鰭片結構及其製法
US9385051B2 (en) Method for the formation of a FinFET device having partially dielectric isolated fin structure
CN109390386B (zh) 后栅极硅锗沟道凝结及其制造方法
US8389391B2 (en) Triple-gate transistor with reverse shallow trench isolation
WO2015149705A1 (zh) 一种鳍型半导体结构及其成型方法
CN103904122A (zh) 一种鳍型半导体结构及其成型方法
CN203895466U (zh) 一种鳍型半导体结构
CN103928521A (zh) 一种鳍型半导体结构及其成型方法
CN105514161A (zh) 半导体装置及其制造方法
US9099570B2 (en) Method for the formation of dielectric isolated fin structures for use, for example, in FinFET devices
CN105575804B (zh) 鳍式场效应晶体管及其制造方法
US8987110B2 (en) Semiconductor device fabrication method for improved isolation regions and defect-free active semiconductor material
CN104217948A (zh) 半导体制造方法
CN105513968B (zh) 鳍式场效应晶体管的制造方法
CN103035577A (zh) 一种半导体结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant