CN103904137A - Mos电容及其制作方法 - Google Patents
Mos电容及其制作方法 Download PDFInfo
- Publication number
- CN103904137A CN103904137A CN201410107155.5A CN201410107155A CN103904137A CN 103904137 A CN103904137 A CN 103904137A CN 201410107155 A CN201410107155 A CN 201410107155A CN 103904137 A CN103904137 A CN 103904137A
- Authority
- CN
- China
- Prior art keywords
- metal
- layer
- electrode
- alloy
- mos capacitance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 239000003990 capacitor Substances 0.000 title abstract description 7
- 239000002184 metal Substances 0.000 claims abstract description 111
- 229910052751 metal Inorganic materials 0.000 claims abstract description 110
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 52
- 239000010703 silicon Substances 0.000 claims abstract description 52
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 47
- 238000001465 metallisation Methods 0.000 claims abstract description 26
- 229910045601 alloy Inorganic materials 0.000 claims abstract description 24
- 239000000956 alloy Substances 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 229910000676 Si alloy Inorganic materials 0.000 claims abstract description 12
- 229910001092 metal group alloy Inorganic materials 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 44
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 32
- 238000000605 extraction Methods 0.000 claims description 18
- 229910018885 Pt—Au Inorganic materials 0.000 claims description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 16
- 229910052697 platinum Inorganic materials 0.000 claims description 14
- 229920002120 photoresistant polymer Polymers 0.000 claims description 12
- 239000000377 silicon dioxide Substances 0.000 claims description 8
- 235000012239 silicon dioxide Nutrition 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 6
- 238000001259 photo etching Methods 0.000 claims description 6
- 238000004544 sputter deposition Methods 0.000 claims description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 5
- 230000008020 evaporation Effects 0.000 claims description 5
- 238000001704 evaporation Methods 0.000 claims description 5
- 230000000873 masking effect Effects 0.000 claims description 5
- 229910052719 titanium Inorganic materials 0.000 claims description 5
- 239000010936 titanium Substances 0.000 claims description 5
- 238000005275 alloying Methods 0.000 claims description 3
- 229910017052 cobalt Inorganic materials 0.000 claims description 3
- 239000010941 cobalt Substances 0.000 claims description 3
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- NICDRCVJGXLKSF-UHFFFAOYSA-N nitric acid;trihydrochloride Chemical compound Cl.Cl.Cl.O[N+]([O-])=O NICDRCVJGXLKSF-UHFFFAOYSA-N 0.000 claims description 3
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 abstract description 18
- 239000012212 insulator Substances 0.000 abstract description 2
- 238000009413 insulation Methods 0.000 abstract 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 5
- 239000010931 gold Substances 0.000 description 5
- 229910052737 gold Inorganic materials 0.000 description 5
- 229910044991 metal oxide Inorganic materials 0.000 description 5
- 150000004706 metal oxides Chemical class 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910001260 Pt alloy Inorganic materials 0.000 description 3
- 241001515806 Stictis Species 0.000 description 3
- XRZCZVQJHOCRCR-UHFFFAOYSA-N [Si].[Pt] Chemical compound [Si].[Pt] XRZCZVQJHOCRCR-UHFFFAOYSA-N 0.000 description 3
- 239000007772 electrode material Substances 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 239000002210 silicon-based material Substances 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 101100373011 Drosophila melanogaster wapl gene Proteins 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000009172 bursting Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 210000004483 pasc Anatomy 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/92—Capacitors having potential barriers
- H01L29/94—Metal-insulator-semiconductors, e.g. MOS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/47—Schottky barrier electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种MOS电容及其制作方法，涉及金属-绝缘体-半导体的电子器件技术领域。所述MOS电容包括硅衬底，还包括位于硅衬底上表面的金属与硅的合金层，所述金属与硅的合金层的上表面设有面积小于合金层的绝缘介质层，在绝缘介质层和绝缘介质层以外的部分合金层的上表面设有多层金属化种子层，绝缘介质层上表面的多层金属化种子层的上表面设有上金属电极，绝缘介质层以外的多层金属化种子层的上表面设有下电极金属引出电极。所述MOS电容提高了MOS电容电极的导电能力，降低了MOS电容的损耗，进一步扩大了MOS电容的应用范围。
Description
技术领域
本发明涉及金属-绝缘体-半导体的电子器件技术领域，尤其涉及一种MOS电容及其制作方法。
背景技术
微波大功率晶体管由于工作频率高，管芯面积大，管芯的输入、输出阻抗比较低，寄生参量对晶体管的性能影响严重，若直接应用于特性阻抗为50欧姆的微波系统连接，由于阻抗严重不匹配，会导致晶体管无法实现大功率输出，使得晶体管的性能无法充分发挥。为此，采用内匹配网络来对管芯的输入、输出阻抗进行提升（变换）并减少寄生参量的影响，是实现微波功率晶体管大功率、高增益输出的一种有效途径。而常用的内匹配网络是由电感-电容（LC）网络构成，电感可通过内部键合引线获得，电容则要通过单独制作电容来实现，常用的内匹配电容有MOM（金属-氧化层-金属）电容和MOS（金属-氧化层-半导体）电容。
为避免加入内匹配网络后引起较大的微波损耗，对要求频率性能较高的内匹配晶体管常采用MOM电容，但MOM电容用纯金量大、成本高，而且工艺上对氧化和硅片的腐蚀要求也比较严格，否则会影响MOM电容的成品率。随着半导体工艺的不断进步，有一部份内匹配电容采用了MOS结构，MOS电容的绝缘层一般采用对半导体硅氧化形成的二氧化硅或通过淀积二氧化硅或氮化硅或氮氧化硅等介质形成，由于电容的上下电极分别由金属和半导体材料来承担，半导体材料的导电性能明显不如金属的导电能力强，故其损耗要比MOM大，从而限制了MOS电容的应用范围。
发明内容
本发明所要解决的技术问题是提供一种MOS电容及其制造方法，通过所述方法制造的MOS电容提高了MOS电容电极的导电能力，降低了MOS电容的损耗，进一步扩大了MOS电容的应用范围。
为解决上述技术问题，本发明所采取的技术方案是：一种MOS电容，包括硅衬底，其特征在于：还包括位于硅衬底上表面的金属与硅的合金层，所述金属与硅的合金层的上表面设有面积小于合金层的绝缘介质层，在绝缘介质层和绝缘介质层以外的部分合金层的上表面设有多层金属化种子层，绝缘介质层上表面的多层金属化种子层的上表面设有上金属电极，绝缘介质层以外的多层金属化种子层的上表面设有下电极金属引出电极。
一种MOS电容的制作方法，其特征在于包括以下步骤：
1）在硅衬底的上表面形成一层金属；
2）使硅衬底上表面的金属与其合金形成金属与硅的合金并除去合金层表面剩余的金属；
3）在金属与硅的合金层的上表面形成一层绝缘介质层；
4）腐蚀掉金属上电极以外的绝缘介质层；
5）在经过上述处理后器件的上表面形成多层金属化种子层；
6）在多层金属化种子层的上表面形成上金属电极和下电极的金属引出电极图形；
7）腐蚀掉上金属电极和下电极的金属引出电极以外的多层金属化种子层，形成若干个MOS电容。
优选的，在进行步骤1）之前首先需要对硅衬底进行清洗。
优选的，在步骤1）中采用金属溅射或蒸发的形式形成一层金属，金属的厚度控制在 
，金属为铂、钛、钴或镍。
优选的，步骤2）在合金炉中氮气保护或真空条件下进行，合金温度控制在540℃-600℃或700℃-900℃，合金时间控制在5分钟-15分钟；然后将合金后的晶圆片在王水中煮10分钟-20分钟，去除合金表面多余的金属。
优选的，在步骤3）中采用PECVD或HDPCVD方法淀积绝缘介质层，所述绝缘介质层为二氧化硅、氮氧化硅和/或氮化硅，绝缘介质层的厚度在
之间，形成温度为350℃-530℃。
优选的，在步骤4）中采用光刻胶作为腐蚀掩膜，腐蚀掉上金属电极以外的绝缘介质层，然后去除光刻胶，并将上述晶圆片表面处理干净。
优选的，在步骤5）中通过金属溅射的方法，在晶圆片的上表面形成多层金属化种子层，多层金属化种子层为Ti-Pt-Au或Ti-W-Pt-Au或TiW-Pt-Au或Cr-W-Pt-Au。
优选的，在步骤6）中通过光刻的方法，在器件的表面形成MOS电容的上金属电极和下电极的金属引出电极，上述电极的厚度控制在1μm-6μm之间。
优选的，在步骤7）中，以上金属电极和下电极的金属引出电极为掩蔽层，腐蚀掉电极以外的种子层，形成MOS电容的金属上电极和下电极的金属引出电极。
优选的，所述方法还包括步骤8）将连接在一个晶圆片上的MOS电容分割成一个个分立的MOS电容，备后续的微波内匹配功率晶体管装配使用。
采用上述技术方案所产生的有益效果在于：本发明提出了一种新的MOS电容制造方法，在原MOS电容结构的基础上，将MOS下电极的半导体材料硅，变为金属与硅的合金层作为金属MOS电容的下电极，提高了MOS电容下电极的导电能力，而此时的半导体材料实际只是充当了MOS电容的衬底托，此时的MOS电容严格意义上讲并不再是MOS结构，而是MOAS（金属-氧化层-合金层-半导体）结构，由于金属与硅的合金层的导电能力要优于一般的半导体材料，故提高了传统MOS电容的下电极的导电能力，降低了传统MOS电容的损耗，扩大了MOS电容的应用范围，可在一定程度上替代MOM电容，降低了内匹配电容的制造成本。
由于采用了金属与硅的合金，则MOS电容绝缘介质层需采用PECVD（等离子增强化学汽相淀积）或HDPCVD（高密度等离子化学汽相淀积）等工艺淀积二氧化硅、氮氧化硅和/或氮化硅来实现，在一定程度上回避了高温氧化工艺，减小了MOS电容制造的热预算，降低了MOS电容的制造成本。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明。
图1是本发明的工艺流程图；
图2是晶圆片经过步骤1）处理后的结构示意图；
图3是步骤1）中的晶圆片经过步骤2）处理后的结构示意图；
图4是步骤2）中的晶圆片经过步骤3）处理后的结构示意图；
图5是步骤3）中的晶圆片经过步骤4）处理后的结构示意图；
图6是步骤4）中的晶圆片经过步骤5）处理后的结构示意图；
图7是步骤5）中的晶圆片经过步骤6）处理后的结构示意图；
图8是步骤6）中的晶圆片经过步骤7）处理后的结构示意图；
图9是现有技术MOS电容的结构示意图；
其中：1、硅衬底 2、金属 3、金属与硅的合金层 4、绝缘介质层 5、绝缘介质光刻时的表面光刻胶 6、多层金属化种子层 7、光刻胶掩蔽层 8、上金属电极 9、下电极金属引出电极。
具体实施方式
基于背景技术所述，下面结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
下面通过具体实施例进行说明。
实施例一
一种MOS电容，包括硅衬底1，当然衬底还可以根据目标器件的不同使用其他材料的衬底。所述MOS电容还包括位于硅衬底1上表面的金属与硅的合金层3，所述金属与硅的合金层中的金属优选使用铂、钛、钴或镍，更优选的使用铂。所述金属与硅的合金层3的上表面设有面积小于合金层的绝缘介质层4，所述绝缘介质层主要为二氧化硅、氮氧化硅和/或氮化硅。在绝缘介质层4和绝缘介质层4以外的部分合金层3的上表面设有多层金属化种子层6，绝缘介质层4上表面的多层金属化种子层6的上表面设有上金属电极8，绝缘介质层4以外的多层金属化种子层6的上表面设有下电极金属引出电极9，多层金属化种子层6可选用Ti-Pt-Au、Ti-W-Pt-Au、TiW-Pt-Au和/或Cr-W-Pt-Au。
本发明的MOS电容，在原MOS电容结构的基础上，将MOS下电极的半导体材料硅，变为金属与硅的合金层作为金属MOS电容的下电极，提高了MOS电容下电极的导电能力，而此时的半导体材料实际只是充当了MOS电容的衬底托，此时的MOS电容严格意义上讲并不再是MOS结构，而是MOAS（金属-氧化层-合金层-半导体）结构，由于金属与硅的合金层的导电能力要优于一般的半导体材料，故提高了传统MOS电容的下电极的导电能力，降低了传统MOS电容的损耗，扩大了MOS电容的应用范围，可在一定程度上替代MOM电容，降低了内匹配电容的制造成本。
实施例二
一种MOS电容的制作方法，如图1所示，包括以下步骤：
1）对硅晶圆片进行清洗：首先要将本发明所采用衬底材料硅晶圆片清洗干净，目的是保证随后的金属与衬底材料保持良好的粘附。
2）金属铂的溅射或蒸发：将干净的硅晶圆片表面通过溅射或蒸发形成一层金属铂，厚度控制在
（如图2所示），目的是要保证铂与硅合金时能提供充足的铂与硅进行表面合金，此厚度也不能太厚，否则会导致铂与半导体衬底材料硅表面在未合金时出现分离，无法实现良好的铂与硅的合金层；也不能太薄，否则铂与硅合金时若铂的含量不够，会导致本发明的MOS电容的铂与硅的合金下电极的电阻偏高，达不到降低损耗的目的。
3）进行铂与硅的合金：将表面附有金属铂的晶圆片在合金炉中氮气保护或真空条件下进行合金，合金温度控制在540℃-600℃，合金时间控制在5分钟-15分钟，然后将合金后的晶圆片在王水中煮10分钟-20分钟，去除多余的铂（如图3所示），避免随后的介质层与合金层表面粘附不好。
4）采用PECVD或HDPCVD等方法淀积电容所需要的绝缘介质层：在经过上述处理的晶圆片表面淀积一层二氧化硅、氮氧化硅和/或氮化硅合（如图4所示），介质层的厚度根据电容值和电容的面积来计算得到，但不宜低于
，否则可能会导致电容出现穿通或电容的耐压过低，也不宜过厚，否则容易导致介质与衬底上面的铂硅合金层粘附不牢，影响电容的成品率和可靠性。为保证MOS电容的成品率和可靠性，介质层的厚度一般最好控制在
之间，由于已经形成了铂硅合金层，故淀积介质层的温度一般不要超过530℃。
5）刻蚀掉上金属电极以外的绝缘介质层：通过光刻的方法，采用光刻胶作为腐蚀掩膜，腐蚀掉MOS电容上金属电极以外的介质层（如图5所示），目的是保护MOS电容所需要的介质不被腐蚀，而腐蚀掉不需要的介质层，然后去除光刻胶，将晶圆片表面处理干净。
6）溅射多层金属：通过金属溅射的方法，在经过上述步骤处理的晶圆片表面，形成多层金属化种子层作为电镀金属电极的种子层（如图6所示）。多层金属化种子层可选用Ti-Pt-Au、Ti-W-Pt-Au、TiW-Pt-Au和/或Cr-W-Pt-Au等，金属钛或铬能保证与介质层和铂硅合金层有很好的粘附性，金属铂能保证其上的金与金属钛或铬、钨实现较好的应力匹配，并能阻挡金与下层金属或半导体反应生成不稳定的合金，影响电容的稳定性和可靠性。此处采用金属溅射而不是金属蒸发，主要是保证金属种子层的完整性和粘附性，保证后续电镀电极的质量。
其目的是起电镀加厚MOS电容的上金属电极及下电极金属引出电极的种子层作用，同时又避免金与硅反应生成高阻的合金，对MOS电容的电性能和可靠性产生不利的影响。
7）光刻MOS电容的金属电极：通过光刻的方法，在经过上述工艺处理的晶圆片表面形成MOS电容的上金属电极和下电极的金属引出电极，即有金属电极的地方没有光刻胶掩蔽，暴露出溅射的种子层，而无电极的区域，采用光刻胶进行掩蔽，避免电镀时镀上金属，如图7所示，目的是避免金属电极以外的图形被电镀上金属。
8）金属电极电镀：采用带胶镀金的方法，在金属电极的区域形成MOS电容的上金属电极和下电极的金属引出电极，电极厚度控制在1μm-6μm之间。
9）去除光刻胶：电镀后，检查金镀层满足要求后，去除光刻胶。
10）腐蚀金属电极以外的种子层：将去胶干净的晶圆片以电镀的电极为掩蔽层，腐蚀掉金属电极以外的种子层，形成MOS电容的金属上电极和下电极的金属引出电极（如图8所示），将来内匹配器件的内匹配引线可在此两处金属电极上根据设计需要进行金属引线的键合。
11）划片：将连接在一个晶圆片上的MOS电容分割成一个个分立的MOS电容，即从图8的两个电容的中间部分将两个MOS电容分割开来，备后续的微波内匹配功率晶体管装配使用。
至此，本发明的MOS电容完成制作，为能更清楚的看出本发明的MOS电容与传统的MOS电容的区别，图9给出了传统的MOS电容结构的示意图。可以看出，本发明并未增加工艺，传统的MOS电容若要避免划片时介质出现崩裂，还要再增加一步将划片道处的介质层刻蚀掉的工艺，而本发明却无需此步工艺，这对提高MOS电容的成品率降低制造成本有推动作用。
本发明提出了一种新的MOS电容制造方法，在原MOS电容结构的基础上，将MOS下电极的半导体材料硅，变为金属与硅的合金层作为金属MOS电容的下电极，提高了MOS电容下电极的导电能力，而此时的半导体材料实际只是充当了MOS电容的衬底托，此时的MOS电容严格意义上讲并不再是MOS结构，而是MOAS（金属-氧化层-合金层-半导体）结构，由于金属与硅的合金层的导电能力要优于一般的半导体材料，故提高了传统MOS电容的下电极的导电能力，降低了传统MOS电容的损耗，扩大了MOS电容的应用范围，可在一定程度上替代MOM电容，降低了内匹配电容的制造成本。
由于采用了金属与硅的合金，则MOS电容绝缘介质层需采用PECVD（等离子增强化学汽相淀积）或HDPCVD（高密度等离子化学汽相淀积）等工艺淀积二氧化硅、氮氧化硅和/或氮化硅来实现，在一定程度上回避了高温氧化工艺，减小了MOS电容制造的热预算，降低了MOS电容的制造成本。
以上实施例的说明只是用来帮助理解本发明的方法及其核心思想。应当指出，对于本领域的普通技术人员来说，在不脱离本发明原理的前提下还可以对本发明进行若干改进和修饰，这些改进和修饰也落入本发明权利要求的保护范围内。
Claims (10)
1.一种MOS电容，包括硅衬底（1），其特征在于：还包括位于硅衬底（1）上表面的金属与硅的合金层（3），所述金属与硅的合金层（3）的上表面设有面积小于合金层的绝缘介质层（4），在绝缘介质层（4）和绝缘介质层（4）以外的部分合金层（3）的上表面设有多层金属化种子层（6），绝缘介质层（4）上表面的多层金属化种子层（6）的上表面设有上金属电极（8），绝缘介质层（4）以外的多层金属化种子层（6）的上表面设有下电极金属引出电极（9）。
2.一种MOS电容的制作方法，其特征在于包括以下步骤：
1）在硅衬底（1）的上表面形成一层金属（2）；
2）使硅衬底上表面的金属（2）与其合金形成金属与硅的合金并除去合金层表面剩余的金属（2）；
3）在金属与硅的合金层（3）的上表面形成一层绝缘介质层（4）；
4）腐蚀掉金属上电极（8）以外的绝缘介质层（4）；
5）在经过上述处理后器件的上表面形成多层金属化种子层（6）；
6）在多层金属化种子层（6）的上表面形成上金属电极（8）和下电极的金属引出电极（9）；
7）腐蚀掉上金属电极（8）和下电极的金属引出电极（9）以外的多层金属化种子层（6），形成若干个MOS电容。
3.根据权利要求2所述的MOS电容的制作方法，其特征在于：在进行步骤1）之前首先需要对硅衬底（1）进行清洗。
4.根据权利要求2所述的MOS电容的制作方法，其特征在于：在步骤1）中采用金属溅射或蒸发的形式形成一层金属（2），金属（2）的厚度控制在 
，金属为铂、钛、钴或镍。
5.根据权利要求2所述的MOS电容的制作方法，其特征在于：步骤2）在合金炉中氮气保护或真空条件下进行，合金温度控制在540℃-600℃或700℃-900℃，合金时间控制在5分钟-15分钟；然后将合金后的晶圆片在王水中煮10分钟-20分钟，去除合金表面多余的金属（2）。
6.根据权利要求2所述的MOS电容的制作方法，其特征在于：在步骤3）中采用PECVD或HDPCVD方法淀积绝缘介质层（4），所述绝缘介质层（4）为二氧化硅、氮氧化硅和/或氮化硅，绝缘介质层（4）的厚度在
之间，形成温度为350℃-530℃。
7.根据权利要求2所述的MOS电容的制作方法，其特征在于：在步骤4）中采用光刻胶作为腐蚀掩膜，腐蚀掉上金属电极（8）以外的绝缘介质层（4），然后去除光刻胶，并将上述晶圆片表面处理干净。
8.根据权利要求2所述的MOS电容的制作方法，其特征在于：在步骤5）中通过金属溅射的方法，在晶圆片的上表面形成多层金属化种子层（6），多层金属化种子层（6）为Ti-Pt-Au或Ti-W-Pt-Au或TiW-Pt-Au或Cr-W-Pt-Au。
9.根据权利要求2所述的MOS电容的制作方法，其特征在于：在步骤6）中通过光刻的方法，在器件的表面形成MOS电容的上金属电极（8）和下电极的金属引出电极（9），上述电极的厚度控制在1μm-6μm之间。
10.根据权利要求2所述的MOS电容的制作方法，其特征在于：在步骤7）中，以上金属电极（8）和下电极的金属引出电极（9）为掩蔽层，腐蚀掉电极以外的种子层，形成MOS电容的金属上电极（8）和下电极的金属引出电极（9）。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410107155.5A CN103904137A (zh) | 2014-03-21 | 2014-03-21 | Mos电容及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410107155.5A CN103904137A (zh) | 2014-03-21 | 2014-03-21 | Mos电容及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103904137A true CN103904137A (zh) | 2014-07-02 |
Family
ID=50995376
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410107155.5A Pending CN103904137A (zh) | 2014-03-21 | 2014-03-21 | Mos电容及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103904137A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105845669A (zh) * | 2016-03-24 | 2016-08-10 | 杭州立昂东芯微电子有限公司 | 一种基于砷化镓器件的mim电容器及其制造工艺 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6177716B1 (en) * | 1997-01-02 | 2001-01-23 | Texas Instruments Incorporated | Low loss capacitor structure |
| CN1639877A (zh) * | 2002-03-07 | 2005-07-13 | 皇家飞利浦电子股份有限公司 | 具有电容器的单片集成soi电路 |
| US20060197134A1 (en) * | 2005-03-03 | 2006-09-07 | Texas Instruments, Inc. | Method of manufacturing a metal-insulator-metal capacitor using an etchback process |
| US20090004809A1 (en) * | 2005-09-12 | 2009-01-01 | International Business Machines Corporation | Method of Integration of a MIM Capacitor with a Lower Plate of Metal Gate Material Formed on an STI Region or a Silicide Region Formed in or on the Surface of a Doped Well with a High K Dielectric Material |
| CN103219318A (zh) * | 2013-04-12 | 2013-07-24 | 中国电子科技集团公司第十三研究所 | 一种耐高温的微波内匹配晶体管用mim电容及其制造方法 |
-
2014
- 2014-03-21 CN CN201410107155.5A patent/CN103904137A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6177716B1 (en) * | 1997-01-02 | 2001-01-23 | Texas Instruments Incorporated | Low loss capacitor structure |
| CN1639877A (zh) * | 2002-03-07 | 2005-07-13 | 皇家飞利浦电子股份有限公司 | 具有电容器的单片集成soi电路 |
| US20060197134A1 (en) * | 2005-03-03 | 2006-09-07 | Texas Instruments, Inc. | Method of manufacturing a metal-insulator-metal capacitor using an etchback process |
| US20090004809A1 (en) * | 2005-09-12 | 2009-01-01 | International Business Machines Corporation | Method of Integration of a MIM Capacitor with a Lower Plate of Metal Gate Material Formed on an STI Region or a Silicide Region Formed in or on the Surface of a Doped Well with a High K Dielectric Material |
| CN103219318A (zh) * | 2013-04-12 | 2013-07-24 | 中国电子科技集团公司第十三研究所 | 一种耐高温的微波内匹配晶体管用mim电容及其制造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105845669A (zh) * | 2016-03-24 | 2016-08-10 | 杭州立昂东芯微电子有限公司 | 一种基于砷化镓器件的mim电容器及其制造工艺 |
| CN105845669B (zh) * | 2016-03-24 | 2018-06-12 | 杭州立昂东芯微电子有限公司 | 一种基于砷化镓器件的mim电容器及其制造工艺 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20100057803A (ko) | 다층 전극 제조 방법, ｂａｗ 공진기 및 그 제조 방법 | |
| CN1783709A (zh) | 电子器件及其制造方法 | |
| US9865534B2 (en) | Stress reduction apparatus | |
| CN101295633A (zh) | 金属-绝缘体-金属电容器及其制造方法 | |
| CN105261657A (zh) | 一种mis薄膜电容器的制造工艺 | |
| CN101819922A (zh) | 金属-绝缘体-金属电容器及其制造方法 | |
| CN103219318B (zh) | 一种耐高温的微波内匹配晶体管用mim电容及其制造方法 | |
| CN104576764A (zh) | 一种集成无源器件及其制造方法 | |
| CN107768490A (zh) | 一种优化GaN基LED芯片性能的制备方法 | |
| US10236221B2 (en) | Forming an isolation barrier in an isolator | |
| CN105990095B (zh) | Mim电容器及其制备方法 | |
| CN103904137A (zh) | Mos电容及其制作方法 | |
| CN101924101B (zh) | 半导体无源器件的结构的制作方法 | |
| CN102110638A (zh) | 解决半导体器件在制作过程中放电缺陷的方法及结构 | |
| CN105280727A (zh) | 微波内匹配功率晶体管匹配电容及其制作方法 | |
| CN105336574B (zh) | 氮化硅薄膜及mim电容的制作方法 | |
| CN107369554A (zh) | 一种电容器的制造方法 | |
| CN103928301A (zh) | 一种金属-介质-金属结构电容的制作方法 | |
| CN104037062B (zh) | Mos电容的制造方法 | |
| CN1285123C (zh) | 高品质因子的电感和制造方法 | |
| US7268038B2 (en) | Method for fabricating a MIM capacitor having increased capacitance density and related structure | |
| CN103871842B (zh) | 一种降低铝焊板突起的方法 | |
| JP5461128B2 (ja) | スタック型ｍｉｍキャパシタおよびその製造方法 | |
| CN101661921B (zh) | 一种微波单片集成电路中的金属布线层结构及其制备方法 | |
| JP2001284802A (ja) | 配線用基板及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20140702 |