CN103887276A - 防止凸点侧向刻蚀的凸点结构及成型方法 - Google Patents

防止凸点侧向刻蚀的凸点结构及成型方法 Download PDF

Info

Publication number
CN103887276A
CN103887276A CN201410136929.7A CN201410136929A CN103887276A CN 103887276 A CN103887276 A CN 103887276A CN 201410136929 A CN201410136929 A CN 201410136929A CN 103887276 A CN103887276 A CN 103887276A
Authority
CN
China
Prior art keywords
layer
metal pad
salient point
dielectric layer
adhesion layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410136929.7A
Other languages
English (en)
Other versions
CN103887276B (zh
Inventor
李昭强
戴风伟
于大全
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Original Assignee
National Center for Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN201410136929.7A priority Critical patent/CN103887276B/zh
Publication of CN103887276A publication Critical patent/CN103887276A/zh
Application granted granted Critical
Publication of CN103887276B publication Critical patent/CN103887276B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及一种半导体结构及其制备方法，尤其是一种防止凸点侧向刻蚀的凸点结构及成型方法，属于半导体制造的技术领域。按照本发明提供的技术方案，所述防止凸点侧向刻蚀的凸点结构，包括基底以及位于所述基底上的绝缘层；所述绝缘层上设有金属焊盘，所述金属焊盘的外圈设有介质层，所述介质层覆盖在绝缘层上，并覆盖在金属焊盘的外圈边缘；金属焊盘的正上方设有铜柱，所述铜柱的底端依次通过种子层及粘附层与金属焊盘接触并电连接，且铜柱的底端通过种子层及粘附层支撑在介质层上，铜柱的顶端设有焊料凸点。本发明采用首先对粘附层进行图形化的方法，避免了电镀后去除粘附层容易产生侧向钻蚀的问题，提高了微凸点加工制造的可靠性和良品率。

Description

防止凸点侧向刻蚀的凸点结构及成型方法
技术领域
本发明涉及一种半导体结构及其制备方法，尤其是一种防止凸点侧向刻蚀的凸点结构及成型方法，属于半导体制造的技术领域。
背景技术
传统上，IC芯片与外部的电气连接是金属引线以键合的方式把芯片上的I/O连至封装载体并经封装引脚来实现。随着IC芯片特征尺寸的缩小和集成规模的扩大，I/O的间距不断减小、数量不断增多。当I/O间距缩小到70μm以下时，引线键合技术就不再适用，必须寻求新的技术途径。
晶圆级封装技术利用薄膜再分布工艺，使I/O可以分布在IC的整个表面上，而不再仅仅局限于窄小的IC芯片的周边区域，通过凸点技术进行电气连接，从而解决了高密度、细间距I/O细芯片的电气连接问题。
美国专利US6681982 B2中介绍的铜锡凸点制作工艺中提到电镀微凸点时，侧向钻蚀（undercut）很严重，当微凸点节距越来越小时，微凸点的可靠性就会出现问题，微凸点的自身强度和良率就会下降。由于会出现侧向钻蚀问题，所以在进行种子层刻蚀时，刻蚀液的选择和刻蚀工艺的控制就会受到限制。
因此，鉴于以上问题，有必要提出一种防止侧向钻蚀的方法，满足微凸点节距较小的要求，提高微凸点的自身强度。
发明内容
本发明的目的是克服现有技术中存在的不足，提供一种防止凸点侧向刻蚀的凸点结构及成型方法，其采用对粘附层先进行图形化的方法，避免了电镀后去除粘附层容易产生侧向钻蚀的问题，提高了微凸点加工制造的可靠性和良品率。
按照本发明提供的技术方案，所述防止凸点侧向刻蚀的凸点结构，包括基底以及位于所述基底上的绝缘层；所述绝缘层上设有金属焊盘，所述金属焊盘的外圈设有介质层，所述介质层覆盖在绝缘层上，并覆盖在金属焊盘的外圈边缘；金属焊盘的正上方设有铜柱，所述铜柱的底端依次通过种子层及粘附层与金属焊盘接触并电连接，且铜柱的底端通过种子层及粘附层支撑在介质层上，铜柱的顶端设有焊料凸点。
所述粘附层的材料为Ni、Ta、Ti、Pt、Pd、AlN或TiN中的一种或几种。
一种防止凸点侧向刻蚀的成型方法，所述成型方法包括如下步骤：
a、提供具有绝缘层的基底，并在所述基底的绝缘层上设置所需的金属焊盘；
b、在上述绝缘层上设置介质层，所述介质层覆盖在绝缘层及金属焊盘上；选择性地掩蔽和刻蚀所述介质层，以在金属焊盘的正上方形成第一窗口，通过第一窗口裸露金属焊盘；
c、在上述基底上方制作粘附层，所述粘附层覆盖在介质层及金属焊盘上；
d、对上述粘附层进行图形化，以使得图形化后的粘附层与金属焊盘相对应；
e、在上述基底上方制作种子层，所述种子层覆盖在粘附层及介质层上；
f、在上述基底上设置光刻胶层，所述光刻胶层支撑在种子层上；对光刻胶层进行图形化，以得到贯通所述光刻胶层的第二窗口，所述第二窗口位于金属焊盘的正上方；
g、利用上述第二窗口在金属焊盘的正上方电镀铜柱，所述铜柱的底端通过种子层及粘附层与金属焊盘及介质层相接触；
h、在上述铜柱上设置焊料凸点，所述焊料凸点支撑在铜柱上，焊料凸点的侧壁与光刻胶层相接触；
i、去除上述光刻胶层；
j、去除上述铜柱外圈的种子层，以使得铜柱外圈的介质层的顶端裸露；
k、对焊料凸点进行回流，以得到所需的凸点结构。
所述绝缘层包括氧化硅或氮化硅。所述种子层的材料为Cu。
所述粘附层的材料为Ni、Ta、Ti、Pt、Pd、AlN或TiN中的一种或几种。
本发明的优点：铜柱的底端通过种子层及粘附层与金属焊盘接触，通过先对粘附层进行图形化的方法，避免了电镀后去除粘附层容易产生侧向钻蚀的问题，，提高了微凸点加工制造的可靠性和良品率。
附图说明
图1~图10为本发明具体实施工艺步骤的剖视图，其中
图1为本发明在基底上设置绝缘层后的剖视图。
图2为本发明对介质层上设置第一窗口后的剖视图。
图3为本发明制作粘附层后的剖视图。
图4为本发明对粘附层进行图形化的剖视图。
图5为本发明制作种子层后的剖视图。
图6为本发明涂布光刻胶层并对光刻胶层进行图形化后的剖视图。
图7为本发明电镀得到铜柱与焊料凸点后的剖视图。
图8为本发明去除光刻胶层后的剖视图。
图9为本发明去除铜柱外圈的种子层后的剖视图。
图10为本发明回流得到凸点结构的剖视图。
附图标记说明：1-基底、2-绝缘层、3-金属焊盘、4-介质层、5-粘附层、6-种子层、7-光刻胶层、8-铜柱、9-焊料凸点、10-第一窗口及11-第三窗口。
具体实施方式
下面结合具体附图和实施例对本发明作进一步说明。
如图10所示：为了避免了侧向钻蚀的现象，提高了微凸点加工制造的可靠性和良品率，本发明包括基底1以及位于所述基底1上的绝缘层2；所述绝缘层2上设有金属焊盘3，所述金属焊盘3的外圈设有介质层4，所述介质层4覆盖在绝缘层2上，并覆盖在金属焊盘3的外圈边缘；金属焊盘3的正上方设有铜柱8，所述铜柱8的底端依次通过种子层6及粘附层5与金属焊盘3接触并电连接，且铜柱8的底端通过种子层6及粘附层5支撑在介质层4上，铜柱8的顶端设有焊料凸点9。
具体地，铜柱8呈圆柱状，种子层6采用铜层，种子层6作为电镀时的电极，种子层6覆盖在粘附层5上，粘附层5覆盖在金属焊盘3上，粘附层5的外圈覆盖在介质层4上。所述粘附层5的材料为Ni、Ta、Ti、Pt、Pd、AlN或TiN中的一种或几种。
如图1~图10所示，上述结构的凸点结构，可以通过下述工艺步骤制备得到，所述成型方法包括如下步骤：
a、提供具有绝缘层2的基底1，并在所述基底1的绝缘层2上设置所需的金属焊盘3；
如图1所示，所述基底1可以为已经形成若干半导体器件以及所需布线的结构，基底1的材料可以为硅、硅锗以及绝缘体上硅等各种半导体材料。绝缘层2可以是氧化硅、聚合物等。金属焊盘3可以采用铝。
b、在上述绝缘层2上设置介质层4，所述介质层4覆盖在绝缘层2及金属焊盘3上；选择性地掩蔽和刻蚀所述介质层4，以在金属焊盘3的正上方形成第一窗口10，通过第一窗口10裸露金属焊盘3；
如图2所示，在绝缘层2上设置金属焊盘3，介质层4设置在绝缘层2以及金属焊盘3上后，通过对介质层4的刻蚀，得到位于金属焊盘3正上方的第一窗口10，第一窗口10的开口度小于金属焊盘3的开口，以使得介质层4会覆盖在金属焊盘3的外圈边缘，相邻的金属焊盘3之间也通过介质层4相隔离。介质层4可以采用氧化硅、聚合物等。
c、在上述基底1上方制作粘附层5，所述粘附层5覆盖在介质层4及金属焊盘3上；
如图3所示，所述粘附层5的材料为Ni、Ta、Ti、Pt、Pd、AlN或TiN中的一种或几种。所述粘附层5通过溅射设置在介质层4及金属焊盘3上。
d、对上述粘附层5进行图形化，以使得图形化后的粘附层5与金属焊盘3相对应；
如图4所示，通过对粘附层5进行图形化，保留的粘附层5覆盖在金属焊盘3上，粘附层5的面积略大于金属焊盘3，以使得图形化的粘附层5的外圈还覆盖在介质层4上。
e、在上述基底1上方制作种子层6，所述种子层6覆盖在粘附层5上且覆盖在介质层4上；
如图5所示，所述种子层6采用铜材料，种子层6通过溅射的方式设置在粘附层5上，种子层6作为电镀铜柱8时的电极。
f、在上述基底1上涂布光刻胶层7，所述光刻胶层7支撑在种子层6上；对光刻胶层7进行图形化，以得到贯通所述光刻胶层7的第二窗口11，所述第二窗口11位于金属焊盘3的正上方；
如图6所示，光刻胶层7涂布设置在种子层6上，通过对光刻胶层7进行图形化，得到第二窗口12，通过第二窗口12使得金属焊盘3上方的种子层6裸露，通过第二窗口12作为电镀铜柱8的通道。第二窗口12略大于金属焊盘3，与粘附层5的宽度相对应。
g、利用上述第二窗口11在金属焊盘3的正上方电镀铜柱8，所述铜柱8的底端通过种子层6及粘附层5与金属焊盘3及介质层4相接触；
h、在上述铜柱8上设置焊料凸点9，所述焊料凸点9支撑在铜柱8上，焊料凸点9的侧壁与光刻胶层7相接触；
如图7所示：通过电镀材料铜，得到铜柱8，焊料凸点9电镀设置在铜柱8上，焊料凸点9位于铜柱8的顶端，焊料凸点9的两侧与光刻胶层7相接触，焊料凸点9的高度低于光刻胶层7的高度。
i、去除上述光刻胶层7；
如图8所示，由于得到铜柱8及焊料凸点9，通过去除铜柱8外圈的光刻胶层7，以便进行后续的操作。
j、去除上述铜柱8外圈的种子层6，以使得铜柱8外圈的介质层4的顶端裸露；
如图9所示：去除上述由于去除光刻胶层7裸露的种子层6，由于避免去除粘附层5，有效地避免了侧向刻蚀（undercut）的产生。
k、对焊料凸点9进行回流，以得到所需的凸点结构。
如图10所示，对上述铜柱8及焊料凸点9进行回流，以得到如图11所示的铜锡微凸点结构。回流的工艺温度为200℃~300℃。
本发明铜柱8的底端通过种子层6及粘附层5与金属焊盘3接触，通过先对粘附层5进行图形化的方法，避免了电镀后去除粘附层5容易产生侧向刻蚀的问题，提高了微凸点加工制造的可靠性和良品率。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (6)

1. 一种防止凸点侧向刻蚀的凸点结构，包括基底（1）以及位于所述基底（1）上的绝缘层（2）；其特征是：所述绝缘层（2）上设有金属焊盘（3），所述金属焊盘（3）的外圈设有介质层（4），所述介质层（4）覆盖在绝缘层（2）上，并覆盖在金属焊盘（3）的外圈边缘；金属焊盘（3）的正上方设有铜柱（8），所述铜柱（8）的底端依次通过种子层（6）及粘附层（5）与金属焊盘（3）接触并电连接，且铜柱（8）的底端通过种子层（6）及粘附层（5）支撑在介质层（4）上，铜柱（8）的顶端设有焊料凸点（9）。
2.根据权利要求1所述的防止凸点侧向刻蚀的凸点结构，其特征是：所述粘附层（5）的材料为Ni、Ta、Ti、Pt、Pd、AlN或TiN中的一种或几种。
3.一种防止凸点侧向刻蚀的成型方法，其特征是，所述成型方法包括如下步骤：
（a）、提供具有绝缘层（2）的基底（1），并在所述基底（1）的绝缘层（2）上设置所需的金属焊盘（3）；
（b）、在上述绝缘层（2）上设置介质层（4），所述介质层（4）覆盖在绝缘层（2）及金属焊盘（3）上；选择性地掩蔽和刻蚀所述介质层（4），以在金属焊盘（3）的正上方形成第一窗口（10），通过第一窗口（10）裸露金属焊盘（3）；
（c）、在上述基底（1）上方制作粘附层（5），所述粘附层（5）覆盖在介质层（4）及金属焊盘（3）上；
（d）、对上述粘附层（5）进行图形化，以使得图形化后的粘附层（5）与金属焊盘（3）相对应；
（e）、在上述基底（1）上方制作种子层（6），所述种子层（6）覆盖在粘附层（5）及介质层（4）上；
（f）、在上述基底（1）上设置光刻胶层（7），所述光刻胶层（7）支撑在种子层（6）上；对光刻胶层（7）进行图形化，以得到贯通所述光刻胶层（7）的第二窗口（11），所述第二窗口（11）位于金属焊盘（3）的正上方；
（g）、利用上述第二窗口（11）在金属焊盘（3）的正上方电镀铜柱（8），所述铜柱（8）的底端通过种子层（6）及粘附层（5）与金属焊盘（3）及介质层（4）相接触；
（h）、在上述铜柱（8）上设置焊料凸点（9），所述焊料凸点（9）支撑在铜柱（8）上，焊料凸点（9）的侧壁与光刻胶层（7）相接触；
（i）、去除上述光刻胶层（7）；
（j）、去除上述铜柱（8）外圈的种子层（6），以使得铜柱（8）外圈的介质层（4）的顶端裸露；
（k）、对焊料凸点（9）进行回流，以得到所需的凸点结构。
4.根据权利要求3所述的防止凸点侧向刻蚀的成型方法，其特征是：所述绝缘层（2）包括氧化硅或氮化硅。
5.根据权利要求3所述的防止凸点侧向刻蚀的成型方法，其特征是：所述种子层（6）的材料为Cu。
6.根据权利要求3所述的防止凸点侧向刻蚀的成型方法，其特征是：所述粘附层（5）的材料为Ni、Ta、Ti、Pt、Pd、AlN或TiN中的一种或几种。
CN201410136929.7A 2014-04-04 2014-04-04 防止凸点侧向刻蚀的凸点结构及成型方法 Active CN103887276B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410136929.7A CN103887276B (zh) 2014-04-04 2014-04-04 防止凸点侧向刻蚀的凸点结构及成型方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410136929.7A CN103887276B (zh) 2014-04-04 2014-04-04 防止凸点侧向刻蚀的凸点结构及成型方法

Publications (2)

Publication Number Publication Date
CN103887276A true CN103887276A (zh) 2014-06-25
CN103887276B CN103887276B (zh) 2016-06-01

Family

ID=50956102

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410136929.7A Active CN103887276B (zh) 2014-04-04 2014-04-04 防止凸点侧向刻蚀的凸点结构及成型方法

Country Status (1)

Country Link
CN (1) CN103887276B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106129038A (zh) * 2016-07-14 2016-11-16 成都芯源系统有限公司 集成电路芯片及其制作方法
CN108987489A (zh) * 2018-07-13 2018-12-11 京东方科技集团股份有限公司 一种晶圆结构、太阳能电池芯片及其制作方法
CN109729639A (zh) * 2018-12-24 2019-05-07 奥特斯科技(重庆)有限公司 在无芯基板上包括柱体的部件承载件
CN112045329A (zh) * 2020-09-07 2020-12-08 中国电子科技集团公司第二十四研究所 一种金属基板上植球的倒装焊工艺方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001082375A2 (en) * 2000-04-27 2001-11-01 Focus Interconnect Technology Corporation Improved pillar connections for semiconductor chips and method of manufacture
CN1320960A (zh) * 2000-04-19 2001-11-07 卓联科技有限公司 形成无铅凸点互连的方法
US20040099959A1 (en) * 2002-11-22 2004-05-27 Hannstar Display Corp. Conductive bump structure
CN101636831A (zh) * 2007-04-23 2010-01-27 弗利普芯片国际有限公司 用于改善的机械和热机械性能的焊料凸点互连

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1320960A (zh) * 2000-04-19 2001-11-07 卓联科技有限公司 形成无铅凸点互连的方法
WO2001082375A2 (en) * 2000-04-27 2001-11-01 Focus Interconnect Technology Corporation Improved pillar connections for semiconductor chips and method of manufacture
US20040099959A1 (en) * 2002-11-22 2004-05-27 Hannstar Display Corp. Conductive bump structure
CN101636831A (zh) * 2007-04-23 2010-01-27 弗利普芯片国际有限公司 用于改善的机械和热机械性能的焊料凸点互连

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106129038A (zh) * 2016-07-14 2016-11-16 成都芯源系统有限公司 集成电路芯片及其制作方法
CN108987489A (zh) * 2018-07-13 2018-12-11 京东方科技集团股份有限公司 一种晶圆结构、太阳能电池芯片及其制作方法
CN108987489B (zh) * 2018-07-13 2020-04-24 京东方科技集团股份有限公司 一种晶圆结构、太阳能电池芯片及其制作方法
CN109729639A (zh) * 2018-12-24 2019-05-07 奥特斯科技(重庆)有限公司 在无芯基板上包括柱体的部件承载件
CN109729639B (zh) * 2018-12-24 2020-11-20 奥特斯科技(重庆)有限公司 在无芯基板上包括柱体的部件承载件
US11553599B2 (en) 2018-12-24 2023-01-10 AT&S(Chongqing) Company Limited Component carrier comprising pillars on a coreless substrate
CN112045329A (zh) * 2020-09-07 2020-12-08 中国电子科技集团公司第二十四研究所 一种金属基板上植球的倒装焊工艺方法
CN112045329B (zh) * 2020-09-07 2022-03-11 中国电子科技集团公司第二十四研究所 一种金属基板上植球的倒装焊工艺方法

Also Published As

Publication number Publication date
CN103887276B (zh) 2016-06-01

Similar Documents

Publication Publication Date Title
US12119320B2 (en) Chip package structure with bump
JP4878030B2 (ja) エッチング処理されたリードフレームを用いる再分散型ハンダパッド
US10461052B2 (en) Copper structures with intermetallic coating for integrated circuit chips
CN101904004A (zh) 晶圆级芯片尺寸封装及制造方法
US10049997B2 (en) Semiconductor device and method of fabricating the same
US20110291153A1 (en) Chip submount, chip package, and fabrication method thereof
US9640506B2 (en) Method for manufacturing electronic devices
US9842771B2 (en) Semiconductor device and fabrication method thereof and semiconductor structure
CN103824867B (zh) 电连接晶圆的方法和用该方法制造的半导体设备
US9653355B2 (en) Flip chip package structure and fabrication process thereof
CN103887276A (zh) 防止凸点侧向刻蚀的凸点结构及成型方法
US9349678B2 (en) Chip having a pillar electrode offset from the bonding pad
US9059004B2 (en) Method for chip scale package and package structure thereof
CN105006437A (zh) 一种高密度凸块结构的制造方法
US20140001617A1 (en) Method of using bonding ball array as height keeper and paste holder in semiconductor device package
US8227332B2 (en) Method for fabricating electrical bonding pads on a wafer
CN103311131B (zh) 一种微凸点制造过程中防止微凸点侧向钻蚀的方法
CN104517921A (zh) 键合基底及其形成方法、三维封装结构及其形成方法
JP2009277949A (ja) 半導体装置とその製造方法
JP6503334B2 (ja) 銅ピラー取り付け基板
TW201721826A (zh) 半導體裝置及其製造方法
CN103943578B (zh) 铜柱凸点结构及成型方法
US9496237B2 (en) Semiconductor device having solderable and bondable electrical contact pads
US20150194395A1 (en) Bond pad having a trench and method for forming
CN205452270U (zh) 半导体芯片

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant