CN103839915B - 一种薄膜晶体管阵列基板及其制造方法 - Google Patents
一种薄膜晶体管阵列基板及其制造方法 Download PDFInfo
- Publication number
- CN103839915B CN103839915B CN201410053576.4A CN201410053576A CN103839915B CN 103839915 B CN103839915 B CN 103839915B CN 201410053576 A CN201410053576 A CN 201410053576A CN 103839915 B CN103839915 B CN 103839915B
- Authority
- CN
- China
- Prior art keywords
- film transistor
- thin film
- tft
- connecting hole
- insulating barrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 130
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 33
- 239000002184 metal Substances 0.000 claims abstract description 85
- 229910052751 metal Inorganic materials 0.000 claims abstract description 85
- 239000010408 film Substances 0.000 claims abstract description 64
- 230000036887 VSS Effects 0.000 claims abstract description 24
- 238000000034 method Methods 0.000 claims abstract description 14
- 239000004065 semiconductor Substances 0.000 claims description 31
- 238000000059 patterning Methods 0.000 claims description 20
- 230000015572 biosynthetic process Effects 0.000 claims description 11
- 238000005755 formation reaction Methods 0.000 claims description 11
- 238000003860 storage Methods 0.000 claims description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 10
- 229920005591 polysilicon Polymers 0.000 claims description 10
- 230000000875 corresponding Effects 0.000 claims description 9
- 239000012528 membrane Substances 0.000 claims description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 6
- 238000007715 excimer laser crystallization Methods 0.000 claims description 5
- 238000000137 annealing Methods 0.000 claims description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims 1
- 239000010931 gold Substances 0.000 claims 1
- 229910052737 gold Inorganic materials 0.000 claims 1
- 239000003292 glue Substances 0.000 abstract description 7
- 238000001259 photo etching Methods 0.000 abstract description 6
- 238000001459 lithography Methods 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 74
- 238000010586 diagram Methods 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000004744 fabric Substances 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006011 modification reaction Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Abstract
本发明涉及一种薄膜晶体管阵列基板及其制造方法，属于显示设备技术领域。本发明的薄膜晶体管阵列基板其制造过程中利用光刻图案化金属膜形成VDD线及VSS线，并在底板上生长覆盖金属膜的第一绝缘层，由此使得VDD线和VSS线均在第一次光刻完成，并埋设在所有的绝缘层的下面，从而有效防止VDD线和VSS线直接暴露在空气中或和Frit胶直接接触，大幅提升了产品良率和性能可靠性，同时又能够为排布更宽的电源线提供空间，适用于分辨率更高的显示设备，且本发明的薄膜晶体管阵列基板结构简单，其制造方法也相对简便，应用范围广泛。
Description
技术领域
本发明涉及显示设备技术领域，特别涉及发光二极管显示器技术领域，具体是指一种薄膜晶体管阵列基板及其制造方法。
背景技术
在现有的薄膜晶体管(TFT)阵列基板结构中，如图1所示，靠近COG(Chip On Glass)侧的电路中，VDD线11和VSS线13(VSS out)、14(VSS in)均用数据线所在金属层布线，因为frit(玻璃料)胶12下方及周围不能有有机膜存在，所以VDD线11和VSS线13、14直接和Frit胶12接触，或者直接暴露在空气中，容易受后续加工的影响，从而影响产品可靠性。
同时，VDD线为OLED器件的电源，随分辨率的提升，像素尺寸变小，工艺要求希望VDD电源线越宽越好，但现有的TFT基板中没有足够的空间排布VDD线。
发明内容
本发明的目的是克服了上述现有技术中的缺点，提供一种利用增加一次光刻工艺，将VDD线和VSS线均在第一次光刻完成，埋在所有的绝缘层的下面，防止VDD线和VSS线直接暴露在空气中或和Frit胶直接接触，从而提升产品良率和性能可靠性，同时又能够为排布更宽的电源线提供空间，很适用于分辨率更高的显示设备，且结构简单，制造方法相对简便的薄膜晶体管阵列基板及其制造方法。
为了实现上述的目的，本发明的薄膜晶体管基板具有如下构成：
该薄膜晶体管基板包括底板、金属膜、第一绝缘层、半导体层、第二绝缘层、第一金属层、第三绝缘层和第二金属层。
其中，金属膜形成于所述的底板之上，作为下电极，并图案化形成的VDD线及VSS线。第一绝缘层形成于底板之上并覆盖所述的金属膜。半导体层形成于所述的第一绝缘层之上，具有图案化形成的第一薄膜晶体管源极和第二薄膜晶体管的源极。第二绝缘层形成于所述的第一绝缘层和所述的半导体层之上。第一金属层作为栅极金属及上电极，并图案化形成的第一薄膜晶体管栅极以及第二薄膜晶体管的栅极和漏极。第三绝缘层形成于所述的第一金属层之上，该第三绝缘层上开设有第一连接孔、第二连接孔、第三连接孔和第四连接孔，所述的第一连接孔暴露所述的半导体层上第一薄膜晶体管源极，所述的第二连接孔暴露所述的第一薄膜晶体管源极和第二薄膜晶体管的栅极；所述的第三连接孔暴露所述的VDD线及第二薄膜晶体管的漏极；所述的第四连接孔暴露所述的半导体层上第二薄膜晶体管源极。第二金属层形成于所述的第三绝缘层之上，具有图案化形成的数据线，所述的数据线通过所述的第一连接孔连接所述的第一薄膜晶体管源极；所述的数据线通过所述的第二连接孔电性连接所述的第一薄膜晶体管源极与第二薄膜晶体管的栅极；该数据线通过所述的第三连接孔电性连接所述的VDD线及第二薄膜晶体管的漏极；所述的数据线通过所述的第四连接孔连接所述的第二薄膜晶体管源极。
该薄膜晶体管基板还包括形成于所述的第二金属层之上的平坦化层，在该平坦化层上与所述的第四连接孔对应的位置上设置有暴露出连接第二薄膜晶体管源极的数据线的开孔。
该薄膜晶体管基板还包括形成于所述的平坦化层之上的第三金属层作为OLED阳极，通过所述的数据线连接所述的第二薄膜晶体管源极。
该薄膜晶体管基板中，所述的第一薄膜晶体管为开关薄膜晶体管，所述的第二薄膜晶体管为驱动薄膜晶体管。
该薄膜晶体管基板中，所述的半导体层为多晶硅层。
本发明还提供了一种薄膜晶体管阵列基板的制造方法，该方法包括以下步骤：
(1)在底板上生长一层金属膜形成下电极、图案化的VDD线及VSS线；
(2)在所述的底板和所述的金属膜之上生长第一绝缘层；
(3)在所述的第一绝缘层上生长半导体层，并将该半导体层图案化形成第一薄膜晶体管源极和第二薄膜晶体管的源极；
(4)在所述的第一绝缘层和所述的半导体层上生长第二绝缘层；
(5)在所述的第二绝缘层上生长第一金属层作为栅极金属及上电极，并将该第一金属层图案化形成第一薄膜晶体管栅极以及第二薄膜晶体管的栅极和漏极；
(6)在所述的第一金属层上生长第三绝缘层，并在该第三绝缘层上开设第一连接孔、第二连接孔、第三连接孔和第四连接孔，所述的第一连接孔暴露所述的半导体层上第一薄膜晶体管源极，所述的第二连接孔暴露所述的第一薄膜晶体管源极和第二薄膜晶体管的栅极；所述的第三连接孔暴露所述的VDD线及第二薄膜晶体管的漏极；所述的第四连接孔暴露所述的半导体层上第二薄膜晶体管源极；
(7)在所述的第三绝缘层上生长第二金属层，并图案化该第二金属层形成数据线，所述的数据线通过所述的第一连接孔连接所述的第一薄膜晶体管源极；所述的数据线通过所述的第二连接孔电性连接所述的第一薄膜晶体管源极与第二薄膜晶体管的栅极；该数据线通过所述的第三连接孔电性连接所述的VDD线及第二薄膜晶体管的漏极；所述的数据线通过所述的第四连接孔连接所述的第二薄膜晶体管源极，并利用该数据线向存贮电容写入数据电压。
该薄膜晶体管阵列基板的制造方法中，还包括以下步骤：
(8)在所述的第二金属层上生长有机膜作为平坦化层，在该平坦化层中与所述的第四连接孔对应的位置上开设开孔，以暴露出连接第二薄膜晶体管源极的数据线。
该薄膜晶体管阵列基板的制造方法中，所述的步骤(8)具体包括以下步骤：
(81)在所述的第二金属层上生长有机膜作为平坦化层；
(82)利用显影方法将位于所述的第四连接孔对应的位置上的部分平坦化层去除，形成暴露出连接第二薄膜晶体管的源极的数据线的开孔。
该薄膜晶体管阵列基板的制造方法中，还包括以下步骤：
(9)在所述的平坦化层上生长第三金属层作为OLED阳极，该第三金属层通过所述的数据线连接所述的第二薄膜晶体管源极。
该薄膜晶体管阵列基板的制造方法中，所述的步骤(3)具体包括以下步骤：
(31)在所述的第一绝缘层上生长非晶硅层；
(32)通过准分子激光晶化或热退火方法使所述的非晶硅层形成多晶硅层；
(33)图案化所述的多晶硅层形成第一薄膜晶体管的源极和第二薄膜晶体管的源极。
采用了该发明的薄膜晶体管阵列基板及其制造方法，由于其利用光刻图案化金属膜形成VDD线及VSS线，并在金属膜上生长第一绝缘层，由此使得VDD线和VSS线均在第一次光刻完成，埋在所有的绝缘层的下面，从而有效防止VDD线和VSS线直接暴露在空气中或和Frit胶直接接触，大幅提升了产品良率和性能可靠性，同时又能够为排布更宽的电源线提供空间，适用于分辨率更高的显示设备，且本发明的薄膜晶体管阵列基板结构简单，其制造方法也相对简便，应用范围广泛。
附图说明
图1为现有技术中的薄膜晶体管阵列基板的结构示意图。
图2为本发明的薄膜晶体管阵列基板的结构示意图。
图3a为本发明的薄膜晶体管阵列基板制造过程中形成VDD线的示意图。
图3b为本发明的薄膜晶体管阵列基板制造过程中形成多晶硅层的示意图。
图3c为本发明的薄膜晶体管阵列基板制造过程中形成栅极金属的示意图。
图3d为本发明的薄膜晶体管阵列基板制造过程中形成接触连接孔的示意图。
图3e为本发明的薄膜晶体管阵列基板制造过程中形成数据线金属的示意图。
图3f为本发明的薄膜晶体管阵列基板制造过程中形成阳极接触开孔的示意图。
图3g为本发明的薄膜晶体管阵列基板制造过程中形成OLED阳极的示意图。
图4为本发明的薄膜晶体管阵列基板中VDD线和驱动TFT漏极连接方式的示意图。
图5为本发明的薄膜晶体管阵列基板与FPC柔性印刷电路板连接方式的示意图。
图6为本发明的薄膜晶体管阵列基板中VSS线和阴极连接方式的示意图。
具体实施方式
为了能够更清楚地理解本发明的技术内容，特举以下实施例详细说明。
在一种实施方式中，如图2、3a至3e、4至6所示，本发明的薄膜晶体管基板包括：底板、金属膜31、第一绝缘层32、半导体层33、第二绝缘层34、第一金属层35、第三绝缘层36和第二金属层37。
金属膜31形成于所述的底板之上，在本实施方式中，金属膜31包括有作为存贮电容Cs的下电极，图案化形成的VDD线及VSS线。
第一绝缘层32形成于所述的底板之上并覆盖所述的金属膜31。
半导体层33形成于所述的第一绝缘层32之上，具有图案化形成的第一薄膜晶体管T1的源极和第二薄膜晶体管T2的源极，其中，所述的第一薄膜晶体管T1为开关薄膜晶体管，所述的第二薄膜晶体管T2为驱动薄膜晶体管。
第二绝缘层34形成于所述的第一绝缘层32和所述的半导体层33之上。
第一金属层35作为栅极金属35及存贮电容Cs的上电极，并具有图案化形成的第一薄膜晶体管T1栅极以及第二薄膜晶体管T2的栅极和漏极。
第三绝缘层36形成于所述的第一金属层35之上，该第三绝缘层36上开设有第一连接孔V1、第二连接孔V2、第三连接孔V3和第四连接孔V4，所述的第一连接孔V1暴露所述的半导体层33上第一薄膜晶体管T1源极，所述的第二连接孔V2暴露所述的第一薄膜晶体管T1源极和第二薄膜晶体管T2的栅极；所述的第三连接孔V3暴露所述的VDD线31及第二薄膜晶体管T2的漏极；所述的第四连接孔V4暴露所述的半导体层33上第二薄膜晶体管T2源极。第二金属层37形成于所述的第三绝缘层36之上，具有图案化形成的37数据线，所述的数据线37通过所述的第一连接孔V1连接所述的第一薄膜晶体管T1源极；所述的数据线37通过所述的第二连接孔V2电性连接所述的第一薄膜晶体管T1源极与第二薄膜晶体管T2的栅极；该数据线37通过所述的第三连接孔V3电性连接所述的VDD线31及第二薄膜晶体管T2的漏极；所述的数据线37通过所述的第四连接孔V4连接所述的第二薄膜晶体管T2源极。
该实施方式所述的薄膜晶体管阵列基板的制造方法包括以下步骤：
(1)在底板上生长一层金属膜31形成存贮电容Cs下电极、图案化的VDD线及VSS线；
(2)在所述的底板和所述的金属膜31上生长第一绝缘层32；
(3)在所述的第一绝缘层32上生长半导体层33，并将该半导体层33图案化形成第一薄膜晶体管T1源极和第二薄膜晶体管T2的源极；
(4)在所述的第一绝缘层32和所述的半导体层33上生长第二绝缘层34；
(5)在所述的第二绝缘层34上生长第一金属层35作为栅极金属35及存贮电容Cs上电极，并将该第一金属层35图案化形成第一薄膜晶体管T1栅极以及第二薄膜晶体管T2的栅极和漏极；
(6)在所述的第一金属层35上生长第三绝缘层36，并在该第三绝缘层36上开设第一连接孔V1、第二连接孔V2、第三连接孔V3和第四连接孔V4，所述的第一连接孔V1暴露所述的半导体层33上第一薄膜晶体管T1源极，所述的第二连接孔V2暴露所述的第一薄膜晶体管T1源极和第二薄膜晶体管T2的栅极；所述的第三连接孔V3暴露所述的VDD线31及第二薄膜晶体管T2的漏极；所述的第四连接孔V4暴露所述的半导体层33上第二薄膜晶体管T2源极；
(7)在所述的第三绝缘层36上生长第二金属层37，并图案化该第二金属层37形成数据线37，所述的数据线37通过所述的第一连接孔V1连接所述的第一薄膜晶体管T1源极；所述的数据线37通过所述的第二连接孔V2电性连接所述的第一薄膜晶体管T1源极与第二薄膜晶体管T2的栅极；该数据线37通过所述的第三连接孔V3电性连接所述的VDD线31及第二薄膜晶体管T2的漏极；所述的数据线37通过所述的第四连接孔V4连接所述的第二薄膜晶体管T2源极，并利用该数据线37向存贮电容Cs写入数据电压。
在优选的实施方式中，如图3f和3g所示，该薄膜晶体管基板还包括形成于所述的第二金属层37之上的平坦化层38以及平坦化层38之上的第三金属层39，在该平坦化层38上与所述的第四连接孔V4对应的位置上设置有暴露出连接第二薄膜晶体管T2源极的数据线37的开孔。第三金属层39作为OLED阳极，通过所述的数据线37连接所述的第二薄膜晶体管T2源极。
该优选的实施方式所述薄膜晶体管基板的制造方法还包括以下步骤：
(8)在所述的第二金属层37上生长有机膜38作为平坦化层38，在该平坦化层38中与所述的第四连接孔V4对应的位置上开设开孔，以暴露出连接第二薄膜晶体管T2源极的数据线37；
(9)在所述的平坦化层38上生长第三金属层39作为OLED阳极，该第三金属层39通过所述的数据线37连接所述的第二薄膜晶体管T2源极。
其中，所述的步骤(8)具体包括以下步骤：
(81)在所述的第二金属层37上生长有机膜38作为平坦化层38；
(82)利用显影方法将位于所述的第四连接孔V4对应的位置上的部分平坦化层38去除，形成暴露出连接第二薄膜晶体管T2的源极的数据线37的开孔。
在更优选的实施方式中，所述的半导体层33为p-Si多晶硅层。
该更优选的实施方式所述薄膜晶体管基板的制造方法中，所述的步骤(3)具体包括以下步骤：
(31)在所述的第一绝缘层32上生长非晶硅层；
(32)通过准分子激光晶化或热退火方法使所述的非晶硅层形成多晶硅层33；
(33)图案化所述的多晶硅层33形成第一薄膜晶体管T1的源极和第二薄膜晶体管T2的源极。
在本发明的薄膜晶体管阵列基板的实际制造过程中，首先生长一层金属膜，形成VDD线31和存贮电容的下电极；在图案化的VDD线31上依次生长绝缘层32和非晶硅33，用ELA(准分子激光晶化)或热退火的方法形成p-Si,最后形成半导体图案33；在图案化的p-Si33上依次生长绝缘层34(图中没画出)和栅极金属35，刻蚀栅极金属层35，形成驱动T1的栅极和栅线，T2的栅极，存贮电容Cs的上电极,其中T1为开关TFT，T2为驱动TFT，Cs为T2管的栅极和漏极之前的存贮电容。而后在图案化的栅极金属35生长绝缘层36，刻蚀所有的绝缘层32、34和36，形成不同作用的接触孔V1、V2、V3、V4。其中V1接触孔的目的是将露出p-Si，然后和数据线连接，写入驱动电压；接触孔V2的目的是露出T1的源极和T2的栅极，然后用数据线金属将其电性连接在一起；V3孔的目的是露出VDD线和T2管的漏极，然后在后序加工中用数据线将VDD线和T2管的漏极电性连接在一起；接触孔V4的目的是露出p-Si,将T2管源极和OLED器件的阳极相连接，驱动OLED发光。在完成接触孔的刻蚀后，生长金属层37，然后形成数据线图案，其中数据线37通过V1接触孔和T1的源极相连接，将数据电压写入并存贮在Cs中，在V2、V3、V4上方均覆盖金属层37。在金属层37的上方旋涂一层有机膜用做平坦化层38，然后将V4上方的OC层通过显影的方式取掉，目的是露出金属层37，将T2的源极和OLED的阳极相连接。最后在平坦层38的上方生长一层金属39来充当OLED显示器件的阳极。
本发明的薄膜晶体管阵列基板的VDD线和驱动TFT漏极连接方式，与FPC柔性印刷电路板连接方式及VSS线和阴极连接方式分别如图4、5、6所示。其中标号39为像素电极，标号40为像素分界层，标号41为阴极。
采用本发明的方法生产薄膜晶体管阵列基板，仅增加一层光刻次数，并在VDD线和VSS线的上面形成一层保护层，防止在后序加工中受影响。同时，将VDD线排布在p-Si膜层以下，能够有效防止VDD线直接和Frit胶直接接触。
采用了该发明的薄膜晶体管阵列基板及其制造方法，由于其利用光刻图案化金属膜形成VDD线及VSS线，并在金属膜上生长第一绝缘层，由此使得VDD线和VSS线均在第一次光刻完成，埋在所有的绝缘层的下面，从而有效防止VDD线和VSS线直接暴露在空气中或和Frit胶直接接触，大幅提升了产品良率和性能可靠性，同时又能够为排布更宽的电源线提供空间，适用于分辨率更高的显示设备，且本发明的薄膜晶体管阵列基板结构简单，其制造方法也相对简便，应用范围广泛。
在此说明书中，本发明已参照其特定的实施例作了描述。但是，很显然仍可以作出各种修改和变换而不背离本发明的精神和范围。因此，说明书和附图应被认为是说明性的而非限制性的。
Claims (10)
1.一种薄膜晶体管基板，其特征在于，包括：
底板；
金属膜，形成于所述的底板之上，具有下电极、图案化形成的VDD线及VSS线；
第一绝缘层，形成于所述的底板之上并覆盖所述的金属膜；
半导体层，形成于所述的第一绝缘层之上，具有图案化形成的第一薄膜晶体管的源极和第二薄膜晶体管的源极；
第二绝缘层，形成于所述的第一绝缘层和所述的半导体层之上；
第一金属层，具有上电极、图案化形成的第一薄膜晶体管的栅极、以及第二薄膜晶体管的栅极和漏极；
第三绝缘层，形成于所述的第一金属层之上，该第三绝缘层上开设有第一连接孔、第二连接孔、第三连接孔和第四连接孔；所述的第一连接孔暴露所述的半导体层上第一薄膜晶体管源极，所述的第二连接孔暴露所述的第一薄膜晶体管源极和第二薄膜晶体管的栅极，所述的第三连接孔暴露所述的VDD线及第二薄膜晶体管的漏极，所述的第四连接孔暴露所述的半导体层上第二薄膜晶体管源极；
第二金属层，形成于所述的第三绝缘层之上，具有图案化形成的数据线；所述的数据线通过所述的第一连接孔连接所述的第一薄膜晶体管源极；所述的数据线通过所述的第二连接孔电性连接所述的第一薄膜晶体管源极与第二薄膜晶体管的栅极；所述的数据线通过所述的第三连接孔电性连接所述的VDD线及第二薄膜晶体管的漏极；所述的数据线通过所述的第四连接孔连接所述的第二薄膜晶体管的源极。
2.根据权利要求1所述的薄膜晶体管基板，其特征在于，还包括：
平坦化层，形成于所述的第二金属层之上，在该平坦化层中与所述的第四连接孔对应的位置上设置有开孔，以暴露出连接第二薄膜晶体管的源极的数据线。
3.根据权利要求2所述的薄膜晶体管基板，其特征在于，还包括：
第三金属层，形成于所述的平坦化层之上，作为OLED阳极，通过所述的数据线连接所述的第二薄膜晶体管的源极。
4.根据权利要求1所述的薄膜晶体管基板，其特征在于，所述的第一薄膜晶体管为开关薄膜晶体管，所述的第二薄膜晶体管为驱动薄膜晶体管。
5.根据权利要求1所述的薄膜晶体管基板，其特征在于，所述的半导体层为多晶硅层。
6.一种薄膜晶体管阵列基板的制造方法，其特征在于，所述的方法包括以下步骤：
(1)在底板上生长一层金属膜形成下电极、图案化的VDD线及VSS线；
(2)在所述的底板和所述的金属膜之上生长第一绝缘层；
(3)在所述的第一绝缘层上生长半导体层，并将该半导体层图案化形成第一薄膜晶体管的源极和第二薄膜晶体管的源极；
(4)在所述的第一绝缘层和所述的半导体层上生长第二绝缘层；
(5)在所述的第二绝缘层上生长第一金属层作为栅极金属及上电极，并将所述的第一金属层图案化形成第一薄膜晶体管栅极以及第二薄膜晶体管的栅极和漏极；
(6)在所述的第一金属层上生长第三绝缘层，并在该第三绝缘层上开设第一连接孔、第二连接孔、第三连接孔和第四连接孔；所述的第一连接孔暴露所述的半导体层上第一薄膜晶体管源极，所述的第二连接孔暴露所述的第一薄膜晶体管源极和第二薄膜晶体管的栅极；所述的第三连接孔暴露所述的VDD线及第二薄膜晶体管的漏极；所述的第四连接孔暴露所述的半导体层上第二薄膜晶体管源极；
(7)在所述的第三绝缘层上生长第二金属层，并图案化该第二金属层形成数据线；所述的数据线通过所述的第一连接孔连接所述的第一薄膜晶体管源极；所述的数据线通过所述的第二连接孔电性连接所述的第一薄膜晶体管源极与第二薄膜晶体管的栅极；该数据线通过所述的第三连接孔电性连接所述的VDD线及第二薄膜晶体管的漏极；所述的数据线通过所述的第四连接孔连接所述的第二薄膜晶体管源极，并利用该数据线向存贮电容写入数据电压。
7.根据权利要求6所述的薄膜晶体管阵列基板的制造方法，其特征在于，所述的方法还包括以下步骤：
(8)在所述的第二金属层上生长有机膜作为平坦化层，在所述的平坦化层中与所述的第四连接孔对应的位置上开设开孔，以暴露出连接第二薄膜晶体管的源极的数据线。
8.根据权利要求7所述的薄膜晶体管阵列基板的制造方法，其特征在于，所述的步骤(8)具体包括以下步骤：
(81)在所述的第二金属层上生长有机膜作为平坦化层；
(82)利用显影方法将位于所述的第四连接孔对应的位置上的部分平坦化层去除，形成暴露出连接第二薄膜晶体管的源极的数据线的开孔。
9.根据权利要求7或8所述的薄膜晶体管阵列基板的制造方法，其特征在于，所述的方法还包括以下步骤：
(9)在所述的平坦化层上生长第三金属层作为OLED阳极，所述的第三金属层通过所述的数据线连接所述的第二薄膜晶体管源极。
10.根据权利要求6所述的薄膜晶体管阵列基板的制造方法，其特征在于，所述的步骤(3)具体包括以下步骤：
(31)在所述的第一绝缘层上生长非晶硅层；
(32)通过准分子激光晶化或热退火方法使所述的非晶硅层形成多晶硅层；
(33)图案化所述的多晶硅层形成第一薄膜晶体管的源极和第二薄膜晶体管的源极。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410053576.4A CN103839915B (zh) | 2014-02-17 | 一种薄膜晶体管阵列基板及其制造方法 | |
| JP2014123641A JP6098017B2 (ja) | 2014-02-17 | 2014-06-16 | 薄膜トランジスタアレイ基板及びその製造方法 |
| KR1020140088418A KR101671896B1 (ko) | 2014-02-17 | 2014-07-14 | 박막 트랜지스터 어레이 기판 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410053576.4A CN103839915B (zh) | 2014-02-17 | 一种薄膜晶体管阵列基板及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103839915A CN103839915A (zh) | 2014-06-04 |
| CN103839915B true CN103839915B (zh) | 2016-11-30 |
Family
ID=
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101123222A (zh) * | 2007-08-31 | 2008-02-13 | 吉林大学 | 有源驱动有机电致发光显示屏中多晶硅tft阵列的制作方法 |
| CN101217024A (zh) * | 2007-01-05 | 2008-07-09 | 三星电子株式会社 | 栅极驱动电路、具有其的液晶显示器以及制造薄膜晶体管基板的方法 |
| CN102208434A (zh) * | 2011-04-22 | 2011-10-05 | 南开大学 | 一种有源矩阵有机发光二极管显示基板 |
| CN102386236A (zh) * | 2008-10-24 | 2012-03-21 | 株式会社半导体能源研究所 | 半导体器件和用于制造该半导体器件的方法 |
| CN103185998A (zh) * | 2011-12-30 | 2013-07-03 | 上海天马微电子有限公司 | 非晶硅栅极驱动线路的形成方法及液晶显示器形成方法 |
| CN103199096A (zh) * | 2013-04-18 | 2013-07-10 | 上海和辉光电有限公司 | 薄膜晶体管阵列基板及其制造方法 |
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101217024A (zh) * | 2007-01-05 | 2008-07-09 | 三星电子株式会社 | 栅极驱动电路、具有其的液晶显示器以及制造薄膜晶体管基板的方法 |
| CN101123222A (zh) * | 2007-08-31 | 2008-02-13 | 吉林大学 | 有源驱动有机电致发光显示屏中多晶硅tft阵列的制作方法 |
| CN102386236A (zh) * | 2008-10-24 | 2012-03-21 | 株式会社半导体能源研究所 | 半导体器件和用于制造该半导体器件的方法 |
| CN102208434A (zh) * | 2011-04-22 | 2011-10-05 | 南开大学 | 一种有源矩阵有机发光二极管显示基板 |
| CN103185998A (zh) * | 2011-12-30 | 2013-07-03 | 上海天马微电子有限公司 | 非晶硅栅极驱动线路的形成方法及液晶显示器形成方法 |
| CN103199096A (zh) * | 2013-04-18 | 2013-07-10 | 上海和辉光电有限公司 | 薄膜晶体管阵列基板及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN208753327U (zh) | 显示基板和显示装置 | |
| CN106206611A (zh) | 阵列基板及其制备方法、显示装置 | |
| CN101958339A (zh) | 有机发光显示装置及其制造方法 | |
| CN104617104B (zh) | 阵列基板及其制作方法、显示装置 | |
| CN104218019B (zh) | 薄膜晶体管阵列基板及其制造方法 | |
| US7381596B2 (en) | Method of manufacturing an AMOLED | |
| US7459351B2 (en) | Method of manufacturing an AMOLED | |
| CN104460155B (zh) | 一种显示面板、显示面板的制造方法及显示器 | |
| CN101609236A (zh) | 薄膜晶体管阵列基板制造方法 | |
| CN104009043B (zh) | 像素结构及其制作方法 | |
| CN103151304A (zh) | 显示面板的阵列基板及其制作方法 | |
| CN105470196A (zh) | 薄膜晶体管、阵列基板及其制造方法、和显示装置 | |
| CN104091891A (zh) | 柔性基板及其制造方法、显示装置 | |
| JP2019526162A (ja) | Ａｍｏｌｅｄ表示基板とその製作方法及び表示装置 | |
| CN110085603A (zh) | 显示面板及制作方法 | |
| CN205944093U (zh) | 阵列基板及显示装置 | |
| CN102054846A (zh) | 薄膜晶体管基板及其制造方法 | |
| CN105552024A (zh) | 阵列基板及其制作方法、显示装置 | |
| CN102683276A (zh) | 一种像素驱动电路及其制备方法、阵列基板 | |
| CN109037236A (zh) | 透明显示面板及其制造方法 | |
| CN105321958A (zh) | 薄膜晶体管阵列面板及其制造方法 | |
| US9373683B2 (en) | Thin film transistor | |
| CN105070740A (zh) | 一种阵列基板及其制备方法、显示面板和显示装置 | |
| CN103839915B (zh) | 一种薄膜晶体管阵列基板及其制造方法 | |
| CN104064568B (zh) | 一种薄膜晶体管阵列基板、其制造方法及显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address |
Address after: 1568 Jiugong Road, Jinshan Industrial Zone, Jinshan District, Shanghai, 201506 Patentee after: Shanghai Hehui optoelectronic Co., Ltd Address before: 201508, building two, building 100, 1, Jinshan Industrial Road, 208, Shanghai, Jinshan District Patentee before: EverDisplay Optronics (Shanghai) Ltd. |