CN103837812B - 一种晶圆可接受测试方法 - Google Patents
一种晶圆可接受测试方法 Download PDFInfo
- Publication number
- CN103837812B CN103837812B CN201410060659.6A CN201410060659A CN103837812B CN 103837812 B CN103837812 B CN 103837812B CN 201410060659 A CN201410060659 A CN 201410060659A CN 103837812 B CN103837812 B CN 103837812B
- Authority
- CN
- China
- Prior art keywords
- formula
- wat
- wafer
- file
- probe card
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明公开了一种晶圆可接受测试方法，包括如下步骤：步骤一，对于单片晶圆，若使用相同类型探针卡测试，将n个WAT程式合并为一个程式，合并后的程式包含了n个WAT程式的所有测试信息；步骤二，调整探针卡与晶圆；步骤三，利用合并后的WAT程式依次对n个金属层进行测试，本发明通过将使用相同类型探针卡、相同探针卡文件的多个WAT程式合并为一个，使得对同一片晶圆，同一探针卡仅需调整探针卡和晶圆一次，节省了测试时间，同时减少了测试步骤，降低了测试风险。
Description
技术领域
本发明涉及微电子制造与半导体测试领域，特别是涉及一种晶圆可接受测试方法。
背景技术
目前，对于WAT（Wafer Acceptance Test，晶圆可接受测试）的程式，其架构如下表1所示：
表1WAT recipe（晶圆可接受测试程式）架构
对于单片晶圆wafer，其每层金属层（metal layer），如果使用的相同类型探针卡（相同探针卡文件），其WAT程式架构如下表2所示：
表2WAT recipe架构（同一wafer，同一探针卡）
那么，测试n个WAT recipe（程式）测试流程如下表3所示：
表3测试n个WAT recipe流程
可见，这样测试总时间是（n+M1+M2+……+Mn）分钟，对于同一片wafer（晶圆），同一探针卡，n次的重复Alignment（调整探针卡probe card和晶圆wafer）十分浪费时间，也造成了机台的产能的浪费。
发明内容
为克服上述现有技术存在的不足，本发明之目的在于提供一种晶圆可接受测试方法，其通过将多个WAT程式合并为一个，使得对同一片wafer（晶圆），同一探针卡仅需调整探针卡和晶圆一次，节省了测试时间，同时减少了测试步骤，降低了测试风险。
为达上述及其它目的，本发明提出一种晶圆可接受测试方法，包括如下步骤：
步骤一，对于单片晶圆，若使用相同类型探针卡测试，将n个WAT程式合并为一个程式，合并后的程式包含了n个WAT程式的所有测试信息；
步骤二，调整探针卡与晶圆；
步骤三，利用合并后的WAT程式依次对n个金属层进行测试。
进一步地，各WAT程式结构包括程式名、探针卡文件、prob文件、waf文件、die文件、tst文件以及limit文件。
进一步地，合并后的WAT程式结构包括程式名、探针卡文件、prob文件以及各WAT程式的waf文件、各WAT程式的die文件、各WAT程式的tst文件以及各WAT程式的limit文件。
与现有技术相比，本发明一种晶圆可接受测试方法通过将使用相同类型探针卡、相同探针卡文件的多个WAT程式合并为一个，使得对同一片wafer（晶圆），同一探针卡仅需调整探针卡和晶圆一次，节省了测试时间，同时减少了测试步骤，降低了测试风险。
附图说明
图1为本发明一种晶圆可接受测试方法的步骤流程图。
具体实施方式
以下通过特定的具体实例并结合附图说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点与功效。本发明亦可通过其它不同的具体实例加以施行或应用，本说明书中的各项细节亦可基于不同观点与应用，在不背离本发明的精神下进行各种修饰与变更。
图1为本发明一种晶圆可接受测试方法的步骤流程图。如图1所示，本发明一种晶圆可接受测试方法，包括如下步骤：
步骤101，对于单片wafer（晶圆），每层金属层其（metal layer），如果使用相同类型探针卡（相同探针卡文件）测试，将n个WAT recipe（WAT程式）合并为一个程式（名为Recipe nx），此程式（recipe）包含了程式1（recipe1）～程式n（recipe n）的所有测试信息，如下表4所示:
表4合并后为一个WAT recipe
步骤102，调整探针卡与晶圆。
步骤103，利用合并后的WAT程式依次对n个金属层进行测试。
可见，测试这个合并的WAT recipe（WAT程式）流程简化为表5所示：
表5
可见，测试这个recipe nx等效于测试了recipe1～recipe n，测试时间缩短为（1+M1+M2+M3+……+Mn）分钟，而原来测试recipe1～recipe n的总时间为（n+M1+M2+……+Mn）分钟，单片wafer（晶圆）的测试时间缩短了（n-1）分钟，所以测试的recipe越多，节省的时间越长。
综上所述，本发明一种晶圆可接受测试方法通过将使用相同类型探针卡、相同探针卡文件的多个WAT程式合并为一个，使得对同一片wafer（晶圆），同一探针卡仅需调整探针卡和晶圆一次，节省了测试时间，同时减少了测试步骤，降低了测试风险。
与现有技术相比，本发明具有如下优点：
1、节省测试时间：
单片wafer测试时间缩短（n-1）分钟，以一个批次lot（25片wafer）测试3个recipe计算，就可以节省50分钟；以每个月测试120个批次lot（3000片wafer）测试3个recipe计算，总节省时间达到100小时，对产能的节约就很可观。
2、减少测试步骤，降低测试风险：
单片wafer的测试步骤减少（n-1）步，这样也会大大减少因为步骤繁多而造成的风险。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修饰与改变。因此，本发明的权利保护范围，应如权利要求书所列。
Claims (3)
1.一种晶圆可接受测试方法，包括如下步骤：
步骤一，对于单片晶圆，若使用相同类型探针卡测试其各金属层，将n个金属层WAT程式合并为一个程式，合并后的程式包含了n个金属层WAT程式的所有测试信息；
步骤二，调整探针卡与晶圆；
步骤三，利用合并后的WAT程式依次对n个金属层进行测试。
2.如权利要求1所述的一种晶圆可接受测试方法，其特征在于：各金属层WAT程式结构包括程式名、探针卡文件、prob文件、waf文件、die文件、tst文件以及limit文件。
3.如权利要求1所述的一种晶圆可接受测试方法，其特征在于：合并后的WAT程式结构包括程式名、探针卡文件、prob文件以及各WAT程式的waf文件、各WAT程式的die文件、各WAT程式的tst文件以及各WAT程式的limit文件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410060659.6A CN103837812B (zh) | 2014-02-21 | 2014-02-21 | 一种晶圆可接受测试方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410060659.6A CN103837812B (zh) | 2014-02-21 | 2014-02-21 | 一种晶圆可接受测试方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103837812A CN103837812A (zh) | 2014-06-04 |
| CN103837812B true CN103837812B (zh) | 2016-08-17 |
Family
ID=50801516
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410060659.6A Active CN103837812B (zh) | 2014-02-21 | 2014-02-21 | 一种晶圆可接受测试方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103837812B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108400098A (zh) * | 2017-02-08 | 2018-08-14 | 上海华岭集成电路技术股份有限公司 | 验证晶圆测试相关性的方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW459327B (en) * | 2000-07-28 | 2001-10-11 | Vanguard Int Semiconduct Corp | Generation method of the semiconductor wafer parametric test program |
| CN103199041A (zh) * | 2013-03-14 | 2013-07-10 | 上海华力微电子有限公司 | 晶圆允收测试程式的管理系统及其应用方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7642800B2 (en) * | 2007-08-31 | 2010-01-05 | Himax Technologies Limited | Wafer test system wherein period of high voltage stress test of one chip overlaps period of function test of other chip |
| TWI368962B (en) * | 2008-07-04 | 2012-07-21 | Inotera Memories Inc | Method of fault detection and classification for wafer acceptance test |
-
2014
- 2014-02-21 CN CN201410060659.6A patent/CN103837812B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW459327B (en) * | 2000-07-28 | 2001-10-11 | Vanguard Int Semiconduct Corp | Generation method of the semiconductor wafer parametric test program |
| CN103199041A (zh) * | 2013-03-14 | 2013-07-10 | 上海华力微电子有限公司 | 晶圆允收测试程式的管理系统及其应用方法 |
Non-Patent Citations (1)
| Title |
|---|
| 高效率测试MPW晶圆上的同类型芯片的方式;杨晓寒等;《中国集成电路》;20110228(第141期);61-64 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103837812A (zh) | 2014-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE112013003250B4 (de) | Kontaktloser Stresstest von Speicher-E/A-Schnittstellen | |
| MY174370A (en) | Integrated circuit manufacture using direct write lithography | |
| TW200834087A (en) | Method of manufacturing a semiconductor integrated circuit device and a method of manufacturing a thin film probe sheet for using the same | |
| CN104022050A (zh) | 一种晶圆批次中重复位置缺陷的检测方法 | |
| WO2005077092A3 (en) | Accessibility of testing within a validity framework | |
| CN103837812B (zh) | 一种晶圆可接受测试方法 | |
| CN103336257A (zh) | Wat测试系统及方法 | |
| CN104505371B (zh) | 测试垫的形成方法及利用该测试垫进行阵列测试的方法 | |
| CN102306210A (zh) | 用于版图原理图一致性验证的mos晶体管建模方法 | |
| CN106094425A (zh) | 光刻版结构及LED芯片分选入Bin的方法 | |
| CN103346142A (zh) | 测试键结构及监测刻蚀工艺中接触孔刻蚀量的方法 | |
| EP2889907A3 (en) | Integrated circuits and fabrication methods thereof | |
| CN103489806B (zh) | 一种在线监测离子损伤的方法 | |
| US8941403B2 (en) | Semiconductor device and method of testing the same | |
| CN105930632B (zh) | 机电整机产品贮存寿命建模方法 | |
| CN109117014A (zh) | 一种电容式压力感应面板的压力校正方法和系统 | |
| WO2013016276A3 (en) | Hybrid interconnect technology | |
| CN105118795A (zh) | 一种晶片测试方法 | |
| CN102194650B (zh) | 用于评价改善负偏压下温度不稳定性效应工艺效果的方法 | |
| CN103137531B (zh) | 晶圆对位方法 | |
| CN106841889A (zh) | 一种短路开路测试方法及系统 | |
| CN105223785A (zh) | 提高晶片产品套准精度的方法 | |
| CN105979707A (zh) | 一种线路层无铜区域识别方法及系统 | |
| CN209544341U (zh) | 半导体器件 | |
| CN105140231B (zh) | 薄膜晶体管阵列基板及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |