CN105223785A - 提高晶片产品套准精度的方法 - Google Patents
提高晶片产品套准精度的方法 Download PDFInfo
- Publication number
- CN105223785A CN105223785A CN201510729330.9A CN201510729330A CN105223785A CN 105223785 A CN105223785 A CN 105223785A CN 201510729330 A CN201510729330 A CN 201510729330A CN 105223785 A CN105223785 A CN 105223785A
- Authority
- CN
- China
- Prior art keywords
- litho machine
- alignment precision
- exposure
- photoetching process
- parameter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 120
- 229940095676 wafer product Drugs 0.000 title claims abstract description 31
- 230000008569 process Effects 0.000 claims abstract description 65
- 238000001259 photo etching Methods 0.000 claims abstract description 62
- 238000001514 detection method Methods 0.000 abstract description 9
- 238000004519 manufacturing process Methods 0.000 abstract description 8
- 230000008878 coupling Effects 0.000 abstract description 4
- 238000010168 coupling process Methods 0.000 abstract description 4
- 238000005859 coupling reaction Methods 0.000 abstract description 4
- 230000000694 effects Effects 0.000 abstract description 3
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 238000005516 engineering process Methods 0.000 description 5
- 230000000737 periodic effect Effects 0.000 description 4
- 238000012163 sequencing technique Methods 0.000 description 4
- 238000005259 measurement Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000008280 blood Substances 0.000 description 2
- 210000004369 blood Anatomy 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 230000013011 mating Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
本发明涉及半导体制造技术领域，尤其涉及一种提高晶片产品套准精度的方法，通过对光刻机的套准精度的检测，获取光刻机的曝光参数漂移量，并利用APC系统根据光刻机在对当前批次芯片进行光刻工艺时的曝光补偿参数和光刻机的曝光参数漂移量设定光刻机对下一批次芯片进行光刻工艺的预设曝光参数，以改善产品套准精度性能和稳定性。同时该方法可以实现光刻机间系统面上的匹配，方便产品在不同光刻机间的拓展，进而达到产品良率提升、降低返工和缩短生产周期的效果。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种提高晶片产品套准精度的方法。
背景技术
套准精度(Overlay)，是光刻制程中当层与前层之间的对准精度。当套准精度超过芯片设计误差容忍度，芯片的设计电路会产生相应的断路或短路，从而影响产品良率；因此对于套准精度的控制严重地影响产品的良率和性能。套准精度不仅只是考验光刻机的套准精度，同时也是考验APC系统的准确性和及时性。提高光刻机的套准精度，是一种提升晶片制造的套准精度途径，但也是一种需要大量资金投入的途径，少则几百万欧元，多则上千万欧元。而通过改进APC系统来实现晶片制造的套准精度的提升，相应的成本投入会少很多。
现有的APC系统(AdvancedProcessControl，先进工艺控制)是根据前一个晶片套准精度的实际量测结果和该晶片采用的套准参数，进行闭环反馈；由于光刻机本身的不稳定，下一个晶片到站采用现有APC系统计算出的参数进行曝光后出来的套准精度会因为光刻机本身漂移而产生额外的偏移量，从而产生套准误差。产品在不同光刻机间拓展时，因为光刻机间的套准精度差别，需要试跑确定新的APC参数后才能量产跑货，而试跑确定新的APC参数后才能量产跑货的方式，会增加产品的返工和拓展的周期。产品在不同层采用不同光刻机进行曝光，产品的套准精度受到不同光刻机间套准形状差而产生额外的套准偏差。这些都是本领域技术人员所不愿看到的。
发明内容
针对上述存在的问题，本发明公开了一种提高晶片产品套准精度的方法，应用于利用APC系统对光刻机进行曝光参数的设定，所述方法包括：
获取所述光刻机的曝光参数漂移量；
获取所述光刻机在对当前批次芯片进行光刻工艺时的曝光补偿参数；
所述APC系统根据所述曝光补偿参数和所述曝光参数漂移量计算出所述光刻机对下一批次芯片进行光刻工艺的预设曝光参数。
上述的提高晶片产品套准精度的方法，其中，所述方法中，获取所述光刻机的曝光参数漂移量的步骤包括：
提供若干基准片；
所述光刻机于预设的周期分别对所述基准片进行光刻工艺，并通过对所述基准片进行量测以获取所述基准片的套准精度量测值；
所述APC系统根据所述基准片的套准精度量测值获取所述光刻机的所述曝光参数漂移量。
上述的提高晶片产品套准精度的方法，其中，所述方法中：
利用套准精度量测机对所述基准片进行量测，以获取所述基准片的套准精度量测值。
上述的提高晶片产品套准精度的方法，其中，所述方法中：
利用所述套准精度量测机对进行光刻工艺后的当前批次芯片进行量测，以获取当前批次芯片的套准精度量测值；
所述APC系统根据所述当前批次芯片的套准精度量测值获取所述光刻机的所述曝光补偿参数。
上述的提高晶片产品套准精度的方法，其中，所述APC系统根据所述曝光补偿参数和所述光刻机的曝光参数漂移量，并利用第一公式计算出所述光刻机对下一批次芯片进行光刻工艺的预设曝光参数；
其中，所述第一公式为Txn+1＝Txn-OVLxn*EWMA+(Txd2-Txd1)；
Txn+1为所述光刻机对下一批次芯片进行光刻工艺的预设曝光参数，Txn为所述光刻机对当前批次芯片进行光刻工艺的曝光补偿参数，OVLxn为当前批次芯片的套准精度量测值，EWMA权重为补偿权重，Txd2-Txd1为光刻机在曝光当前批次芯片和下一次批次芯片时光刻机的曝光参数漂移量。
本发明还公开了一种提高晶片产品套准精度的方法，应用于利用APC系统根据第一光刻机对第二光刻机进行曝光参数的设定，所述方法包括：
获取所述第一光刻机和第二光刻机之间的曝光参数偏差值；
获取所述第一光刻机在对当前批次芯片进行光刻工艺时的曝光补偿参数；
所述APC系统根据所述曝光补偿参数和所述第一光刻机和第二光刻机之间的曝光参数偏差值设定所述第二光刻机对下一批次芯片进行光刻工艺的预设曝光参数。
上述的提高晶片产品套准精度的方法，其中，所述方法中，获取所述第一光刻机和第二光刻机之间的曝光参数偏差值的步骤包括：
提供若干基准片；
所述第一光刻机和第二光刻机于预设的周期分别对所述基准片进行光刻工艺，并通过对所述基准片进行量测以获取所述基准片的套准精度量测值；
所述APC系统根据所述基准片的套准精度量测值获取所述第一光刻机和第二光刻机之间的所述曝光参数漂移量。
上述的提高晶片产品套准精度的方法，其中，所述方法中：
利用套准精度量测机对所述基准片进行量测以获取所述基准片的套准精度量测值。
上述的提高晶片产品套准精度的方法，其中，所述方法中，获取所述第一光刻机在对当前批次芯片进行光刻工艺时的曝光补偿参数的步骤包括：
利用所述套准精度量测机对利用所述第一光刻机进行光刻工艺后的当前批次芯片进行量测，以获取当前批次芯片的套准精度量测值；
所述APC系统根据所述当前批次芯片的套准精度量测值获取所述第一光刻机的所述曝光补偿参数。
上述的提高晶片产品套准精度的方法，其中，所述APC系统根据所述曝光补偿参数和所述第一光刻机和第二光刻机之间的曝光参数偏差值，并利用第二公式计算出所述第二光刻机对下一批次芯片进行光刻工艺的预设曝光参数；
所述第二公式为Txn+1＝Txn+(TxS2-TxS1)；
其中，Txn+1为所述第二光刻机对第下一批次芯片进行光刻工艺的预设曝光参数，Txn为所述第一光刻机对当前批次芯片进行光刻工艺的曝光补偿参数，TxS2-TxS1为所述第一光刻机和第二光刻机之间的曝光参数偏差值。
上述发明具有如下优点或者有益效果：
本发明公开了一种提高晶片产品套准精度的方法，通过对光刻机的套准精度的检测，获取光刻机的曝光参数漂移量，并利用APC系统根据光刻机在对当前批次芯片进行光刻工艺时的曝光补偿参数和光刻机的曝光参数漂移量设定光刻机对下一批次芯片进行光刻工艺的预设曝光参数，以改善产品套准精度性能和稳定性。同时该方法可以实现光刻机间系统面上的匹配，方便产品在不同光刻机间的拓展，进而达到产品良率提升、降低返工和缩短生产周期的效果。
附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明及其特征、外形和优点将会变得更加明显。在全部附图中相同的标记指示相同的部分。并未可以按照比例绘制附图，重点在于示出本发明的主旨。
图1是本发明产品的套准精度的组成示意图；
图2是本发明实施例一中提高晶片产品套准精度的方法的工艺流程图；
图3是本发明实施例二中提高晶片产品套准精度的方法的工艺流程图。
具体实施方式
下面结合附图和具体的实施例对本发明作进一步的说明，但是不作为本发明的限定。
如图1所示，产品的套准精度由以下几个部分组成，本发明改进从其中两项(光刻机稳定度和机台间匹配)着手，将这两项偏差放入APC系统，从系统上进行反馈控制。
实施例一：
如图2所示，本实施例涉及一种提高晶片产品套准精度的方法，应用于利用APC系统对光刻机进行曝光参数的设定，该方法包括如下步骤：
步骤一：获取光刻机的曝光参数漂移量，在本发明一个优选的实施例中，获取光刻机的曝光参数漂移量的步骤具体为：提供若干基准片；利用光刻机于预设的周期分别对基准片进行光刻工艺，并通过对基准片进行量测以获取基准片的套准精度量测值；之后APC系统根据基准片的套准精度量测值获取光刻机的曝光参数漂移量。
在本发明的实施例中，制定光刻机基准片定期检测频率(即上述预设的周期)，并根据定期检测频率定期通过基准片获取光刻机的套准精度量测值；该检测频率可以根据具体工艺需求设定，即每隔固定的一段时间利用光刻机对基准片进行光刻工艺，并通过套准精度量测机对该基准片进行套准精度量测从而得到光刻机的定期的套准精度量测值，进而获取光刻机的曝光参数漂移量。
步骤二：获取光刻机在对当前批次芯片进行光刻工艺时的曝光补偿参数。
在本发明一个优选的实施例中，获取光刻机在对当前批次芯片进行光刻工艺时的曝光补偿参数的具体步骤为：利用套准精度量测机对进行光刻工艺后的当前批次芯片进行量测以获取当前批次芯片的套准精度量测值，并根据套准精度量测值获取光刻机在对当前批次芯片进行光刻工艺时的曝光补偿参数。
显而易见的，上述获取光刻机在对当前批次芯片进行光刻工艺时的曝光补偿参数和光刻机的曝光参数漂移量的步骤并无先后顺序，即步骤一和步骤二无先后顺序，可交叉进行。
步骤三：根据上述光刻机在对当前批次芯片进行光刻工艺时的曝光补偿参数和光刻机的曝光参数漂移量设定光刻机对下一批次芯片进行光刻工艺的预设曝光参数。
在本发明一个优选的实施例中，理想状态下，假设第N+1批次芯片(即下一批次芯片)和第N批芯片(即当前批次芯片)具有同样的前层套准形状，则根据曝光补偿参数和光刻机的曝光参数漂移量，并利用第一公式来获取光刻机对下一批次芯片进行光刻工艺的预设曝光参数；
其中，第一公式为Txn+1＝Txn-OVLxn*EWMA+(Txd2-Txd1)；
Txn+1为光刻机对下一批次芯片进行光刻工艺的预设曝光参数，Txn为光刻机对当前批次芯片进行光刻工艺的曝光补偿参数，OVLxn为当前批次芯片的套准参数量测值，EWMA权重为补偿权重，Txd2-Txd1为光刻机在曝光当前批次芯片和下一次批次芯片时光刻机的曝光参数漂移量。
实施例二：
如图3所示，本实施例涉及一种提高晶片产品套准精度的方法，应用于利用APC系统根据第一光刻机S1对第二光刻机S2进行曝光参数的设定，该方法包括如下步骤：
步骤一：获取第一光刻机S1和第二光刻机S2之间的曝光参数偏差值；在本发明一个优选的实施例中，获取第一光刻机S1和第二光刻机S2之间的曝光参数偏差值的步骤具体为：提供若干基准片；利用第一光刻机S1和第二光刻机S2于预设的周期分别对基准片进行光刻工艺，并通过对基准片进行量测以获取基准片的套准精度量测值；之后APC系统根据基准片的套准精度量测值获取第一光刻机S1和第二光刻机S2之间的曝光参数偏差值。
在本发明的实施例中，制定光刻机基准片定期检测频率(即上述预设的周期)，并根据定期检测频率定期通过基准片获取第一光刻机S1和第二光刻机S2的套准精度量测值。该检测频率可以根据具体工艺需求设定，即每隔固定的一段时间利用第一光刻机S1和第二光刻机S2对基准片进行光刻工艺，并通过套准精度量测机对该基准片进行套准精度量测从而得到第一光刻机S1和第二光刻机S2的套准精度量测值，进而获取第一光刻机S1和第二光刻机S2之间的曝光参数偏差值。
步骤二：获取第一光刻机S1在对当前批次芯片进行光刻工艺时的曝光补偿参数。
在本发明一个优选的实施例中，获取第一光刻机S1在对当前批次芯片进行光刻工艺时的曝光补偿参数的具体步骤为：利用套准精度量测机对利用第一光刻机S1进行光刻工艺后的当前批次芯片进行量测以获取当前批次芯片的套准精度量测值，并根据套准精度量测值获取第一光刻机S1在对当前批次芯片进行光刻工艺时的曝光补偿参数。
显而易见的，上述获取第一光刻机S1在对当前批次芯片进行光刻工艺时的曝光补偿参数和第一光刻机S1和第二光刻机S2之间的曝光参数偏差值的步骤并无先后顺序，即步骤一和步骤二无先后顺序，可交叉进行。
步骤三：根据上述第一光刻机S1在对当前批次芯片进行光刻工艺时的曝光补偿参数和第一光刻机S1和第二光刻机S2之间的曝光参数偏差值设定光刻机对下一批次芯片进行光刻工艺的预设曝光参数。
在本发明一个优选的实施例中，根据上述第一光刻机S1在对当前批次芯片进行光刻工艺时的曝光补偿参数和第一光刻机S1和第二光刻机S2之间的曝光参数偏差值，并利用第二公式获取第二光刻机S2对下一批次芯片进行光刻工艺的预设曝光参数。
第二公式为Txn+1＝Txn+(TxS2-TxS1)；
其中，Txn+1为第二光刻机S2对第下一批次芯片(第N+1批次芯片)进行光刻工艺的预设曝光参数，Txn为第一光刻机S1对当前批次芯片(第N批次芯片)进行光刻工艺的曝光补偿参数，TxS2-TxS1为第一光刻机S1和第二光刻机S2之间的曝光参数偏差值。
具体的，第一光刻机S1的Txs1和对应产品Txn，套准精度为0，同一时间需要产品线机台拓展到光刻机S2，第N+1批产品在光刻机S2的Txn+1为：Txn+1＝Txn+(TxS2-TxS1)。
实施例三：
继续参照图3所示，本实施例还涉及一种提高晶片产品套准精度的方法，在实施例一和实施例二的基础上，该方法包括如下步骤：
步骤一，通过基准片获取不同光刻机的套准精度量测值。
步骤二，根据不同光刻机的套准精度量测值计算出不同光刻机的套准形状相对于基准片的偏差。
步骤三，将该偏差应用于芯片在不同层的曝光。
具体的，已有第一光刻机S1和第二光刻机S2在APC系统内相对于基准片的补偿偏差。产品在第一光刻机S1曝光第N层，在第二光刻机S2曝光第N+1层。原有APC系统下产品套准精度为：OVL＝OVLS2-OVLS1+其它。本发明的APC系统下产品在不同层不同光刻机下曝光是引入光刻机相对于基准片的补偿偏差，从而实现不同光刻机间的匹配，其产品套准精度为：OVL＝其它(包括其它能造成套准偏差的因素，如蚀刻、研磨等工艺)。
综上，本发明公开了一种提高晶片产品套准精度的方法，通过对光刻机的套准精度的检测，获取光刻机的曝光参数漂移量，并利用APC系统根据光刻机在对当前批次芯片进行光刻工艺时的曝光补偿参数和光刻机的曝光参数漂移量设定光刻机对下一批次芯片进行光刻工艺的预设曝光参数，以改善产品套准精度性能和稳定性。同时该方法可以实现光刻机间系统面上的匹配，方便产品在不同光刻机间的拓展，进而达到产品良率提升、降低返工和缩短生产周期的效果。
本领域技术人员应该理解，本领域技术人员在结合现有技术以及上述实施例可以实现变化例，在此不做赘述。这样的变化例并不影响本发明的实质内容，在此不予赘述。
以上对本发明的较佳实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施；任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例，这并不影响本发明的实质内容。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (10)
1.一种提高晶片产品套准精度的方法，其特征在于，应用于利用APC系统对光刻机进行曝光参数的设定，所述方法包括：
获取所述光刻机的曝光参数漂移量；
获取所述光刻机在对当前批次芯片进行光刻工艺时的曝光补偿参数；
所述APC系统根据所述曝光补偿参数和所述曝光参数漂移量计算出所述光刻机对下一批次芯片进行光刻工艺的预设曝光参数。
2.如权利要求1所述的提高晶片产品套准精度的方法，其特征在于，所述方法中，获取所述光刻机的曝光参数漂移量的步骤包括：
提供若干基准片；
所述光刻机于预设的周期分别对所述基准片进行光刻工艺，并通过对所述基准片进行量测以获取所述基准片的套准精度量测值；
所述APC系统根据所述基准片的套准精度量测值获取所述光刻机的所述曝光参数漂移量。
3.如权利要求1所述的提高晶片产品套准精度的方法，其特征在于，所述方法中：
利用套准精度量测机对所述基准片进行量测，以获取所述基准片的套准精度量测值。
4.如权利要求3所述的提高晶片产品套准精度的方法，其特征在于，所述方法中，获取所述光刻机在对当前批次芯片进行光刻工艺时的曝光补偿参数的步骤包括；
利用所述套准精度量测机对进行光刻工艺后的当前批次芯片进行量测，以获取当前批次芯片的套准精度量测值；
所述APC系统根据所述当前批次芯片的套准精度量测值获取所述光刻机的所述曝光补偿参数。
5.如权利要求4所述的提高晶片产品套准精度的方法，其特征在于，所述APC系统根据所述曝光补偿参数和所述光刻机的曝光参数漂移量，并利用第一公式计算出所述光刻机对下一批次芯片进行光刻工艺的预设曝光参数；
其中，所述第一公式为Txn+1＝Txn-OVLxn*EWMA+(Txd2-Txd1)；
Txn+1为所述光刻机对下一批次芯片进行光刻工艺的预设曝光参数，Txn为所述光刻机对当前批次芯片进行光刻工艺的曝光补偿参数，OVLxn为当前批次芯片的套准精度量测值，EWMA权重为补偿权重，Txd2-Txd1为光刻机在曝光当前批次芯片和下一次批次芯片时光刻机的曝光参数漂移量。
6.一种提高晶片产品套准精度的方法，其特征在于，应用于利用APC系统根据第一光刻机对第二光刻机进行曝光参数的设定，所述方法包括：
获取所述第一光刻机和第二光刻机之间的曝光参数偏差值；
获取所述第一光刻机在对当前批次芯片进行光刻工艺时的曝光补偿参数；
所述APC系统根据所述曝光补偿参数和所述第一光刻机和第二光刻机之间的曝光参数偏差值设定所述第二光刻机对下一批次芯片进行光刻工艺的预设曝光参数。
7.如权利要求6所述的提高晶片产品套准精度的方法，其特征在于，所述方法中，获取所述第一光刻机和第二光刻机之间的曝光参数偏差值的步骤包括：
提供若干基准片；
所述第一光刻机和第二光刻机于预设的周期分别对所述基准片进行光刻工艺，并通过对所述基准片进行量测以获取所述基准片的套准精度量测值；
所述APC系统根据所述基准片的套准精度量测值获取所述第一光刻机和第二光刻机之间的所述曝光参数漂移量。
8.如权利要求7所述的提高晶片产品套准精度的方法，其特征在于，所述方法中：
利用套准精度量测机对所述基准片进行量测以获取所述基准片的套准精度量测值。
9.如权利要求8所述的提高晶片产品套准精度的方法，其特征在于，所述方法中，获取所述第一光刻机在对当前批次芯片进行光刻工艺时的曝光补偿参数的步骤包括：
利用所述套准精度量测机对利用所述第一光刻机进行光刻工艺后的当前批次芯片进行量测，以获取当前批次芯片的套准精度量测值；
所述APC系统根据所述当前批次芯片的套准精度量测值获取所述第一光刻机的所述曝光补偿参数。
10.如权利要求6所述的提高晶片产品套准精度的方法，其特征在于，所述APC系统根据所述曝光补偿参数和所述第一光刻机和第二光刻机之间的曝光参数偏差值，并利用第二公式计算出所述第二光刻机对下一批次芯片进行光刻工艺的预设曝光参数；
所述第二公式为Txn+1＝Txn+(TxS2-TxS1)；
其中，Txn+1为所述第二光刻机对第下一批次芯片进行光刻工艺的预设曝光参数，Txn为所述第一光刻机对当前批次芯片进行光刻工艺的曝光补偿参数，TxS2-TxS1为所述第一光刻机和第二光刻机之间的曝光参数偏差值。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510729330.9A CN105223785B (zh) | 2015-10-30 | 2015-10-30 | 提高晶片产品套准精度的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510729330.9A CN105223785B (zh) | 2015-10-30 | 2015-10-30 | 提高晶片产品套准精度的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105223785A true CN105223785A (zh) | 2016-01-06 |
| CN105223785B CN105223785B (zh) | 2017-12-19 |
Family
ID=54992824
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510729330.9A Active CN105223785B (zh) | 2015-10-30 | 2015-10-30 | 提高晶片产品套准精度的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105223785B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109752926A (zh) * | 2017-11-01 | 2019-05-14 | 中芯国际集成电路制造(上海)有限公司 | 补偿透镜热效应的方法 |
| CN111580345A (zh) * | 2019-02-18 | 2020-08-25 | 长鑫存储技术有限公司 | 光刻回馈系统及方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1235109A1 (en) * | 2001-02-23 | 2002-08-28 | Infineon Technologies AG | Method for exposing at least one or at least two semiconductor wafers |
| CN101458456A (zh) * | 2007-12-13 | 2009-06-17 | 中芯国际集成电路制造(上海)有限公司 | 套刻精度的控制方法和装置 |
| CN101535898A (zh) * | 2006-08-31 | 2009-09-16 | 先进微装置公司 | 用于通过apc控制策略来减少曝光场内的覆盖误差的方法及系统 |
| US20090231569A1 (en) * | 2008-03-14 | 2009-09-17 | Canon Kabushiki Kaisha | Exposure method, exposure apparatus, and method of manufacturing device |
| CN103843124A (zh) * | 2011-09-01 | 2014-06-04 | 科磊股份有限公司 | 检测及校正疑难的先进过程控制参数的方法及系统 |
-
2015
- 2015-10-30 CN CN201510729330.9A patent/CN105223785B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1235109A1 (en) * | 2001-02-23 | 2002-08-28 | Infineon Technologies AG | Method for exposing at least one or at least two semiconductor wafers |
| CN101535898A (zh) * | 2006-08-31 | 2009-09-16 | 先进微装置公司 | 用于通过apc控制策略来减少曝光场内的覆盖误差的方法及系统 |
| CN101458456A (zh) * | 2007-12-13 | 2009-06-17 | 中芯国际集成电路制造(上海)有限公司 | 套刻精度的控制方法和装置 |
| US20090231569A1 (en) * | 2008-03-14 | 2009-09-17 | Canon Kabushiki Kaisha | Exposure method, exposure apparatus, and method of manufacturing device |
| CN103843124A (zh) * | 2011-09-01 | 2014-06-04 | 科磊股份有限公司 | 检测及校正疑难的先进过程控制参数的方法及系统 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109752926A (zh) * | 2017-11-01 | 2019-05-14 | 中芯国际集成电路制造(上海)有限公司 | 补偿透镜热效应的方法 |
| CN109752926B (zh) * | 2017-11-01 | 2020-12-18 | 中芯国际集成电路制造(上海)有限公司 | 补偿透镜热效应的方法 |
| CN111580345A (zh) * | 2019-02-18 | 2020-08-25 | 长鑫存储技术有限公司 | 光刻回馈系统及方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105223785B (zh) | 2017-12-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106325001B (zh) | 套刻精度补偿方法及装置 | |
| IL234539B (en) | Metrology method and apparatus, lithographic system and device manufacturing method | |
| CN103577624B (zh) | 优化可制造性设计（dfm）的方法 | |
| CN112202507B (zh) | Wifi产测校准方法和计算机可读存储介质 | |
| CN110750038B (zh) | 掩膜版和标准片及对准图形误差补偿方法 | |
| CN106154768B (zh) | 一种基于掩模板的集成电路基板二次曝光方法 | |
| CN105471455B (zh) | 一种宽温条件下信号接收通道频率响应的补偿方法 | |
| CN105223785A (zh) | 提高晶片产品套准精度的方法 | |
| CN103065943A (zh) | 深沟槽刻蚀工艺的关键尺寸补偿方法 | |
| CN102128647A (zh) | 一种检定仪的自校准方法 | |
| CN104570585A (zh) | 光学邻近修正方法 | |
| CN105226054B (zh) | 一种通用失配模型及其提取方法 | |
| CN100428058C (zh) | 光刻机投影物镜奇像差原位检测方法 | |
| JP5166916B2 (ja) | パターンの重ね合わせを行う装置およびデバイス製造方法 | |
| CN105813382B (zh) | 嵌入式线路板及其制备方法 | |
| CN108732869A (zh) | 一种调试关键尺寸均匀性的方法 | |
| CN105321799B (zh) | 用于光刻叠对制作工艺的非对称补偿方法 | |
| CN108776421A (zh) | 测试掩模版制造方法 | |
| US8564143B2 (en) | Overlay mark for multiple pre-layers and currently layer | |
| CN109117014A (zh) | 一种电容式压力感应面板的压力校正方法和系统 | |
| CN104952846A (zh) | 叠层标记 | |
| CN102749815A (zh) | 套刻精度的检测方法 | |
| US10002802B2 (en) | Method for reducing core-to-core mismatches in SOC applications | |
| CN101865749A (zh) | 开环硅基压力传感器厚膜电路 | |
| CN208334913U (zh) | 图形化工艺光刻套准校正设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address |
Address after: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province Patentee after: Wuhan Xinxin Integrated Circuit Co.,Ltd. Country or region after: China Address before: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province Patentee before: Wuhan Xinxin Semiconductor Manufacturing Co.,Ltd. Country or region before: China |