CN103824759A - 一种制备多层超细硅线条的方法 - Google Patents
一种制备多层超细硅线条的方法 Download PDFInfo
- Publication number
- CN103824759A CN103824759A CN201410098730.XA CN201410098730A CN103824759A CN 103824759 A CN103824759 A CN 103824759A CN 201410098730 A CN201410098730 A CN 201410098730A CN 103824759 A CN103824759 A CN 103824759A
- Authority
- CN
- China
- Prior art keywords
- fin
- silicon
- multilayer
- ultra
- masking layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 96
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 96
- 239000010703 silicon Substances 0.000 title claims abstract description 96
- 238000000034 method Methods 0.000 title claims abstract description 55
- 230000000873 masking effect Effects 0.000 claims abstract description 42
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 claims abstract description 20
- 238000005530 etching Methods 0.000 claims abstract description 11
- 238000001039 wet etching Methods 0.000 claims abstract description 9
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 6
- 239000000758 substrate Substances 0.000 claims description 32
- 238000005260 corrosion Methods 0.000 claims description 29
- 230000007797 corrosion Effects 0.000 claims description 27
- 239000013078 crystal Substances 0.000 claims description 22
- 238000000231 atomic layer deposition Methods 0.000 claims description 11
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 6
- 238000000407 epitaxy Methods 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims description 6
- 230000003647 oxidation Effects 0.000 claims description 5
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 5
- 238000005498 polishing Methods 0.000 claims description 5
- 238000000609 electron-beam lithography Methods 0.000 claims description 4
- 238000000671 immersion lithography Methods 0.000 claims description 4
- 238000009616 inductively coupled plasma Methods 0.000 claims description 4
- 239000007788 liquid Substances 0.000 claims description 4
- 238000001259 photo etching Methods 0.000 claims description 4
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 3
- 230000003628 erosive effect Effects 0.000 claims description 2
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 239000000126 substance Substances 0.000 claims description 2
- 238000001947 vapour-phase growth Methods 0.000 claims description 2
- 230000002708 enhancing effect Effects 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 6
- 230000008021 deposition Effects 0.000 abstract description 3
- 229910021645 metal ion Inorganic materials 0.000 abstract description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 2
- 239000002070 nanowire Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 230000005669 field effect Effects 0.000 description 4
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 3
- 229910052732 germanium Inorganic materials 0.000 description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 235000011114 ammonium hydroxide Nutrition 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 239000002648 laminated material Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- MEYZYGMYMLNUHJ-UHFFFAOYSA-N tunicamycin Natural products CC(C)CCCCCCCCCC=CC(=O)NC1C(O)C(O)C(CC(O)C2OC(C(O)C2O)N3C=CC(=O)NC3=O)OC1OC4OC(CO)C(O)C(O)C4NC(=O)C MEYZYGMYMLNUHJ-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02603—Nanowires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
- H01L29/0669—Nanowires or nanotubes
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nanotechnology (AREA)
- Power Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Materials Engineering (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
Abstract
一种制备多层超细硅线条的方法，包括：制备硅的腐蚀掩蔽层；外延形成Fin及其两端的源漏区；形成多层超细硅线条。本发明的优点如下：原子层淀积可准确定义超细线条的位置，可控性好；对硅的各向异性腐蚀是自停止的，工艺窗口大，腐蚀所得的纳米线截面形貌均匀、平整；采用先制备掩膜，后外延沟道的方法，形成多层侧壁腐蚀掩膜的工艺简单，不论掩蔽层层数多少，仅需一次外延窗口的刻蚀即可得到多层侧壁掩膜；结合氧化技术可以制备尺寸小于10nm的线条，满足小尺寸器件关键工艺的要求；采用TMAH溶液湿法腐蚀多晶硅，操作简便，安全；不会引入金属离子，适用于集成电路制造工艺中；完全和体硅平面晶体管工艺兼容，工艺成本代价小。
Description
技术领域
本发明属于超大规模集成电路制造技术领域，涉及一种制备集成电路中超细硅线条的方法，尤其涉及一种结合硅的选择性外延与硅的各向异性腐蚀技术来制备位置与形状可控的多层超细硅线条的方法。
背景技术
随着摩尔定律推进到22nm工艺节点，传统平面器件因其短沟效应和可靠性问题愈加突出，导致器件性能严重退化，不能满足摩尔定律的要求。以鱼鳍型场效应晶体管（FinFET）为代表的三维多栅器件（Multi-gate MOSFET,MuGFET），以其出众的抑制短沟效应能力，以及集成密度高，与传统CMOS工艺兼容等优点，在22nm节点成功实现量产。
在三维多栅器件中，多层围栅纳米线场效应管（Multi-Bridge-Channel Gate-all-aroundNanowire FET，MBC GAA NWFET）具有非常突出的栅控能力，超高集成密度和驱动电流等优势成为22nm以下节点的有力竞争者。
制造多层围栅纳米线场效应管的关键技术之一是制备位置、截面形状均匀可控的多层超细硅线条。
香港科技大学的Ricky M.Y.Ng小组结合电感耦合等离子(ICP)刻蚀中的Bosch工艺与牺牲氧化，形成上下排列的多层纳米线[M.Y.Ng Ricky,et al.,EDL,2009,30(5):520～522.]。但该方法形成纳米线的位置和截面形状因工艺涨落而不可控，进而造成器件性能涨落严重。
韩国三星电子公司Sung-Young Lee等人以SiGe为牺牲层在体硅衬底上成功制备了多层沟道场效应管[Sung-Young Lee,et al.,TED,2003,2(4):253-257.]。其核心技术为在体硅上外延得到Si-SiGe的超晶格结构，通过湿法腐蚀去掉SiGe牺牲层得到多层悬空沟道。但该超晶格结构中的各层膜厚受到晶格失配与应力释放等因素限制，且工艺相对复杂，生产周期相对漫长。
发明内容
本发明针对上述问题，提出了一种结合硅的选择性外延与硅的各向异性腐蚀技术来制备多层超细线条的方法。该方法制得的多层超细硅线条具有位置与截面形状均匀、可控的优点。
术语说明：根据叶良修《半导体物理》第一章中定义：（100）、（110）、（111）为晶面的密勒指数；<100>、<110>、<111>、<112>为晶向指数。
本发明的技术方案如下：
一种制备多层超细硅线条的方法，包括以下步骤：
A.制备硅的腐蚀掩蔽层，目的是在经步骤B3得到的鱼鳍状硅岛Fin侧壁形成多层腐蚀掩蔽层；
掩蔽层的层数与位置决定细线条的层数与位置；通过牺牲层厚度定义出细线条的层间距，为保证经步骤C1后形成的多层超细硅线条上下完全分离，牺牲层厚度（H）与Fin宽度（WFin）间需满足：对于（100）衬底，H>WFin*tan54.7°；对于（110）衬底，H>WFin*cot54.7°；对于（111）衬底，H>0；其中54.7°为硅的（100）晶面与（111）晶面的夹角；
具体实现步骤如下：
A1.在硅衬底上淀积牺牲层；
A2.在牺牲层上淀积腐蚀掩蔽层；
A3.交替重复步骤A1、A2，形成牺牲层-掩蔽层周期性堆叠结构；
B.通过外延工艺形成Fin及其两端的源漏区，目的是在硅衬底上通过外延工艺形成Fin结构及与Fin两端相连的源漏区；
为保证在步骤C1中对Fin侧壁的各向异性腐蚀能自停止在（111）晶面，从而形成多层悬空的截面为多边形的超细线条，衬底晶向、Fin的长度方向和侧壁晶向需满足：对于（100）衬底，Fin的长度方向及其侧壁晶向均沿<110>；对于（110）衬底，Fin的长度方向沿<110>，其侧壁晶向沿<100>；对于（111）衬底，Fin的长度方向沿<112>，其侧壁晶向沿<110>。
微米尺度的源漏区可保证经步骤C1形成的多层超细硅线条两端有足够的硅作为支撑；
Fin的高宽比的选择需满足最终形成的细线条的层数的要求；
具体实现步骤如下：
B1.通过光刻在步骤A3步形成的牺牲层-掩蔽层周期性堆叠结构上定义出Fin与源漏区的外延窗口；
B2.通过各向异性干法刻蚀工艺，将光刻定义的图形转移到牺牲层-掩蔽层的堆叠结构上，露出硅衬底；
B3.在B2刻蚀出的外延窗口内，通过外延工艺形成Fin结构及与Fin两端相连的源漏区，外延的硅膜厚度应大于牺牲层-掩蔽层的堆叠结构总厚度；
B4.通过化学机械抛光去除掩蔽层顶部的硅膜，露出掩蔽层；
B5.在外延形成的Fin结构及与Fin两端相连的源漏区的顶部淀积腐蚀掩蔽层；
B6.在牺牲层-掩蔽层周期性堆叠结构上光刻定义出硅的各向异性湿法腐蚀窗口；
B7.通过各向异性干法刻蚀工艺，将光刻定义的图形转移到牺牲层-掩蔽层的堆叠结构上，露出硅衬底；
B8.通过湿法腐蚀去除牺牲层；
C.形成多层超细硅线条，目的是从Fin的侧壁对其进行各向异性腐蚀，在侧壁掩蔽层的保护下，腐蚀最终自停止于（111）晶面，形成多层截面为多边形的超细硅线条，再通过牺牲氧化使其的截面面积减小，变为圆形，具体实现步骤如下：
C1.通过各向异性湿法腐蚀形成截面为多边形的多层超细硅线条；
C2.通过湿法腐蚀去除掩蔽层；
C3.通过牺牲氧化形成截面为圆形的多层超细硅线条；
C4.通过腐蚀去除包裹超细硅线条的牺牲氧化层。
进一步地，步骤A1与B2中所述硅衬底为体硅衬底或SOI衬底。
进一步地，步骤B1与B6中所述光刻为电子束光刻、193nm浸没式光刻或其他先进光学光刻。
进一步地，步骤A1、A2、A3、B5中所述淀积可选ALD（Atomic Layer Deposition，原子层淀积）、LPCVD（Low Pressure Chemical Vapor Deposition，低压化学气相淀积）、PECVD（Plasma Enhanced Chemical Vapor Deposition，等离子体增强化学气相淀积）、ICPECVD（Inductively Coupled Plasma Enhance Chemical Vapor Deposition，电感耦合等离子体增强化学气相淀积）或溅射等，优选ALD。
进一步地，牺牲层材料可选SiO2，采用BHF（缓冲氢氟酸）溶液进行SiO2牺牲层的释放，BHF溶液浓度为HF:NH4F=1:30～1:100，优选为1:40，腐蚀温度为常温；掩蔽层材料可选Si3N4；采用浓磷酸进行Si3N4掩蔽层的去除；腐蚀温度为170℃。
进一步地，牺牲层与掩蔽层的材料组合不限于SiO2与Si3N4，但二者需满足：牺牲层与掩蔽层的刻蚀速率为1:0.5～1:2；牺牲层与光刻胶的刻蚀速率比大于5:1；掩蔽层与光刻胶的刻蚀速率比大于5:1；牺牲层与硅的刻蚀速率比大于5:1；掩蔽层与硅的刻蚀速率比大于5:1。
进一步地，采用TMAH（Tetramethyl Ammonium Hydroxide，四甲基氢氧化铵）溶液进行所述硅的各向异性湿法腐蚀；TMAH溶液浓度为10～25wt%，优选25wt%；腐蚀温度为35～60℃，优选40℃。
进一步地，步骤C3所述超细硅线条的牺牲氧化为干法氧化；氧化温度为850～950℃，优选925℃。
本发明的优点和积极效果如下：
1)最终形成的多层超细硅线条的位置与截面形状均匀、可控；
2)原子层淀积可准确定义超细线条的位置，可控性好。
3)对硅的各向异性腐蚀是自停止的，工艺窗口大，腐蚀所得的纳米线截面形貌均匀、平整。
4)采用先制备掩膜，后外延沟道的方法，形成多层侧壁腐蚀掩膜的工艺简单，不论掩蔽层层数多少，仅需一次外延窗口的刻蚀即可得到多层侧壁掩膜。
5)结合氧化技术可以制备尺寸小于10nm的线条，满足小尺寸器件关键工艺的要求。
6)采用TMAH溶液湿法腐蚀多晶硅，操作简便，安全；并且不会引入金属离子，适用于集成电路制造工艺中。
7)完全和体硅平面晶体管工艺兼容，工艺成本代价小。
附图说明
图1-8是本发明提出的基于湿法腐蚀制备多层超细硅线条结构的工艺流程示意图。各图中，（a）为俯视图，（b）（c）分别为（a）中沿A-A’和B-B’的剖面图。
其中：
图1交替淀积牺牲层-腐蚀掩蔽层的堆叠结构；
图2刻蚀出Fin与源漏区的外延窗口；
图3外延形成Fin与源漏区，化学机械抛光去除多余硅膜；
图4化学机械抛光顶部腐蚀掩蔽层；
图5刻蚀出硅的各向异性腐蚀窗口；
图6释放牺牲层；
图7各向异性腐蚀形成截面为多边形的多层超细硅线条；
图8各向同性湿法腐蚀去除包裹硅线条的牺牲氧化层，最终得到截面为圆形的多层超细硅线条。
图9为图例。
具体实施方式
下面结合附图和具体实例对本发明进行详细说明。
实施例1：
根据下列步骤可以实现2层直径约5nm的纳米线结构：
1)在（100）体硅衬底上ALDSiO2作为牺牲层；
2)ALD
Si3N4作为腐蚀掩蔽层；
3)ALDSiO2作为牺牲层；
4)ALD
Si3N4作为腐蚀掩蔽层，如图1所示；
5)电子束光刻定义Fin与源漏区的外延窗口，其中Fin结构的宽度为20nm，长度为300nm，长度方向与侧壁晶向均沿<110>；
6)各向异性刻蚀牺牲层-掩蔽层的堆叠结构，将光刻定义的图形转移到堆叠结构上，露出硅衬底；
7)去除光刻胶，如图2所示；
8)选择性外延
硅；
9)化学机械抛光去除顶部多余的硅膜，露出顶部Si3N4掩蔽层，如图3所示；
10)ALD
Si3N4作为顶掩蔽层，如图4所示；
11)电子束光刻定义硅的腐蚀窗口；
12)各向异性干法刻蚀去除窗口内的SiO2-Si3N4叠层材料，露出底部的硅；
13)去除光刻胶，如图5所示；
14)用BHF溶液（HF:NH4F=1:40）去除SiO2牺牲层，如图6所示；
15)用溶液浓度为25wt%的TMAH在40℃下各向异性腐蚀硅，使上下的细线条完全分离，如图7所示；
16)用热（170℃）的浓磷酸去除Si3N4掩蔽层；
17)在925℃下进行干氧氧化，得到截面为圆形、直径为5nm的硅纳米线；
18)用BHF溶液（HF:NH4F=1:40）去除包裹在硅纳米线周围的氧化层，如图8所示；最终得到直径约5nm的2层纳米线结构。
实施例2：
制备3层直径约10nm的纳米线结构。
同实施例1，不同之处在于：
a)选用（110）SOI衬底；
b)第1）-4）步，牺牲层选用ICPECVD的
多晶锗，掩蔽层选用ICPECVD的
SiO2；
c)在第4）步后，执行4.1）：ICPECVD多晶锗作为牺牲层；4.2）：ICPECVD淀积
SiO2作为腐蚀掩蔽层；
d)第5）步，采用193nm浸没式光刻定义Fin与源漏区的外延窗口，其中Fin结构的宽度为30纳米，长度为300纳米，长度方向沿<110>晶向，侧壁沿<100>晶向；
e)第8）步选择性外延
硅；
f)第10）步采用ICPECVD的
SiO2作为顶掩蔽层；
g)第11）步采用采用193nm浸没式光刻定义硅的腐蚀窗口；
h)第14）步采用氨水与双氧水的混合液（NH4OH:H2O2:H2O=2:2:5）在室温下去除多晶锗牺牲层；
i)第16）步采用BHF溶液（HF:NH4F=1:40）去除SiO2腐蚀掩蔽层；
最终得到直径约10nm的3层纳米线结构。
本发明实施例并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (10)
1.一种制备多层超细硅线条的方法，其特征是，包括以下步骤：
A.制备硅的腐蚀掩蔽层，目的是在经步骤B3得到的鱼鳍状硅岛Fin侧壁形成多层腐蚀掩蔽层；具体实现步骤如下：
A1.在硅衬底上淀积牺牲层；
A2.在牺牲层上淀积腐蚀掩蔽层；
A3.交替重复步骤A1、A2，形成牺牲层-掩蔽层周期性堆叠结构；
B.通过外延工艺形成Fin及其两端的源漏区，目的是在硅衬底上通过外延工艺形成Fin结构及与Fin两端相连的源漏区；具体实现步骤如下：
B1.通过光刻在A3步形成的牺牲层-掩蔽层周期性堆叠结构上定义出Fin与源漏区的外延窗口；
B2.通过各向异性干法刻蚀工艺，将光刻定义的图形转移到牺牲层-掩蔽层的堆叠结构上，露出硅衬底；
B3.在B2刻蚀出的外延窗口内，通过外延工艺形成Fin结构及与Fin两端相连的源漏区，外延的硅膜厚度应大于牺牲层-掩蔽层的堆叠结构总厚度；
B4.通过化学机械抛光去除掩蔽层顶部的硅膜，露出掩蔽层；
B5.在外延形成的Fin结构及与Fin两端相连的源漏区的顶部淀积腐蚀掩蔽层；
B6.在牺牲层-掩蔽层周期性堆叠结构上光刻定义出硅的各向异性湿法腐蚀窗口；
B7.通过各向异性干法刻蚀工艺，将光刻定义的图形转移到牺牲层-掩蔽层的堆叠结构上，露出硅衬底；
B8.通过湿法腐蚀去除牺牲层；
C.形成多层超细硅线条，目的是从Fin的侧壁对其进行各向异性腐蚀，在侧壁掩蔽层的保护下，腐蚀最终自停止于（111）晶面，形成多层截面为多边形的超细硅线条，再通过牺牲氧化使其的截面面积减小，变为圆形；具体实现步骤如下：
C1.通过各向异性湿法腐蚀形成截面为多边形的多层超细硅线条；
C2.通过湿法腐蚀去除掩蔽层；
C3.通过牺牲氧化形成截面为圆形的多层超细硅线条；
C4.通过腐蚀去除包裹超细硅线条的牺牲氧化层。
2.如权利要求1所述的制备多层超细硅线条的方法，其特征是，步骤A中，掩蔽层的层数与位置决定细线条的层数与位置；通过牺牲层厚度定义出细线条的层间距，为保证经步骤C1后形成的多层超细硅线条上下完全分离，牺牲层厚度H与Fin宽度WFin间需满足：对于（100）衬底，H>WFin*tan54.7°；对于（110）衬底，H>WFin*cot54.7°；对于（111）衬底，H>0；其中54.7°为硅的（100）晶面与（111）晶面的夹角。
3.如权利要求1所述的制备多层超细硅线条的方法，其特征是，步骤B中，为保证在步骤C1中对Fin侧壁的各向异性腐蚀能自停止在（111）晶面，从而形成多层悬空的截面为多边形的超细线条，衬底晶向、Fin的长度方向和侧壁晶向需满足：对于（100）衬底，Fin的长度方向及其侧壁晶向均沿<110>；对于（110）衬底，Fin的长度方向沿<110>，其侧壁晶向沿<100>；对于（111）衬底，Fin的长度方向沿<112>，其侧壁晶向沿<110>；选择微米尺度的源漏区，用以保证经步骤C1形成的多层超细硅线条两端有足够的硅作为支撑；Fin的高宽比的选择需满足最终形成的细线条的层数的要求。
4.如权利要求1所述的制备多层超细硅线条的方法，其特征是，步骤A1与B2中所述硅衬底为体硅衬底或SOI衬底。
5.如权利要求1所述的制备多层超细硅线条的方法，其特征是，步骤B1与B6中所述光刻为电子束光刻或193nm浸没式光刻。
6.如权利要求1所述的制备多层超细硅线条的方法，其特征是，步骤A1、A2、A3、B5中所述淀积为原子层淀积ALD、低压化学气相淀积LPCVD、等离子体增强化学气相淀积PECVD、电感耦合等离子体增强化学气相淀积ICPECVD或溅射。
7.如权利要求1所述的制备多层超细硅线条的方法，其特征是，所述牺牲层材料为SiO2，采用BHF溶液进行SiO2牺牲层的释放，BHF溶液浓度为HF:NH4F=1:30～1:100，腐蚀温度为常温；掩蔽层材料为Si3N4，采用浓磷酸进行Si3N4掩蔽层的去除；腐蚀温度为170℃。
8.如权利要求1所述的制备多层超细硅线条的方法，其特征是，所述牺牲层与掩蔽层的材料组合需满足：牺牲层与掩蔽层的刻蚀速率为1:0.5～1:2；牺牲层与光刻胶的刻蚀速率比大于5:1；掩蔽层与光刻胶的刻蚀速率比大于5:1；牺牲层与硅的刻蚀速率比大于5:1；掩蔽层与硅的刻蚀速率比大于5:1。
9.如权利要求1所述的制备多层超细硅线条的方法，其特征是，采用四甲基氢氧化铵TMAH溶液进行所述硅的各向异性湿法腐蚀；TMAH溶液浓度为10～25wt%；腐蚀温度为35～60℃。
10.如权利要求1所述的制备多层超细硅线条的方法，其特征是，步骤C3所述超细硅线条的牺牲氧化为干法氧化；氧化温度为850～950℃。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410098730.XA CN103824759B (zh) | 2014-03-17 | 2014-03-17 | 一种制备多层超细硅线条的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410098730.XA CN103824759B (zh) | 2014-03-17 | 2014-03-17 | 一种制备多层超细硅线条的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103824759A true CN103824759A (zh) | 2014-05-28 |
| CN103824759B CN103824759B (zh) | 2016-07-06 |
Family
ID=50759755
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410098730.XA Active CN103824759B (zh) | 2014-03-17 | 2014-03-17 | 一种制备多层超细硅线条的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103824759B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104037159A (zh) * | 2014-06-19 | 2014-09-10 | 北京大学 | 一种半导体结构及其形成方法 |
| CN104091763A (zh) * | 2014-07-07 | 2014-10-08 | 电子科技大学 | 一种非均匀超结结构的制作方法 |
| CN107210259A (zh) * | 2014-12-26 | 2017-09-26 | 英特尔公司 | 使用牺牲子鳍状物在硅衬底上形成的高迁移率纳米线鳍状物沟道 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1474434A (zh) * | 2003-07-25 | 2004-02-11 | 中国科学院上海微系统与信息技术研究 | 一种硅纳米线的制作方法 |
| CN101140887A (zh) * | 2007-10-24 | 2008-03-12 | 北京大学 | 一种制作FinFET晶体管的方法 |
| CN102315170A (zh) * | 2011-05-26 | 2012-01-11 | 北京大学 | 一种基于湿法腐蚀制备硅纳米线场效应晶体管的方法 |
| CN102496563A (zh) * | 2011-12-16 | 2012-06-13 | 上海集成电路研发中心有限公司 | 一种单晶硅衬底上制备硅纳米线的方法 |
-
2014
- 2014-03-17 CN CN201410098730.XA patent/CN103824759B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1474434A (zh) * | 2003-07-25 | 2004-02-11 | 中国科学院上海微系统与信息技术研究 | 一种硅纳米线的制作方法 |
| CN101140887A (zh) * | 2007-10-24 | 2008-03-12 | 北京大学 | 一种制作FinFET晶体管的方法 |
| CN102315170A (zh) * | 2011-05-26 | 2012-01-11 | 北京大学 | 一种基于湿法腐蚀制备硅纳米线场效应晶体管的方法 |
| CN102496563A (zh) * | 2011-12-16 | 2012-06-13 | 上海集成电路研发中心有限公司 | 一种单晶硅衬底上制备硅纳米线的方法 |
Non-Patent Citations (2)
| Title |
|---|
| YUJIE AI,ET AL: "Top-down fabrication of shape controllable Si nanowires based on conventional CMOS process", 《PHYSICA E》, vol. 43, no. 1, 1 July 2010 (2010-07-01) * |
| 蒲双双: "纳米线围栅MOS器件关键工艺研究", 《长春理工大学硕士学位论文》, 1 March 2011 (2011-03-01) * |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104037159A (zh) * | 2014-06-19 | 2014-09-10 | 北京大学 | 一种半导体结构及其形成方法 |
| WO2015192691A1 (zh) * | 2014-06-19 | 2015-12-23 | 北京大学 | 一种半导体结构及其形成方法 |
| US20160225851A1 (en) * | 2014-06-19 | 2016-08-04 | Peking University | Semiconductor structure and method for forming the same |
| CN104091763A (zh) * | 2014-07-07 | 2014-10-08 | 电子科技大学 | 一种非均匀超结结构的制作方法 |
| CN104091763B (zh) * | 2014-07-07 | 2017-02-15 | 电子科技大学 | 一种非均匀超结结构的制作方法 |
| CN107210259A (zh) * | 2014-12-26 | 2017-09-26 | 英特尔公司 | 使用牺牲子鳍状物在硅衬底上形成的高迁移率纳米线鳍状物沟道 |
| CN107210259B (zh) * | 2014-12-26 | 2020-10-27 | 英特尔公司 | 使用牺牲子鳍状物在硅衬底上形成的高迁移率纳米线鳍状物沟道 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103824759B (zh) | 2016-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104037159B (zh) | 一种半导体结构及其形成方法 | |
| US8551833B2 (en) | Double gate planar field effect transistors | |
| US9165770B2 (en) | Methods for fabricating integrated circuits using improved masks | |
| US9105478B2 (en) | Devices and methods of forming fins at tight fin pitches | |
| TWI598994B (zh) | 奈米線結構之形成方法 | |
| TWI501043B (zh) | 在基板上形成圖案的方法 | |
| KR101945609B1 (ko) | 퇴적 및 에칭 공정들을 이용한 융기되고 리세싱된 피처들을 위한 선택적 막 형성을 위한 기판 처리 방법 | |
| US20180090579A1 (en) | Uniform vertical field effect transistor spacers | |
| US20050142766A1 (en) | Method of fabricating an ultra-narrow channel semiconductor device | |
| US20150325482A1 (en) | Integrated circuits having improved gate structures and methods for fabricating same | |
| US20140034905A1 (en) | Epitaxially Thickened Doped or Undoped Core Nanowire FET Structure and Method for Increasing Effective Device Width | |
| US20170054027A1 (en) | Wimpy finfet devices and methods for fabricating the same | |
| JP2008543103A (ja) | ゲート電極に覆われたゲルマニウムベースのチャネルを有するトランジスタ及びその製造方法 | |
| WO2008005612A1 (en) | Method for forming a semiconductor device and structure thereof | |
| US20170330934A1 (en) | Devices and methods of forming self-aligned, uniform nano sheet spacers | |
| US20150064891A1 (en) | Stacked nanowire | |
| US9865508B2 (en) | Method and structure to fabricate closely packed hybrid nanowires at scaled pitch | |
| EP3155643B1 (en) | Vertical channel transistors fabrication process by selective subtraction of a regular grid | |
| CN103824759B (zh) | 一种制备多层超细硅线条的方法 | |
| US20200070151A1 (en) | Method to create multilayer microfluidic chips using spin-on carbon as gap fill and spin-on glass tone inversion | |
| CN105590845A (zh) | 堆叠围栅纳米线制造方法 | |
| US8969205B2 (en) | Double patterning via triangular shaped sidewall spacers | |
| CN105590856B (zh) | 一种纳米线器件的制作方法 | |
| US9620589B2 (en) | Integrated circuits and methods of fabrication thereof | |
| US9425060B2 (en) | Method for fabricating multiple layers of ultra narrow silicon wires |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |