CN1474434A - 一种硅纳米线的制作方法 - Google Patents

一种硅纳米线的制作方法 Download PDF

Info

Publication number
CN1474434A
CN1474434A CNA031418481A CN03141848A CN1474434A CN 1474434 A CN1474434 A CN 1474434A CN A031418481 A CNA031418481 A CN A031418481A CN 03141848 A CN03141848 A CN 03141848A CN 1474434 A CN1474434 A CN 1474434A
Authority
CN
China
Prior art keywords
silicon
layer
nanowires
thickness
insulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA031418481A
Other languages
English (en)
Other versions
CN1215530C (zh
Inventor
王跃林
李欣昕
刘文平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN 03141848 priority Critical patent/CN1215530C/zh
Publication of CN1474434A publication Critical patent/CN1474434A/zh
Application granted granted Critical
Publication of CN1215530C publication Critical patent/CN1215530C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00Nanotechnology for materials or surface science, e.g. nanocomposites
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669Nanowires or nanotubes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669Nanowires or nanotubes
    • H01L29/0673Nanowires or nanotubes oriented parallel to a substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Composite Materials (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Silicon Compounds (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明涉及一种硅纳米线的制作方法,其特征在于利用硅的各向异性腐蚀在介质层上硅材料上加工或硅纳米线方法。所得纳米线的截面为等腰三角形,三角形底上的高等于介质层上的硅材料厚度,控制硅材料厚度,就可得到截面尺度为10-50nm的硅纳米线;且可通过氧化进一步减细以及还可对材料进行掺杂,以制作不同导电类型的纳米线。使用本发明制作的纳米硅线,可用于研究低维半导体性质,还可以做成传感器件,电子器件,甚至发光器件等。且可批量生产,所以应用前景广阔。

Description

一种硅纳米线的制作方法
技术领域
本发明涉及一种纳米尺度的单晶硅线的制作方法,具体地说,是一种利用硅的各向异性腐蚀在介质层上的硅材料上加工硅线纳米的方法。属于纳米技术领域。
背景技术
在高度集成化浪潮的推动下,现代技术对纳米尺度功能器件的需求将越来越迫切。纳米线、纳米管等一维材料做为纳米器件中必不可少的功能组件,..在纳米研究领域中的地位显得越发重要。
此外,近十几年来,凝聚态物理领域中,人们对低维,小尺度材料的研究表现出浓厚的兴趣。纳米结构是当今科学技术发展前沿中,极具挑战性的研究领域。尤其是近年来,纳米尺度的硅线越来越受到人们的重视。一方面,因为它潜在的应用前景,比如:器件小型化,提高集成度,以及用于制作一些特殊器件等;另一方面,由于硅材料在微小尺度下表现出来的特殊的物理性质比如表面效应,力学效应,发光特性以及量子尺度效应等,越来越受到科学界的重视。
因此,制造出尺度可控,并且规范统一的纳米硅线,成为人们努力追求的目标。由于要利用它制作纳米电子器件,所以它的纯度,以及可操作性也成为衡量纳米线质量的关键因素。
目前制作硅纳米线的方法主要有两类:一类是化学气相淀积、物理气相淀积,激光烧蚀法以及固液固方法等生长的方法,在催化剂的辅助下,在大面积的衬底上随机地生长纳米线,如图1、图2所示(M.K.Sunkara,S.Sharma,R.Miranda,G.Lian and E.C.Dickey,Bulksynthesis of silicon  nanowires using a low-temperaturevapor-liquid-solid method,Applied Physics letters,Vol.79,Num10,3 September 2001.;冯孙齐,俞大鹏,张洪洲,白志刚,丁彧,杭青岭,邹英华,王晶晶,一维硅纳米线的生长机制及其量子限制效应的研究,中国科学A辑,第29卷,第10期,1999.10)。按此制成的纳米线再利用各种方法将其搭在电极上,制作各种纳米器件。其缺点是难于操作和定位,给大规模集成带来困难,此外纯度以及尺度的均匀性都无法得到很好的保证。另一类方法是使用电子束或者聚焦离子束直写,制作出来的纳米线如图3所示(Toshiyuki Toriyama,Daisuke Funai and Susumu Sugiyama,Piezoresistancemeasurement on single crystal silicon nanowires,JOURNAL OFAPPLIED PHYSICS VOLUME 93,NUMBER 11 JANUARY 2003)。这类方法的缺点是制作成本昂贵,也不利于批量生产。
发明内容
本发明的目的在于利用硅自停止腐蚀工艺,提供一种定位精确,工艺简单,便于集成的硅纳米线的制作方法。
本发明的目的是通过以下方法达到的:
(1)选择特定晶向的介质层上的单晶硅材料,如绝缘体上的硅(SOI),蓝宝石上的硅(SOS)等。
(2)选择性地在上面形成保护模L1。(图4中标号4)
(3)利用各向异性腐蚀去掉未被保护的薄层硅。暴露出在各向异性腐蚀中腐蚀速率较慢的面,如图4(a)。
(4)形成另一层保护层L2,将腐蚀后的硅表面保护起来,如图4(b)。
(5)在距离腐蚀界面(横向)不远(大于光刻套刻可以允许的最小距离)的地方开腐蚀孔,选择性掏掉下面的L1,并利用各向异性腐蚀去掉薄层硅,留下介质层上的硅纳米线,如图4(c)。这种方法制作的纳米线,其截面为等腰三角形。三角形底上的高等于介质层上的硅材料的厚度。控制硅材料的厚度,就可以得到截面尺度为10-50nm的硅线。
在此基础上,对纳米线进行氧化减细,即氧化掉纳米线外层的硅,再使用稀释的氢氟酸去除氧化层,即可得到更细的纳米线。
根据需要,可以去掉薄层硅下的介质,形成悬空的纳米线,或者在上述步骤(2)之前,选择性地对材料进行掺杂,以制作不同导电类型的纳米线。掺杂的方式包括扩散或离子注入等,掺杂的类型包括硼和磷等。
与现有的方法比较,此方法具有以下特点:
(1)利用硅的自停止腐蚀,可控性好。
(2)表面光洁。
(3)工艺很简单。
(4)加工成本低,可批量生产。
(5)使用的各向异性腐蚀液为常用的氢氧化钾、四甲基氢氧化铵等溶液。
使用这种方法制作的纳米硅线,可以用于研究低维半导体性质,还可以做成传感器件,电子器件,甚至发光器件等。且可批量生产。所以应用前景广阔。
附图说明
图1:使用低温汽-液-固方法生长的硅纳米线示例
图2;用热蒸发沉积法制备的硅纳米线示例
图3:使用电子束直写制作的硅纳米线结构
3-1为纳米线的扫描电(SEM)图像
3-2为四端子纳米线原子力显微镜(AEM)图像
图4:本发明中纳米线的制作方法示意图
图5:在绝缘体上的硅材料上制作的悬空的纳米线示意图(实施例1)
图6:掺杂的硅纳米线示意图(实施例2)
图中  1:衬底
      2:介质层
      3:介质层上的硅
      4:掩模层L1
      5:保护层L2
      6:硅纳米线
      7:扩硼的硅
具体实施方式
下面通过实施例来说明本发明的实质性特点和显著的进步,然而本发明决不仅限于实施例。实施例1:利用(100)晶向的绝缘体上的硅(SOI)衬底制作纳米硅梁
选择(100)晶向的SOI衬底,按照前面提过的加工方法,制作二氧化硅衬底上的纳米硅线。然后使用热磷酸去除氮化硅,再利用稀释的氢氟酸掏空下面的氧化层,就成为空气中的纳米硅梁。具体制作工艺如下(图5):
(1)选取(100)晶向的SOI材料,绝缘体上的硅的厚度为100nm,清洗后氧化形成掩模层L1,氧化层的厚度约为50nm;
(2)刻氧化层;
(3)氢氧化钾溶液腐蚀绝缘体上的硅层,(111)面由于腐蚀速率极低而出现自停止(如图5(a));
(4)清洗后生长一层Si3N4(其作用为保护层L2),如图5(b);
(5)涂胶光刻,然后等离子体去除氮化硅(开出一个二氧化硅的窗口);
(6)用稀释的氢氟酸腐蚀二氧化硅。直到确定需要制作硅线的位置顶部已经没有二氧化硅;
(7)使用氢氧化钾溶液腐蚀绝缘体上的硅层,由于各向异性的腐蚀速率,(111)面出现自停止。与先前的(111)面夹成横截面为等腰三角形的三棱柱,如图5(c)。等腰三角形的底上的高为50nm或小于50nm。选择不同厚度的SOI材料,或者在第1步改变氧化的时间和温度,就可以得到不同尺度的纳米硅线;
(8)热磷酸去除氮化硅;
(9)稀释的氢氟酸掏空纳米硅线底部的二氧化硅,如图5(d)。
实施例2:制作纳米硅线上的PN结
选择N型衬底,在制作纳米线之前预先对特定的区域进行硼扩散。
使将来要制作的纳米线,有一半成为P型。然后再按照前面所述的工艺过程制作纳米硅线,如图6。具体步骤如下:
(1)选择(100)晶向的SOI衬底,绝缘体上的硅的厚度为150nm,清洗后氧化,氧化层的厚度约为50nm。
(2)光刻氧化层。开出硼扩散的窗口。
(3)进行硼扩散。
(4)硼的再分布。
(5)二次光刻。打开要腐蚀的硅的窗口。
(6)氢氧化钾溶液腐蚀绝缘体上的硅层,(111)面由于腐蚀速率极低而出现自停止。
(7)清洗后生长一层Si3N4
(8)涂胶光刻,然后等离子体去除氮化硅(开出一个二氧化硅的窗口)。
(9)用稀释的氢氟酸腐蚀二氧化硅。直到确定需要制作硅线的位置顶部已经没有二氧化硅。
(10)使用氢氧化钾溶液腐蚀绝缘体上的硅层,由于各向异性的腐蚀速率,(111)面出现自停止。与先前的(111)面夹成横截面为等腰三角形的三棱柱。等腰三角形的底上的高为50nm或小于50nm。选择不同厚度的SOI材料,或者在第1步改变氧化的时间和温度,就可以得到不同尺度的纳米硅线。
(11)热磷酸去除氮化硅。
(12)用稀释的氢氟酸腐蚀掉纳米硅线底部的二氧化硅。

Claims (8)

1.一种硅纳米线的制作方法,其特征在于利用硅自停止腐蚀工艺,在介质层上的硅材料上加工硅纳米线的方法。
2.按权利要求1所述的硅纳米线的制作方法,其特征在于具体制作工艺
(1)选择(100)晶向的介质层上单晶硅材料;
(2)在(1)所述的单晶材料上面形成掩膜层;
(3)利用各向异性腐蚀方法去掉未被保护的薄层硅;暴露出在各向异性腐蚀中腐蚀速率较慢的面;
(4)形成保护层,保护腐蚀后的硅表面孔;
(5)在掩膜层上开腐蚀孔,选择性地掏空下面的掩膜层,并利用各向异性腐蚀方法去掉薄层硅,留下介质层上硅纳米线。
3.按权利要求1或2所述的硅纳米线的制作方法,其特征在于所制作的硅纳米线截面为等腰三角形,三角形底上的高等于介质层上的硅材料厚度;控制硅材料厚度就可得到截面尺度为10-50nm的硅纳米线。
4.按权利要求2所述的硅纳米线的制作方法,其特征在于对纳米线进行氧化减细,即氧化掉纳米线外层的硅,再用稀释的氢氟酸去除氧化层,可得到更细的纳米线。
5.按权利要求2所述的硅纳米线的制作方法,其特征在于在步骤(2)之前,选择性对材料进行掺杂,以制作不同导电类型的纳米线;掺杂方式包括扩散或离子注入;掺杂的类型为硼或磷。
6.按权利要求2所述的硅纳米线的制作方法,其特征在于所述的(100)晶向的介质层上的硅或为绝缘体上的硅,或为蓝宝石上硅。
7.按权利要求2所述的硅纳米线的制作方法,其特征在于具体制作工艺:
(1)选取(100)晶向的SOI材料,绝缘体上的硅的厚度为100nm,清洗后氧化形成掩模层L1,氧化层的厚度约为50nm;
(2)刻氧化层;
(3)氢氧化钾溶液腐蚀绝缘体上的硅层,(111)面由于腐蚀速率极低而出现自停止;
(4)清洗后生长一层Si3N4
(5)涂胶光刻,然后等离子体去除氮化硅,开出一个二氧化硅的窗口;
(6)用稀释的氢氟酸腐蚀二氧化硅。直到确定需要制作硅线的位置顶部已经没有二氧化硅;
(7)使用氢氧化钾溶液腐蚀绝缘体上的硅层,由于各向异性的腐蚀速率,(111)面出现自停止;与先前的(111)面夹成横截面为等腰三角形的三棱柱,等腰三角形的底上的高为50nm或小于50nm;选择不同厚度的SOI材料,或者在第1步改变氧化的时间和温度,就可以得到不同尺度的纳米硅线;
(8)热磷酸去除氮化硅;
(9)稀释的氢氟酸掏空纳米硅线底部的二氧化硅。
8.按权利要求2所述的硅纳米线的制作方法,其特征在于异体制作工艺:
(1)选择(100)晶向的SOI衬底,绝缘体上的硅的厚度为150nm,清洗后氧化,氧化层的厚度约为50nm;
(2)光刻氧化层,开出硼扩散的窗口;
(3)进行硼扩散;
(4)硼的再分布;
(5)二次光刻,打开要腐蚀的硅的窗口;
(6)氢氧化钾溶液腐蚀绝缘体上的硅层,(111)面由于腐蚀速率极低而出现自停止;
(7)清洗后生长一层Si3N4
(8)涂胶光刻,然后等离子体去除氮化硅,开出一个二氧化硅的窗口;
(9)用稀释的氢氟酸腐蚀二氧化硅,直到确定需要制作硅线的位置顶部已经没有二氧化硅;
(10)使用氢氧化钾溶液腐蚀绝缘体上的硅层,由于各向异性的腐蚀速率,(111)面出现自停止,与先前的(111)面夹成横截面为等腰三角形的三棱柱,等腰三角形的底上的高为50nm或小于50nm,选择不同厚度的SOI材料,或者在第1步改变氧化的时间和温度,就可以得到不同尺度的纳米硅线;
(11)热磷酸去除氮化硅;
(12)用稀释的氢氟酸腐蚀掉纳米硅线底部的二氧化硅。
CN 03141848 2003-07-25 2003-07-25 一种硅纳米线的制作方法 Expired - Lifetime CN1215530C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 03141848 CN1215530C (zh) 2003-07-25 2003-07-25 一种硅纳米线的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 03141848 CN1215530C (zh) 2003-07-25 2003-07-25 一种硅纳米线的制作方法

Publications (2)

Publication Number Publication Date
CN1474434A true CN1474434A (zh) 2004-02-11
CN1215530C CN1215530C (zh) 2005-08-17

Family

ID=34155486

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 03141848 Expired - Lifetime CN1215530C (zh) 2003-07-25 2003-07-25 一种硅纳米线的制作方法

Country Status (1)

Country Link
CN (1) CN1215530C (zh)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005108288A1 (fr) * 2004-05-11 2005-11-17 Hunan University Procede de preparation par voie hydrothermique d'un nanotube de silicium autoassemble
CN1326214C (zh) * 2004-02-20 2007-07-11 中国科学院上海微系统与信息技术研究所 基于半导体材料的纳米线制作方法
CN1332881C (zh) * 2005-06-23 2007-08-22 复旦大学 一种单晶氧化硅纳米线的合成方法
CN100375235C (zh) * 2005-01-18 2008-03-12 中国科学院半导体研究所 大面积制备二氧化硅或者硅纳米线的控制生长方法
CN100463111C (zh) * 2006-01-14 2009-02-18 清华大学 硅线的制备方法
CN100514185C (zh) * 2006-04-18 2009-07-15 清华大学 一种制作聚合物自支撑纳微米线的方法
CN100526208C (zh) * 2005-12-30 2009-08-12 中国科学院上海微系统与信息技术研究所 在绝缘体上硅的硅片上纳米宽度谐振结构及其制作方法
CN102086024A (zh) * 2010-12-31 2011-06-08 上海集成电路研发中心有限公司 硅纳米线的制备方法
CN102157371A (zh) * 2011-03-23 2011-08-17 北京大学 一种制作单晶硅纳米结构的方法
CN102427023A (zh) * 2011-12-06 2012-04-25 上海集成电路研发中心有限公司 一种硅纳米线的制备方法
CN103021806A (zh) * 2012-09-18 2013-04-03 上海集成电路研发中心有限公司 一种单晶硅衬底上制备硅纳米线的方法
CN101733086B (zh) * 2009-12-03 2013-04-10 苏州大学 一种纳米硅基材料的制备和应用
CN103048335A (zh) * 2012-12-25 2013-04-17 开化县质量技术监督检测所 一种判别晶向为<111>抛光衬底片定位面有效性的方法
CN103824759A (zh) * 2014-03-17 2014-05-28 北京大学 一种制备多层超细硅线条的方法
CN103928342A (zh) * 2014-04-23 2014-07-16 中国科学院上海微系统与信息技术研究所 一种硅纳米线隧穿场效应晶体管及其制作方法
CN114286929A (zh) * 2020-02-27 2022-04-05 Tdk电子股份有限公司 传感器和制造传感器的方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101397121B (zh) * 2008-07-15 2011-01-12 北方工业大学 硅纳米线压力传感器及悬臂梁及制作方法及其测量压力的方法

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1326214C (zh) * 2004-02-20 2007-07-11 中国科学院上海微系统与信息技术研究所 基于半导体材料的纳米线制作方法
US7544626B2 (en) 2004-05-11 2009-06-09 Hunan University Preparation of self-assembled silicon nanotubes by hydrothermal method
WO2005108288A1 (fr) * 2004-05-11 2005-11-17 Hunan University Procede de preparation par voie hydrothermique d'un nanotube de silicium autoassemble
CN100375235C (zh) * 2005-01-18 2008-03-12 中国科学院半导体研究所 大面积制备二氧化硅或者硅纳米线的控制生长方法
CN1332881C (zh) * 2005-06-23 2007-08-22 复旦大学 一种单晶氧化硅纳米线的合成方法
CN100526208C (zh) * 2005-12-30 2009-08-12 中国科学院上海微系统与信息技术研究所 在绝缘体上硅的硅片上纳米宽度谐振结构及其制作方法
CN100463111C (zh) * 2006-01-14 2009-02-18 清华大学 硅线的制备方法
CN100514185C (zh) * 2006-04-18 2009-07-15 清华大学 一种制作聚合物自支撑纳微米线的方法
CN101733086B (zh) * 2009-12-03 2013-04-10 苏州大学 一种纳米硅基材料的制备和应用
CN102086024B (zh) * 2010-12-31 2014-05-21 上海集成电路研发中心有限公司 硅纳米线的制备方法
CN102086024A (zh) * 2010-12-31 2011-06-08 上海集成电路研发中心有限公司 硅纳米线的制备方法
CN102157371B (zh) * 2011-03-23 2012-08-22 北京大学 一种制作单晶硅纳米结构的方法
CN102157371A (zh) * 2011-03-23 2011-08-17 北京大学 一种制作单晶硅纳米结构的方法
CN102427023A (zh) * 2011-12-06 2012-04-25 上海集成电路研发中心有限公司 一种硅纳米线的制备方法
CN102427023B (zh) * 2011-12-06 2016-03-02 上海集成电路研发中心有限公司 一种硅纳米线的制备方法
CN103021806A (zh) * 2012-09-18 2013-04-03 上海集成电路研发中心有限公司 一种单晶硅衬底上制备硅纳米线的方法
CN103048335A (zh) * 2012-12-25 2013-04-17 开化县质量技术监督检测所 一种判别晶向为<111>抛光衬底片定位面有效性的方法
CN103824759A (zh) * 2014-03-17 2014-05-28 北京大学 一种制备多层超细硅线条的方法
CN103824759B (zh) * 2014-03-17 2016-07-06 北京大学 一种制备多层超细硅线条的方法
CN103928342A (zh) * 2014-04-23 2014-07-16 中国科学院上海微系统与信息技术研究所 一种硅纳米线隧穿场效应晶体管及其制作方法
CN103928342B (zh) * 2014-04-23 2017-11-21 中国科学院上海微系统与信息技术研究所 一种硅纳米线隧穿场效应晶体管及其制作方法
CN114286929A (zh) * 2020-02-27 2022-04-05 Tdk电子股份有限公司 传感器和制造传感器的方法

Also Published As

Publication number Publication date
CN1215530C (zh) 2005-08-17

Similar Documents

Publication Publication Date Title
CN1215530C (zh) 一种硅纳米线的制作方法
KR101411726B1 (ko) 반도체 적층체, 반도체 디바이스, 및 그들의 제조 방법
US7696105B2 (en) Method for producing catalyst-free single crystal silicon nanowires, nanowires produced by the method and nanodevice comprising the nanowires
US8683611B2 (en) High resolution AFM tips containing an aluminum-doped semiconductor nanowire
CN101310047A (zh) 表面上具有针状突起排列结构的金刚石的生产方法、金刚石材料、电极与电子器件
CN1930079A (zh) 伸长的纳米结构及其相关装置
TW200807547A (en) Method for manufacturing semiconductor substrate, semiconductor substrate for solar cell and etching solution
EP2175053A2 (en) Branched nanowire and method for fabrication of the same
Teng et al. Precise regulation of tilt angle of Si nanostructures via metal-assisted chemical etching
CN110190139A (zh) 一种无机钙钛矿薄膜的制备方法及其应用
Park et al. Fabrication of nanowires with high aspect ratios utilized by dry etching with SF6: C4F8 and self-limiting thermal oxidation on Si substrate
US9768331B2 (en) Screen printing electrical contacts to nanowire areas
CN105210196B (zh) 使用n型掺杂硅纳米粒子制造太阳能电池的发射极区域
CN1209821C (zh) 复合量子点器件及制备方法
Liang et al. Use of SiO2 nanoparticles as etch mask to generate Si nanorods by reactive ion etch
CN1326214C (zh) 基于半导体材料的纳米线制作方法
CN102502605A (zh) 一种退化石墨烯氧化物的电诱导还原方法
CN1772947A (zh) 一种金刚石锥尖及其制作方法
CN1889274A (zh) 一种硅纳米线同质pn结二极管及其制备方法
KR20150024397A (ko) 고밀도 정렬된 실리콘 나노와이어
CN100367467C (zh) 常温下构筑高密度均匀分布硅纳米点、纳米线的方法
CN109545682A (zh) 基于硅衬底的硅锗合金微盘的制备方法
Stoica et al. Ge dots embedded in SiO2 obtained by oxidation of Si/Ge/Si nanostructures
Xu et al. Properties of light-emitting porous silicon formed by stain etching in HF∕ KIO3 solution under light illumination
CN1160797C (zh) 点接触平面栅型单电子晶体管及其制备方法(二)

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20050817