CN103824580B - 逻辑设备、包括逻辑设备的数字滤波器和该设备控制方法 - Google Patents

逻辑设备、包括逻辑设备的数字滤波器和该设备控制方法 Download PDF

Info

Publication number
CN103824580B
CN103824580B CN201310391990.1A CN201310391990A CN103824580B CN 103824580 B CN103824580 B CN 103824580B CN 201310391990 A CN201310391990 A CN 201310391990A CN 103824580 B CN103824580 B CN 103824580B
Authority
CN
China
Prior art keywords
volatile memory
memory device
configuration
data
block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310391990.1A
Other languages
English (en)
Other versions
CN103824580A (zh
Inventor
金镐正
郑佑仁
崔贤植
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN103824580A publication Critical patent/CN103824580A/zh
Application granted granted Critical
Publication of CN103824580B publication Critical patent/CN103824580B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G11C14/0054—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell
    • G11C14/009—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell and the nonvolatile element is a resistive RAM element, i.e. programmable resistors, e.g. formed of phase change or chalcogenide material
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17748—Structural details of configuration resources
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17748—Structural details of configuration resources
    • H03K19/17758—Structural details of configuration resources for speeding up configuration or reconfiguration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17748—Structural details of configuration resources
    • H03K19/17772—Structural details of configuration resources for powering on or off
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/17—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Logic Circuits (AREA)

Abstract

提供一种逻辑设备，包括：功能块，可配置为执行相应于多个操作模式的操作；配置块，用于配置该功能块以使得由该功能块执行相应于所述多个操作模式的任何一个的操作；以及控制器，用于控制该配置块以使得功能块执行相应于所述多个操作模式的任何一个的操作。

Description

逻辑设备、包括逻辑设备的数字滤波器和该设备控制方法
对相关申请的交叉引用
本申请请求2012年11月19日提交到韩国知识产权局的韩国专利申请第10-2012-0131110号的权益，其全部内容通过引用合并于此。
技术领域
本公开涉及逻辑设备、包括该逻辑设备的数字滤波器、以及控制该逻辑设备的方法。
背景技术
可以由用户任意设计的逻辑设备的使用已经增加。因而，用户可以控制包括在逻辑设备中的信号线之间的连接以配置或重新配置逻辑设备，由此实现期望的功能。
此外，可以根据用户的期望初始地配置或稍后重新配置逻辑设备以执行多个功能。例如，可以以可编程逻辑器件(PLD)的形式实现逻辑设备。
发明内容
提供可以有效地配置的逻辑设备。
提供包括逻辑设备的数字滤波器。
提供控制逻辑设备的方法。
提供其上记录了用于执行所述方法的程序的非临时计算机可读记录介质。
附加方面将在下面的描述中被部分地阐明，以及从该描述中将部分地明显，或者可以通过给出的实施例的实践而学习到。
根据本发明构思的一个方面，一种逻辑设备包括：功能块，可配置为执行相应于多个操作模式的操作；配置块，包括用于存储用来配置功能块的可配置数据的至少一个非易失性存储设备（nonvolatile storage device），以使得由该功能块执行相应于所述多个操作模式的任何一个的操作；以及控制器，用于控制配置块以使得功能块执行相应于所述多个操作模式的任何一个的操作。
根据本发明构思的另一方面，一种数字滤波器包括逻辑设备，其中可配置该逻辑设备以根据滤波功能执行相应于多个操作模式的操作。
根据本发明构思的另一方面，一种用于执行编码操作的视频编解码器包括：帧内预测器，通过使用数字滤波器执行预测操作，可配置该数字滤波器以根据预定的帧内预测模式执行基于相应于多个算术运算的多个操作模式的操作，其中可配置该数字滤波器以通过使用多个逻辑设备执行相应于所述多个操作模式的操作，其中所述逻辑设备的每一个包括：功能块，其可配置为执行相应于所述多个操作模式的操作；配置块，包括用于存储用来配置功能块的可配置数据的至少一个非易失性存储设备，以使得由功能块执行相应于所述多个操作模式的任何一个的操作；以及控制器，用于控制配置块以使得功能块执行相应于所述多个操作模式的任何一个的操作。
根据本发明构思的另一方面，一种控制可配置为执行相应于多个操作模式的操作的逻辑设备的方法包括：配置该逻辑设备以根据多个操作模式当中的第一操作模式执行第一操作；以及当逻辑设备执行第一操作的时候，通过使用从逻辑设备中的非易失性存储器（nonvolatile memory）加载的可配置数据重新配置该逻辑设备，以根据所述多个操作模式当中的第二操作模式执行第二操作。
根据本发明构思的另一方面，提供一种其上记录了用于执行该方法的程序的非临时计算机可读记录介质。
如上所述，可以有效地配置或重新配置逻辑设备以经由非易失性存储器器件执行预定操作。
附图说明
通过下面结合附图对该实施例的描述，这些和/或其它方面将变得明显且更易理解，其中：
图1是根据发明构思的实施例的逻辑设备的框图；
图2是示出根据本发明构思实施例的、包括图1的逻辑设备的系统的框图；
图3是根据发明构思的另一实施例的逻辑设备的框图；
图4A和图4B是电路图，每个示出根据本发明构思实施例的、作为图1的配置块的示例的锁存器；
图5A和图5B是示出根据本发明构思实施例的图4A的锁存器的操作的时序图；
图6是示出根据本发明构思实施例的、图1的逻辑设备包括在数字滤波器中的情况的示例的示图；
图7是示出根据本发明构思实施例的、图6的数字滤波器包括在视频编解码器中的情况的示例的示图；
图8是示出根据本发明构思实施例的、图6的数字滤波器包括在格式转换滤波器中的情况中的多个转换操作的示例的示图；以及
图9是示出根据本发明构思实施例的控制逻辑设备的方法的流程图。
具体实施方式
现在将详细参考实施例，附图中示出了其示例，其中相似的参考数字始终指代相似的元素。在这点上，本实施例可以具有不同的形式，并且不应该被理解为局限于这里阐述的描述。因此，下面将通过参考附图仅仅描述实施例以说明本说明书的各个方面。这里使用的术语“和/或”包括相关联的列出的项目中的一个或多个的任意和所有组合。在元素列表之前的诸如“至少一个”的表达修改整个元素列表并且不修改该列表的各个元素。
图1是根据发明构思的实施例的逻辑设备100的框图。参照图1，逻辑设备100包括逻辑块110、第一非易失性存储器120、和控制器130。逻辑块110包括功能块112和配置块114。
图1中示出的逻辑设备100仅包括与当前实施例相关的组件。因此，本领域普通技术人员将理解，除图1中示出的组件以外的其他通用组件可以进一步包括在逻辑设备100中。
逻辑设备100可以执行多个功能当中的预定义功能。在这种情况下，多个功能的每一个可以包括相应于多个操作模式的操作。可以配置或重新配置逻辑设备100以执行预定的各种操作中的任何一个。例如，可以配置逻辑设备100以使得可以执行相应于多个操作模式当中的第一操作模式的第一操作。此外，可以重新配置逻辑设备100以使得可以执行相应于多个操作模式当中的第二操作模式的第二操作。可以可互换地使用术语“配置/被配置”和“重新配置/被重新配置”。
可以由用户设置多个功能和包括在多个功能的每一个中的多个操作模式。详细地，可以配置或重新配置逻辑设备100以使得可以根据用户期望的功能由逻辑设备100执行相应于多个操作模式的操作。
可以根据使用逻辑设备100的环境确定多个操作模式。例如，如果逻辑设备100被定义为执行相应于MPEG4格式转换滤波器的功能，则多个操作模式可以包括各种视频格式转换模式。作为另一示例，如果逻辑设备100被定义为执行相应于H.264视频编解码器的功能，则多个操作模式可以包括根据帧内预测的预测模式的各种计算。
逻辑设备100可以是可编程逻辑器件(PLD)、现场可编程门阵列(FPGA)、可编程阵列逻辑(PAL)、可编程逻辑阵列(PLA)、或通用阵列逻辑(GAL)。然而，本发明构思不限于此。
逻辑块110包括功能块112和配置块114，功能块112可以执行相应于多个操作模式的操作，配置块114根据多个操作模式配置功能块112。
可以配置功能块112以使得可以执行相应于多个操作模式的操作。例如，如果功能块112执行移位器的功能，则功能块112可以将数据字移位相应于多个操作模式的预定位数。
配置块114包括用于存储用来配置功能块112的可配置数据的一个或多个非易失性存储设备(未示出)，以使得可以由功能块112执行相应于多个操作模式中的一个的操作。此外，配置块114可以包括用于向功能块112输出写入在非易失性存储设备或多个非易失性存储设备中的可配置数据的锁存器。例如，配置块114可以被实现为具有覆盖配置类型或多配置类型。
覆盖配置类型指示可配置数据存储在第一非易失性存储器120中的情况，并且如有必要，则配置块114读取存储在第一非易失性存储器120中的可配置数据、向非易失性存储设备写入读取的可配置数据、以及通过使用写入的可配置数据来配置功能块112。多配置类型指示可配置数据预先写入到配置块114的非易失性存储设备的情况，并且如有必要，配置块114通过使用预先写入到非易失性存储设备的可配置数据来配置功能块112。
例如，如果配置块114实现为覆盖配置类型，则配置块114通过使用存储在第一非易失性存储器120中的可配置数据来配置功能块112，以使得可以由功能块112执行相应于多个操作模式的任何一个的操作。如果多个操作模式包括第一操作模式到第四操作模式，则配置块114配置功能块112以使得可以由功能块112执行相应于第一操作模式到第四操作模式的任何一个的操作。在这种情况下，可以从第一非易失性存储器120加载用于配置功能块112以相应于第一操作模式到第四操作模式的每一个的可配置数据。
例如，配置块114可以包括用于写入从第一非易失性存储器120加载的可配置数据的一个或多个非易失性存储设备。详细地，配置块114可以是包括一个或多个非易失性存储设备的锁存器。然而，本发明构思不限于此。下面，虽然配置块114包括至少两个非易失性存储设备的情况作为示例被说明，但是本发明构思不限于此。在这种情况下，配置块114可以将被加载以配置功能块112的可配置数据写入到非易失性存储设备的任何一个。
为了配置功能块112以多个操作模式当中的第一操作模式操作，配置块114可以将从第一非易失性存储器120加载的、相应于第一操作模式的第一可配置数据写入到配置块114中的至少两个非易失性存储设备的任何一个。
例如，如果配置块114包括第一非易失性存储设备和第二非易失性存储设备并且相应于第一操作模式的第一可配置数据写入到第一非易失性存储设备，则配置块114读取存储在第一非易失性存储设备中的第一可配置数据并且配置功能块112以使得可以由功能块112执行相应于第一操作模式的第一操作。因此，功能块112可以执行第一操作。同时，配置块114可以将相应于第二操作模式的第二可配置数据写入到第二非易失性存储设备。因此，在由功能块112执行第一操作之后，配置块114读取写入到第二非易失性存储设备的第二可配置数据，并且配置功能块112以使得可以由功能块112执行相应于第二操作模式的第二操作。
以这样的方式，当由功能块112正在执行第一操作的时候，第二可配置数据可以写入到配置块114的第二非易失性存储设备。可替换地，当正在配置功能块112以使得可以由功能块112执行第一操作的时候，第二可配置数据可以写入到配置块114的第二非易失性存储设备。在这种情况下，功能块112的配置可以包括读取写入到配置块114的第一非易失性存储设备或第二非易失性存储设备的可配置数据并向功能块112输出读取的可配置数据的操作。
当期望在功能块112中顺序地执行第一操作和第二操作时，在从配置块114的第一非易失性存储设备读取的第一可配置数据输出到功能块112的时间与功能块112完成第一操作的时间之间，第二可配置数据可以写入到配置块114的第二非易失性存储设备，并且因此，逻辑设备100提高配置/重新配置操作的速度。
此外，可以重新配置功能块112以在执行第一操作之后迅速地执行第二操作。因此，逻辑设备100可以实现为具有运行时（runtime）重构逻辑(RRL)。
虽然上面描述了功能块112执行第一操作并且同时地第二可配置数据写入到配置块114的第二非易失性存储设备的情况，但是本发明构思不限于此。即，根据使用环境，在功能块112执行第一操作然后过去预定时间之后，第二可配置数据可以写入到配置块114的第二非易失性存储设备。在这种情况下，可以根据第二操作在逻辑设备100中开始的时间来确定预定时间。
以这样的方式，配置块114可以通过使用至少两个非易失性存储设备来配置功能块112，以使得功能块112可以执行相应于多个操作模式的操作。配置块114具有覆盖配置的情况被描述为参考图4A的示例。
例如，在配置块114具有多配置的情况中，配置块114通过使用写入到相应于多个操作模式的每一个的非易失性存储设备的每一个的可配置数据来配置功能块112，以使得可以由功能块112执行相应于多个操作模式的任何一个的操作。详细地，配置块114向相应于多个操作模式的每一个的非易失性存储设备写入相应于多个操作模式的每一个的可配置数据。
不同于配置块114具有覆盖配置的情况，当配置块114具有多配置类型时，可配置数据预先写入到配置块114的非易失性存储设备的每一个。在这种情况下，当配置或重新配置逻辑设备100以使得相应于多个操作模式的操作可以根据由用户期望的功能在逻辑设备100中执行时，可配置数据可以写入到非易失性存储设备。然而，本发明构思不限于此。以多配置类型实现配置块114的情况被描述为参考图4B的示例。
例如，在配置块114具有覆盖配置的情况中，当期望在功能块112中执行预定操作时，配置块114读取存储在第一非易失性存储器120中的可配置数据并向配置块114的非易失性存储设备写入可配置数据，并向功能块112输出写入的可配置数据以配置功能块112。
在配置块114具有多配置的情况中，不考虑期望在功能块112中执行预定操作的时间，相应于多个操作模式的可配置数据被写入到配置块114的非易失性存储设备。因此，当期望在功能块112中执行预定操作时，配置块114向功能块112输出写入到配置块114的非易失性存储设备的可配置数据以配置功能块112。
以这样的方式，如果配置块114具有覆盖配置，则可以配置逻辑设备以使得可以通过使用少量非易失性存储设备来执行相应于多个操作模式的操作。此外，如果配置块114具有多配置，则可以配置逻辑设备以使得可以通过使用相应于多个操作模式的多个非易失性存储设备来执行相应于多个操作模式的操作。
如果配置块114具有覆盖配置，则不同于配置块114具有多配置的情况，第一非易失性存储器120是额外必需的。然而，在这种情况下，与配置块114具有多配置的情况相比，可以配置逻辑设备100以使得可以通过使用更少量的非易失性存储设备来执行相应于多个操作模式的操作。此外，虽然如果配置块114具有多配置类型，则不同于配置块114具有覆盖配置的情况，根据多个操作模式的数量非易失性存储设备是必需的，并且因为可配置数据已经写入到配置块的非易失性存储设备，所以与配置块114具有覆盖配置的情况相比，可以更迅速地配置逻辑设备100。第一非易失性存储器120存储用于配置功能块112的可配置数据以使得可以执行相应于多个操作模式的操作。如果多个操作模式包括第一操作模式到第n操作模式，则可配置数据包括分别用于执行相应于第一操作模式到第n操作模式的操作的第一可配置数据到第n可配置数据。
在图1中，为了说明方便起见，示出逻辑设备100包括第一非易失性存储器120的情况。如果配置块114具有多配置，则逻辑设备100可以不包括用于存储可配置数据的第一非易失性存储器120。
控制器130控制逻辑设备100的总体操作。例如，控制器130控制第一非易失性存储器120和/或配置块114以使得功能块112可以执行相应于多个操作模式的任何一个的操作。
更详细地，控制器130控制功能块112以使得由功能块112执行相应于多个操作模式当中的第一操作模式的操作，并且还控制配置块114以使得可以利用预定时钟频率由功能块112执行相应于多个操作模式当中的第二操作模式的操作。预定时钟频率可以是逻辑设备100的第一时钟频率到第二时钟频率，但是本发明不限于此。下面将参考图4A和图4B描述此操作。
因此，因为逻辑设备100可以通过使用单个功能块112执行多个操作的每一个，所以可以缩小逻辑设备100的面积，可以在该单个功能块112中执行相应于多个操作模式的操作。
此外，因为配置块114将可配置数据写入到非易失性存储设备以配置功能块112，所以可以降低逻辑设备100的电力消耗。详细地，因为虽然不向逻辑设备100提供电力但是可以保持写入到非易失性存储设备的可配置数据，所以当电力提供给逻辑设备100之时可以降低从逻辑设备100外部的另一非易失性存储器(未示出)加载数据所需的时间和电力消耗。
另外，如果存储可配置数据的第一非易失性存储器120包括在逻辑设备100中，则因为虽然电力不供应给逻辑设备100但是还可以保持存储在第一非易失性存储器120中的数据，所以当电力供应给逻辑设备100之时可以降低从逻辑设备100外部的另一非易失性存储器(未示出)加载数据所需的时间和电力消耗。
因此，可以以逻辑应用的形式实现使用非易失性设备的逻辑设备100，从而，逻辑设备100可以应用于各种编解码器、数据处理设备、和滤波器。因此，可以使用根据当前实施例的逻辑设备100实现低功率和低成本非易失性重新配置滤波器、编解码器和数据处理设备。
图2是示出包括图1的逻辑设备100的系统200的框图。参照图2，系统200可以进一步包括系统总线210、多个中央处理单元220、接口230、和定时器240。逻辑设备100可以包括逻辑块110、第一非易失性存储器120、控制器130和第二非易失性存储器140。逻辑块110可以包括功能块112和配置块114。
在图2中仅示出与当前实施例相关的组件。因此，本领域普通技术人员将理解，除图2中示出的组件以外，其他通用组件可以进一步包括在系统200中。逻辑设备100不局限于图2中示出的配置。因为以上对图1中示出的逻辑设备100的描述可以应用于图2示出的逻辑设备100，所以省略重复描述。
可以以片上系统(SOC)的形式实现系统200，并且例如，系统200可以是基于高级RISC机器(ARM)的系统。然而，本发明构思不限于此。此外，可以以RRL的形式实现系统200。
逻辑设备100可以通过使用逻辑块110、第一非易失性存储器120、控制器130和第二非易失性存储器140执行多个功能的预定义功能，并且预定义功能包括相应于多个操作模式的操作。
逻辑块110包括功能块112和配置块114，功能块112可以是被配置为执行相应于多个操作模式的操作，配置块114配置功能块112以使得可以执行相应于多个操作模式的任何一个的操作。
下面参考图2概念上描述可以在功能块112中执行相应于第一操作模式到第四操作模式的操作的情况。配置块114根据由数据选择器MUX从第一配置集到第四配置集当中选择的任何一个配置集来配置功能块112。因此，功能块112可以基于相应于由配置块114从第一配置集到第四配置集当中配置的配置集的操作模式来执行操作。
以这样的方式，实现逻辑块110以使得可以重新配置有限的硬件资源，并且因此，可以减少系统200的面积。
第一非易失性存储器120存储用于配置功能块112的可配置数据以使得可以执行多个操作模式。
控制器130控制第一非易失性存储器120和配置块114以使得功能块112执行相应于多个操作模式的任何一个的操作。此外，控制器130可以控制第二非易失性存储器140，并且第二非易失性存储器140可以存储在逻辑设备100或系统200的操作期间生成的数据。
控制器130控制逻辑设备100的模式以使得可以由逻辑设备100执行多个功能的预定义功能。例如，逻辑设备100的模式可以包括测试模式、切换模式、操作模式等等。然而，本发明构思不限于此。
测试模式可以包括比特流验证模式或存储器状态控制模式。
切换模式指示用于切换运行时配置以使得可以由逻辑设备100执行相应于多个操作模式的操作的模式，而操作模式指示用于在逻辑设备100的功能块112中执行预定操作设置的模式。例如，在逻辑设备100中，可以同时地执行切换模式和操作模式。然而，本发明构思不限于此。
系统总线210向逻辑设备100、多个中央处理单元220、接口230、和定时器240发送数据和/或从逻辑设备100、多个中央处理单元220、接口230和定时器240接收数据。系统总线210可以包括高级微控制器总线架构(AMBA)接口。然而，本发明构思不限于此。AMBA接口使逻辑设备100能连接到系统总线210，并且因此，可以获得灵活的系统配置。
多个中央处理单元220控制系统200的总体功能。多个中央处理单元220的每一个可以是ARM处理器，然而，本发明构思不限于此。
接口230可以包括用于向外部设备(未示出)发送数据和从外部设备接收数据的通信接口，以及用于从用户接收输入信息或输出输出信息的用户接口。
定时器240监督系统200的操作并且检测系统200的异常操作。例如，定时器240可以是看门狗（watchdog）定时器。然而，本发明构思不限于此。
此外，可以以非易失性可重构SOC的形式实现系统200。
图3是根据本发明构思另一实施例的逻辑设备300的框图。可以利用非易失性(NV)可重构逻辑模块实现逻辑块110，可以利用非易失性(NV)配置存储器配置第一非易失性存储器120，可以利用主控模块实现控制器130，并且可以利用非易失性(NV)用户存储器实现第二非易失性存储器140。
此外，逻辑块110可以通过多个寄存器312、314、316、和318连接到从设备（slave）350，并且可以通过连接到控制器130的非易失性可重构逻辑(NVRL)控制模块340控制。在这种情况下，NVRL控制模块340可以通过NVRL控制寄存器模块320连接到从设备350。此外，逻辑块110可以通过缓冲控制模块135向控制器130发送数据和从控制器130接收数据。
第一非易失性存储器120和第二非易失性存储器140可以通过多个寄存器324、326、328、和330连接到从设备350，并且可以经由连接到控制器130的非易失性存储器(NVM)控制模块344控制。NVM控制模块344可以通过NVM控制寄存器322连接到从设备350。
此外，第一非易失性存储器120和第二非易失性存储器140的每一个可以通过Config（配置）缓冲器125和Data（数据）R.缓冲器145向逻辑块110发送数据和从逻辑块110接收数据。
控制器130可以通过主控Reg（寄存器）342连接到从设备350，并且可以控制Config缓冲器125、缓冲控制模块135、和Data R.缓冲器145。
从设备350可以连接到系统总线210。从设备350可以是135位的高级高性能总线(AHB)从设备或98位的高级外围总线(APB)从设备。然而，本发明构思不限于此，并且从设备350可以是高级系统总线(ASB)从设备。
图4A和图4B是每个示出作为图1的配置块114的示例的锁存器的电路图。详细地，图4A指示配置块114具有覆盖配置的情况，而图4B指示配置块114具有多配置的情况。
参照图1和图4A，配置块114可以是具有覆盖配置的非易失性锁存器，但是不限于此。此外，虽然图4A示出两个非易失性存储设备RE和REn包括在锁存器中的情况，但是锁存器可以根据使用环境包括一个非易失性存储设备或者三个或更多个非易失性存储设备，并且因此，可以进一步包括多个晶体管。
锁存器可以执行用于读取存储在第一非易失性存储设备RE和第二非易失性存储设备REn的每一个中的数据的读操作和用于通过输出端Dout输出读取的数据的输出操作。可替换地，锁存器可以执行用于向第一非易失性存储设备RE和第二非易失性存储设备REn写入通过数据线DL和DLn输入的数据的写操作。
在这种情况下，可以从第一非易失性存储器120加载通过数据线DL和DLn输入的数据，并且所输入的数据可以根据第一到第四晶体管TR1、TR2、TR3、和TR4的开关操作写入到第一非易失性存储设备RE和第二非易失性存储设备REn的任何一个。在这种情况下，第一到第四晶体管TR1、TR2、TR3、和TR4可以是用于执行开关操作的开关器件。
此外，第五晶体管CT11和第六晶体管CT12连接到第一非易失性存储设备RE的全部两端，并且第七晶体管CT21和第八晶体管CT22连接到第二非易失性存储设备REn的全部两端。
可以利用可变电阻器器件实现第一非易失性存储设备RE和第二非易失性存储设备REn的每一个，该可变电阻器器件可以根据与参考单元Ref.Cell的比较处于高阻抗状态或低阻抗状态。然而，本发明构思不限于此。
下面，参照图5A和图5B描述图4A的锁存器的操作。
图5A和图5B是示出图4A的锁存器的操作的时序图。详细地，图5A是示出读取模式中的锁存器的操作的时序图，而图5B是示出写入模式中的锁存器的操作的时序图。
参照图1、图4A和图5A，图5A的时序图示出根据用于读取写入到第一非易失性存储设备RE的数据的读操作的锁存器的操作。当期望读取写入到非易失性存储设备RE的数据时，从控制器130输出的控制信号CF在它的正沿从停用状态（deactivated state）改变为激活状态（activated state）。当生成控制信号CF的正沿时，使能信号nEN被激活，并且因此，可以读取写入到第一非易失性存储设备RE的数据，然后可以通过输出端Dout输出读取的数据。在这种情况下，当通过输出端Dout输出的数据被输入到功能块112时，可以配置功能块112以使得可以执行相应于多个操作模式当中的、相应于通过输出端Dout输出的数据的操作模式的操作。
当执行读操作的时候，停用用于控制第一到第四晶体管TR1、TR2、TR3、和TR4的开关操作的第一开关控制信号WS1和第二开关控制WS2，并且通过数据线DL和DLn输入的信号不存在或被停用。
参照图1、图4A和图5B，图5B的时序图示出根据用于向第一非易失性存储设备RE写入数据的写操作的锁存器的操作。
通过数据线DL和DLn从第一非易失性存储器120输入的数据可以响应于从控制器130输出的控制信号写入到第一非易失性存储设备RE和第二非易失性存储设备REn的任何一个。在这种情况下，从控制器130输出的控制信号可以是控制连接到数据线DL或DLn以及第一非易失性存储设备RE或第二非易失性存储设备REn的全部两端之一的开关器件TR1、TR2、TR3、和TR4的至少一个的第一开关控制信号WS1或第二开关控制信号WS2。
当期望将通过数据线DL和DLn输入的数据写入到第一非易失性存储设备RE时，使能信号nEN保持停用状态并且第一开关信号WS1激活。因此，通过数据线DL和DLn输入的数据可以写入到第一非易失性存储设备RE。
详细地，通过激活的第一开关控制信号WS1控制第一晶体管TR1和第二晶体管TR2的开关操作，并且因此，数据可以写入到第一非易失性存储设备RE。
例如，通过数据线DL和DLn输入的数据可以是存储在第一非易失性存储器120中的可配置数据。因此，如上所述，通过数据线DL和DLn输入的可配置数据写入到两个非易失性存储设备RE和REn的任何一个，读取写入的可配置数据，并且读取的可配置数据输出到功能块112。因此，功能块112可以执行相应于操作模式的操作，该操作模式相应于可配置数据。
此外，指示第一非易失性存储设备RE的激活或停用的控制信号CF可以控制连接到第一非易失性存储设备RE的全部两端的第五晶体管CT11和第六晶体管CT12的开关操作，并且指示第二非易失性存储设备REn的激活或停用的控制信号CFn可以控制连接到第二非易失性存储设备REn的全部两端的第七晶体管CT21和第八晶体管CT22的开关操作。在这种情况下，可以利用开关器件实现多个晶体管CT11、CT12、CT21和CT22的每一个。
如图5B的时序图中示出的，当指示第一非易失性存储设备RE的激活或停用的控制信号CF被停用时，数据写入到第一非易失性存储设备RE。然而，本发明构思不限于此。即，当控制信号CF激活时，数据可以写入到第二非易失性存储设备REn。在这种情况下，使能信号nEN连续地保持在停用状态中并且第二开关控制信号WS2被激活，因此，通过数据线DL和DLn输入的数据可以写入到第二非易失性存储设备REn。然而，本发明构思不限于此。即，可以参考指示第二非易失性存储设备REn的激活或停用的控制信号CFn来执行用于向第一非易失性存储设备RE或第二非易失性存储设备REn写入数据的操作。
以这样的方式，配置块114可以通过使用包括至少两个非易失性存储设备的锁存器来配置功能块112以使得可以由功能块112执行相应于多个操作模式的任何一个的操作。
如图5A和图5B中示出的，可以在使能信号nEN停用的时段中执行写操作，并且可以在使能信号nEN激活的时段中执行读操作。因此，当对于两个非易失性存储设备RE和REn的任何一个的读操作完成时，可以执行对于两个非易失性存储设备RE和REn的任何一个的写操作。
因此，在逻辑设备100中，第二可配置数据可以在从配置块114的第一非易失性存储设备RE读取的第一可配置数据输出到功能块112的时间与功能块112完成相应于第一可配置数据的第一操作的执行的时间之间写入到配置块114的第二非易失性存储设备REn，并且因此，逻辑设备100提高配置和重新配置操作的速度。
然而，如果仅仅一个非易失性存储设备布置在配置块114中，或虽然两个或更多个非易失性存储设备布置在配置块114中，第二可配置数据可以根据使用环境写入到第一非易失性存储设备RE而不是第二非易失性存储设备REn。
如以上所呈现的，当以包括非易失性存储设备的锁存器的形式实现配置块114时，可以以运行时实现逻辑设备100的配置或重新配置。
连同图5A和图5B，激活信号可以指示高电平信号并且停用信号可以指示低电平信号。
反过来参考图4B，配置块114可以是具有多配置形式的非易失性类型锁存器。然而，本发明构思不限于此。此外，虽然在图4B中，四个非易失性存储设备RE1、RE2、RE3、和RE4包括在非易失性类型锁存器中，非易失性类型锁存器可以包括多个非易失性存储设备，该非易失性存储设备的数量根据使用环境相应于多个操作模式的数量或更多，并且因此，非易失性类型锁存器可以进一步包括多个晶体管。
非易失性类型锁存器包括存储相应于第一操作模式的第一可配置数据的第一非易失性存储设备RE1，存储相应于第二操作模式的第二可配置数据的第二非易失性存储设备RE2，存储相应于第三操作模式的第三可配置数据的第三非易失性存储设备RE3，以及存储相应于第四操作模式的第四可配置数据的第四非易失性存储设备RE4。可以利用可变电阻器器件实现第一到第四非易失性存储设备RE1、RE2、RE3、和RE4，该可变电阻器器件可以根据与参考单元Ref.Cell的比较处于高阻抗状态或低阻抗状态。然而，本发明构思不限于此。
非易失性类型锁存器可以执行用于读取存储在第一非易失性存储设备到第四非易失性存储设备RE1、RE2、RE3、和RE4的每一个中的数据的读操作和用于通过输出端Dout输出读取的数据的输出操作。
第一到第四晶体管CT1、CT2、CT3、和CT4分别地连接到第一到第四非易失性存储设备RE1、RE2、RE3、和RE4。
如果执行用于读取写入到第一非易失性存储设备RE1到第四非易失性存储设备RE4的任何一个的数据的读操作，则可以基于从控制器130输出的CF控制信号CF1到CF4根据第一到第四晶体管CT1、CT2、CT3、和CT4的开关操作，读取写入到第一非易失性存储设备RE1到第四非易失性存储设备RE4的任何一个的数据，并且可以通过输出端Dout输出读取的数据。在这种情况下，当通过输出端Dout输出的数据被输入到功能块112时，可以配置功能块112以使得可以执行多个操作模式当中相应于通过输出端Dout输出的数据的操作。
例如，如果配置功能块112以使得可以由功能块112执行相应于第三操作模式的操作，则非易失性类型锁存器通过输出端Dout向功能块112输出写入到第三非易失性存储设备RE3的第三可配置数据。在这种情况下，控制器130输出用于向功能块112输出第三可配置数据的CF控制信号CF1、CF2、CF3、和CF4的至少一个，并且非易失性类型锁存器根据CF控制信号通过输出端Dout向功能块112输出写入到第三非易失性存储设备RE3的第三可配置数据。
参考图4A中示出的电路、图5A和图5B中示出的时序图、及其描述，本领域普通技术人员将理解图4B中示出的电路的操作，并且因此，省略图4B中示出的电路的操作的详细描述。
因为配置块114是包括如上面说明的非易失性存储设备的多配置类型锁存器，所以可以在运行时间实现逻辑设备100的配置和重新配置。
图6是示出图1的逻辑设备包括在数字滤波器600中的情况的示例的示图。参照图6，数字滤波器600可以包括多个系数模块610、多个加法器、多个R-shift（移位）1、R-shift630、下采样器640、以及mux sel（数据选择器）650。可以以包括逻辑设备100的形式实现系数模块610、R-shift630、下采样器640、和mux sel650的每一个。例如，数字滤波器600可以包括可以被配置为基于滤波功能执行相应于多个操作模式的操作的逻辑设备100。
数字滤波器600可以由18个抽头形成并且可以基于MPEG4格式转换滤波器、H.264半像素内插、或H.264四分之一像素内插的任何一个、根据包括在数字滤波器600中的逻辑设备100中定义的功能来执行多个操作。
输入的数据620通过多个系数模块610穿过多个加法器和多个循环移位器（roundshifter），然后可以通过数据选择器650选择任何一个输出。参照图6，第一输出651可以是MPEG4格式转换滤波器的输出，第二输出652可以是H.264半像素内插的输出，并且第三输出653可以是H.264四分之一像素内插的输出。
多个系数模块610的每一个生成数字滤波器600的系数。多个系数模块610的每一个可以包括逻辑非设备611，多个桶形移位器612和613，加法器614、以及数据选择器615。加法器614可以用乘法器替换。
根据本实施例的逻辑设备100可以包括在逻辑非设备611、多个桶形移位器612和613、以及数据选择器65的每一个中。
如果逻辑设备100包括在逻辑非设备611中，则可以配置或重新配置逻辑设备100以执行相应于第一操作模式和第二操作模式的任何一个的操作，在第一操作模式中逻辑非设备611执行逻辑非操作，并且在第二操作模式中逻辑非设备611不执行逻辑非操作。在这种情况下，可以配置逻辑设备100的功能块112以使得可以执行相应于第一操作模式的操作和相应于第二操作模式的操作的每一个。
作为另一示例，如果逻辑设备100包括在桶形移位器612和613的每一个中，则可以配置或重新配置逻辑设备100以执行相应于指示桶形移位器612和613的每一个是否将数据字移位若干位的多个操作模式的操作。在这种情况下，可以配置逻辑设备100的功能块112以使得可以执行相应于用于将数据字移位一位的第一操作模式的操作、相应于用于将数据字移位两位的第二操作模式的操作、...、相应于用于将数据字移位n位的第n操作模式的操作（其中n是大于二的自然数）的每一个。
作为另一示例，如果逻辑设备100包括在数据选择器615中，则可以配置或重新配置逻辑设备100以执行相应于指示数据选择器615是否选择输出的多个操作模式的操作。在这种情况下，可以配置逻辑设备100的功能块112以使得可以执行相应于用于选择逻辑“0”的第一操作模式的操作、相应于用于选择输入数据作为输出的第二操作模式的操作、以及相应于用于选择加法器614的输出的第三操作模式的操作的每一个。
因此，可以以如上所述的方式配置或重新配置多个系数模块610的每一个。
以这样的方式，因为配置或重新配置移位器630、下采样器640和数据选择器650，所以可以利用在其中多个滤波功能彼此组合的通用滤波器来实现数字滤波器600。
图7是示出图6的数字滤波器包括在视频编解码器700的情况的示例的示图。视频编解码器700可以基于H.264标准执行编码操作。
参照图7，视频编解码器700可以通过使用二次采样模块、帧存储器、前置滤波器、帧内预测模块、编码控制模块、变换模块、量化模块、反量化模块、逆变换模块、熵编码模块、视频多路复用器、缓冲器、比特流输出模块、运动补偿模块、运动估计模块、多帧存储模块、解块滤波器、加法器等等来执行相应于多种功能的操作。因此，视频编解码器700可以以比特流形式输出视频源。
视频编解码器700由于各种算术运算模式而需要许多硬件资源。因为具有运行时可重构逻辑的数字滤波器600包括在视频编解码器700中，所以可以有效地执行各种算术运算模式同时降低硬件成本。
例如，帧内预测器710根据视频编解码器700的帧内预测模式执行操作，并且可以包括数字滤波器600。帧内预测器710可以根据预定帧内预测模式通过使用数字滤波器600执行预测操作，该数字滤波器600可以被配置为执行相应于多个操作模式的操作，所述多个操作模式相应于多个算术运算。此外，可以配置数字滤波器600以使得可以通过使用多个逻辑设备100执行相应于多个操作模式的操作。
帧内预测器710可以根据4×4帧内预测模式来执行九个算术运算，并且可以配置或重新配置数字滤波器600以执行相应于用于执行该九个算术运算的多个操作模式的操作。根据4×4帧内预测模式的相应于九个算术运算4×4的九个操作模式可以如表1所示定义。
[表1]
因此，数字滤波器600可以被配置或重新配置为执行相应于九个操作模式的操作，所述九个操作模式被定义以执行帧内预测功能并且相应于4×4帧内预测模式。
然而，视频编解码器700的帧内预测器710可以根据16×16帧内预测模式执行四个算术运算，并且可以根据8×8帧内预测模式来执行四个算术运算，数字滤波器600并且可以被配置或重新配置为根据每一个帧内预测模式来操作。
具有类似结构的多个滤波器通过使用数字滤波器600而存在于视频编解码器700中，由此防止电力消耗和尺寸增加。
图8是示出在图6的数字滤波器包括在格式转换滤波器中的情况中，各种转换操作的示例的示图。在这种情况下，格式转换滤波器可以是用于MPEG-4的滤波器，但是不限于此。
格式转换滤波器可以执行各种视频格式转换操作。因为具有运行时可重构逻辑的数字滤波器600包括在格式转换滤波器中，所以可以有效地执行转换模式同时降低硬件成本。
例如，格式转换滤波器可以执行各种转换操作，并且数字滤波器600可以被配置或重新配置为执行相应于用于执行转换操作的多个操作模式的操作。根据格式转换滤波器的相应于各种转换操作的操作模式可以如表2所示定义。
[表2]
因此，数字滤波器600可以被配置或重新配置为基于相应于各种转换操作的操作模式的每一个来执行操作。因此，数字滤波器600可以是可以在其中执行表2中描述的多个转换操作的通用滤波器。
例如，当将按照CCIR-601810标准定义的数据转换为按照CIF820标准定义的数据时，第一数据(704×480)可以经由1/2抽取(decimation)（垂直）操作转换为第二数据(704×240)，第二数据(704×240)可以经由B滤波器(1/2，水平)的操作转换为第三数据(352×240)，并且第三数据(352×240)可以经由D滤波器(6/5，垂直)的操作转换为第四数据(352×288)。
因此，按照CCIR-601810标准定义的第一数据可以转换为按照CIF820标准定义的第四数据，并且因为根据当前实施例的数字滤波器600被配置或重新配置，所以可以执行上面说明的三个转换操作。
然而，本发明构思不限于此，并且数字滤波器600可以执行用于将按照CCIR-601810标准、CIF820标准、SIF830标准、QCIF840标准、和SQCIF850标准的任何一个定义的数据转换为按照CCIR-601810标准、CIF820标准、SIF830标准、QCIF840标准、和SQCIF850标准的另一个定义的数据。
图1到图3中示出的逻辑设备100不局限于数字滤波器和视频编解码器，并且可以包括在用于根据软件定义无线电(SDR)来执行通信的模块中。例如，可以配置或重新配置逻辑设备100以基于软件定义无线电(SDR)实现2G、3G、4G、GPS、和Wi-Fi。
图9是示出控制逻辑设备100的方法的流程图。参照图9，控制逻辑设备100的方法包括在图1到图3中示出的逻辑设备100中被顺序地处理的操作。因此，虽然下面省略了，但是上面相对于图1到图3中示出的逻辑设备100描述的内容可以包括在图9的方法的描述中。例如，图9的方法可以应用于配置块114具有覆盖配置的情况。因此，根据图9的流程图，可以配置逻辑设备100以使得可以执行相应于多个操作模式的操作。
在操作901中，控制器130配置逻辑设备100以根据多个操作模式当中的第一操作模式来执行第一操作。
在操作902中，当逻辑设备100执行第一操作的时候，控制器130通过使用从逻辑设备100中的第一非易失性存储器120加载的可配置数据来重新配置逻辑设备100，以根据多个操作模式当中的第二操作模式来执行第二操作。
例如，当逻辑设备100执行第一操作的时候，控制器130可以通过将从第一非易失性存储器120加载的可配置数据写入到存在于逻辑设备100中的非易失性存储设备来重新配置逻辑设备100。在这种情况下，控制器130可以通过使用包括非易失性存储设备的锁存器来重新配置逻辑设备100。
因此，在逻辑设备100被配置为执行第一操作之后，在执行第一操作的同时逻辑设备100可以被重新配置为执行第二操作。因此，可以在运行时实现逻辑设备100的配置和重新配置，因为多个功能块集成到单个功能块中所以可以缩小逻辑设备100的尺寸。
此外，因为逻辑设备100使用第一非易失性存储器120或非易失性存储设备，所以虽然没有电力供应给逻辑设备100但是可以保持存储在第一非易失性存储器120或非易失性存储设备中的数据。因此，可以降低逻辑设备100的电力消耗。
本发明构思的实施例可以被写为计算机程序并且可以被实现在使用非临时的计算机可读记录介质运行该程序的通用数字计算机中。此外，用于以上描述的方法的数据的结构可以通过使用各种方法记录在非临时计算机可读记录介质上。非临时计算机可读记录介质的示例包括磁存储介质（例如，ROM、RAM、USB、软盘、硬盘等等),诸如光记录介质(例如，CD-ROM、或DVD)的存储介质、以及PC接口(例如，PCI、PCI-express、WiFi等等）。)
应当理解，这里描述的示范性实施例应该被认为是描述的意义上的而不是为了限制的目的。每个实施例内的特征或方面的描述应当通常被认为是可以用在其它实施例中的其它相似的特征或方面。

Claims (11)

1.一种逻辑设备，包括：
用于存储第一可配置数据的第一非易失性存储器和用于存储第二可配置数据的第二非易失性存储器；
功能块，可配置为执行相应于多个操作模式的操作；
配置块，包括用于存储用来配置功能块的可配置数据的至少一个非易失性存储设备，以使得由功能块执行相应于所述多个操作模式的任何一个的操作；以及
控制器，用于控制配置块以使得功能块执行相应于所述多个操作模式的任何一个的操作，
其中，所述配置块向配置块中的第一非易失性存储设备写入相应于第一操作模式的第一可配置数据以便以所述多个操作模式当中的第一操作模式配置功能块，第一可配置数据从第一非易失性存储器加载，通过使用第一可配置数据配置功能块以使得由功能块执行相应于第一操作模式的第一操作，以及根据使用环境向配置块中的第二非易失性存储设备写入相应于所述多个操作模式中的第二操作模式的第二可配置数据，与从第一非易失性存储设备向功能块输出第一可配置数据同时地，从第二非易失性存储器将第二可配置数据写入到第二非易失性存储设备以配置功能块执行第一操作来生成数据和输出所述数据到第二非易失性存储器，
其中，所述配置块包括：
锁存器，配置为向所述功能块输出存储在第一非易失性存储设备中的第一可配置数据，
所述锁存器具有覆盖配置，所述锁存器包括：
第一非易失性存储设备和第二非易失性存储设备，
第一和第二晶体管，将第一非易失性存储设备单独地分别耦合到第一和第二数据线，所述第一和第二晶体管配置为由公共第一开关信号控制，
第三和第四晶体管，将第二非易失性存储设备单独地分别耦合到第一和第二数据线，所述第三和第四晶体管配置为由公共第二开关信号控制，
第五和第六晶体管，连接到第一非易失性存储设备的各个端，所述第五和第六晶体管配置为由与第一非易失性存储设备的激活或停用相关联的公共第一控制信号控制，以及
第七和第八晶体管，连接到第二非易失性存储设备的各个端，所述第七和第八晶体管配置为由与第二非易失性存储设备的激活或停用相关联的公共第二控制信号控制。
2.如权利要求1所述的逻辑设备，其中所述配置块响应于从控制器输出的公共第一控制信号或公共第二控制信号分别向配置块中的第一非易失性存储设备或第二非易失性存储设备写入通过数据线从第一非易失性存储器输入的数据，并且所述公共第一控制信号或所述公共第二控制信号包括用于控制开关器件中的至少一个的开关控制信号，所述开关器件连接到数据线以及第一非易失性存储设备或第二非易失性存储设备的两端中的一端。
3.如权利要求2所述的逻辑设备，其中所述控制器参考指示第一非易失性存储设备的激活或停用的公共第一控制信号或指示第二非易失性存储设备的激活或停用的公共第二控制信号输出开关控制信号。
4.如权利要求3所述的逻辑设备，其中指示第一非易失性存储设备或第二非易失性存储设备的激活或停用的控制信号控制连接到第一非易失性存储设备或第二非易失性存储设备的两端的开关器件的开关操作。
5.如权利要求1所述的逻辑设备，其中所述配置块通过使用存储在相应于所述多个操作模式的每一个的非易失性存储设备的每一个中的可配置数据来配置功能块。
6.一种包括权利要求1的逻辑设备的数字滤波器，其中所述逻辑设备可配置为根据滤波功能执行相应于多个操作模式的操作。
7.如权利要求6所述的数字滤波器，其中包括在数字滤波器中的多个移位器的至少一个包括逻辑设备，该逻辑设备可配置为将数据字移位相应于所述多个操作模式的每一个的预定位数。
8.一种用于通过使用权利要求6的数字滤波器来转换输入数据的格式的格式转换滤波器。
9.一种用于执行编码操作的视频编解码器，所述视频编解码器包括：
帧内预测器，其根据预定的帧内预测模式通过使用数字滤波器来执行预测操作，该数字滤波器可配置为基于相应于多个算术运算的多个操作模式来执行操作，
其中所述数字滤波器可配置为通过使用多个逻辑设备执行相应于所述多个操作模式的操作，
其中所述逻辑设备的每一个包括：
用于存储第一可配置数据的第一非易失性存储器和用于存储第二可配置数据的第二非易失性存储器；
功能块，可配置为执行相应于所述多个操作模式的操作；
配置块，包括用于存储用来配置功能块的可配置数据的至少一个非易失性存储设备，以使得由功能块执行相应于所述多个操作模式的任何一个的操作；以及
控制器，用于控制配置块以使得功能块执行相应于所述多个操作模式的任何一个的操作，
其中，所述配置块向配置块中的第一非易失性存储设备写入相应于第一操作模式的第一可配置数据以便以所述多个操作模式当中的第一操作模式配置功能块，第一可配置数据从第一非易失性存储器加载，通过使用第一可配置数据配置功能块以使得由功能块执行相应于第一操作模式的第一操作，以及根据使用环境向配置块中的第二非易失性存储设备写入相应于所述多个操作模式中的第二操作模式的第二可配置数据，与从第一非易失性存储设备向功能块输出第一可配置数据同时地，从第二非易失性存储器将第二可配置数据写入到第二非易失性存储设备以配置功能块执行第一操作来生成数据和输出所述数据到第二非易失性存储器，
其中，所述配置块包括：
锁存器，配置为向所述功能块输出存储在第一非易失性存储设备中的第一可配置数据，
所述锁存器具有覆盖配置，所述锁存器包括：
第一非易失性存储设备和第二非易失性存储设备，
第一和第二晶体管，将第一非易失性存储设备单独地分别耦合到第一和第二数据线，所述第一和第二晶体管配置为由公共第一开关信号控制，
第三和第四晶体管，将第二非易失性存储设备单独地分别耦合到第一和第二数据线，所述第三和第四晶体管配置为由公共第二开关信号控制，
第五和第六晶体管，连接到第一非易失性存储设备的各个端，所述第五和第六晶体管配置为由与第一非易失性存储设备的激活或停用相关联的公共第一控制信号控制，以及
第七和第八晶体管，连接到第二非易失性存储设备的各个端，所述第七和第八晶体管配置为由与第二非易失性存储设备的激活或停用相关联的公共第二控制信号控制。
10.一种控制可配置为执行相应于多个操作模式的操作的逻辑设备的方法，所述方法包括：
根据多个操作模式当中的第一操作模式配置逻辑设备以执行第一操作，所述配置基于从配置块的第一非易失性存储设备读取第一可配置数据，所述配置包括输出读取的第一可配置数据到逻辑设备的功能块；以及
通过使用根据使用环境从逻辑设备中的第一非易失性存储器加载的第二可配置数据重新配置逻辑设备，以根据所述多个操作模式当中的第二操作模式执行第二操作，
其中所述逻辑设备的重新配置包括与向功能块输出从第一非易失性存储设备读取的第一可配置数据同时地，从第二非易失性存储器将第二可配置数据写入到逻辑设备中的第二非易失性存储设备以配置功能块执行第一操作来生成数据和输出所述数据到第二非易失性存储器，
其中，所述配置块包括：
锁存器，配置为向所述功能块输出存储在第一非易失性存储设备中的第一可配置数据，
所述锁存器具有覆盖配置，所述锁存器包括：
第一非易失性存储设备和第二非易失性存储设备，
第一和第二晶体管，将第一非易失性存储设备单独地分别耦合到第一和第二数据线，所述第一和第二晶体管配置为由公共第一开关信号控制，
第三和第四晶体管，将第二非易失性存储设备单独地分别耦合到第一和第二数据线，所述第三和第四晶体管配置为由公共第二开关信号控制，
第五和第六晶体管，连接到第一非易失性存储设备的各个端，所述第五和第六晶体管配置为由与第一非易失性存储设备的激活或停用相关联的公共第一控制信号控制，以及
第七和第八晶体管，连接到第二非易失性存储设备的各个端，所述第七和第八晶体管配置为由与第二非易失性存储设备的激活或停用相关联的公共第二控制信号控制。
11.一种其上记录了用于运行权利要求10的方法的程序的非临时计算机可读记录介质。
CN201310391990.1A 2012-11-19 2013-09-02 逻辑设备、包括逻辑设备的数字滤波器和该设备控制方法 Active CN103824580B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020120131110A KR101920719B1 (ko) 2012-11-19 2012-11-19 논리 장치, 논리 장치를 포함하는 디지털 필터 및 논리 장치를 제어하는 방법
KR10-2012-0131110 2012-11-19

Publications (2)

Publication Number Publication Date
CN103824580A CN103824580A (zh) 2014-05-28
CN103824580B true CN103824580B (zh) 2018-12-14

Family

ID=49448003

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310391990.1A Active CN103824580B (zh) 2012-11-19 2013-09-02 逻辑设备、包括逻辑设备的数字滤波器和该设备控制方法

Country Status (4)

Country Link
US (2) US10051265B2 (zh)
EP (1) EP2733851B1 (zh)
KR (1) KR101920719B1 (zh)
CN (1) CN103824580B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10523207B2 (en) * 2014-08-15 2019-12-31 Altera Corporation Programmable circuit having multiple sectors
TWI561007B (en) * 2015-07-22 2016-12-01 Nuvoton Technology Corp Function programmable circuit and operation method thereof
KR102409505B1 (ko) * 2017-12-22 2022-06-14 에스케이하이닉스 주식회사 비휘발성 메모리 소자를 포함하는 lut, lut를 포함하는 fpga 및 fpga 디자인 방법
KR102559581B1 (ko) * 2018-05-23 2023-07-25 삼성전자주식회사 재구성 가능 로직을 포함하는 스토리지 장치 및 상기 스토리지 장치의 동작 방법
CN109002884A (zh) * 2018-07-20 2018-12-14 郑州云海信息技术有限公司 一种池化处理装置及池化处理方法
US10565138B2 (en) * 2018-09-28 2020-02-18 Intel Corporation Memory device with multiple memory arrays to facilitate in-memory computation
CN110164488A (zh) * 2019-04-08 2019-08-23 苏州汇峰微电子有限公司 一种支持多元存储配置的存储器
US10782759B1 (en) 2019-04-23 2020-09-22 Arbor Company, Lllp Systems and methods for integrating batteries with stacked integrated circuit die elements
KR102440799B1 (ko) * 2019-04-23 2022-09-06 아르보 컴퍼니 엘엘엘피 이중 기능 셀 어레이를 재구성하기 위한 시스템 및 방법
US11463524B2 (en) 2020-06-29 2022-10-04 Arbor Company, Lllp Mobile IoT edge device using 3D-die stacking re-configurable processor module with 5G processor-independent modem

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1512513A (zh) * 2002-12-26 2004-07-14 株式会社瑞萨科技 高速高效地变更现场可编程门阵列功能的非易失存储装置
US6978048B1 (en) * 1999-03-12 2005-12-20 Canon Kabushiki Kaisha Encoding method and apparatus
CN101189797A (zh) * 2005-05-31 2008-05-28 Ip菲力股份有限公司 可重构的装置
CN102486867A (zh) * 2010-12-04 2012-06-06 中国科学院沈阳自动化研究所 一种模式可动态配置的图像高斯滤波方法及实现装置
CN102550026A (zh) * 2009-10-05 2012-07-04 汤姆森特许公司 视频编码和解码中色度分量的预测像素的自适应滤波的方法和装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5426378A (en) * 1994-04-20 1995-06-20 Xilinx, Inc. Programmable logic device which stores more than one configuration and means for switching configurations
US5646545A (en) * 1995-08-18 1997-07-08 Xilinx, Inc. Time multiplexed programmable logic device
FR2776093A1 (fr) 1998-03-10 1999-09-17 Philips Electronics Nv Circuit processeur programmable muni d'une memoire reconfigurable, pour realiser un filtre numerique
US6542000B1 (en) 1999-07-30 2003-04-01 Iowa State University Research Foundation, Inc. Nonvolatile programmable logic devices
JP3925062B2 (ja) 2000-09-19 2007-06-06 三菱電機株式会社 車載電子制御装置
US6963890B2 (en) 2001-05-31 2005-11-08 Koninklijke Philips Electronics N.V. Reconfigurable digital filter having multiple filtering modes
US6988116B2 (en) 2002-04-15 2006-01-17 Visteon Global Technologies, Inc. Method of designing polynomials for controlling the slewing of adaptive digital films
AU2003237279A1 (en) * 2002-05-29 2003-12-19 Pixonics, Inc. Classifying image areas of a video signal
US7996671B2 (en) 2003-11-17 2011-08-09 Bluerisc Inc. Security of program executables and microprocessors based on compiler-architecture interaction
US7233532B2 (en) * 2004-04-30 2007-06-19 Xilinx, Inc. Reconfiguration port for dynamic reconfiguration-system monitor interface
US7822210B2 (en) 2004-08-17 2010-10-26 That Corporation Configurable recursive digital filter for processing television audio signals
GB0423708D0 (en) 2004-10-26 2004-11-24 Koninkl Philips Electronics Nv Adapting filter to detected interference level
US20070046781A1 (en) 2005-08-29 2007-03-01 Honeywell International Inc. Systems and methods for processing digital video data
US20070283311A1 (en) * 2006-05-30 2007-12-06 Theodore Karoubalis Method and system for dynamic reconfiguration of field programmable gate arrays
US7864885B2 (en) 2006-11-15 2011-01-04 Samsung Electronics Co., Ltd. Multiple input multiple output (MIMO) transceiver with pooled adaptive digital filtering
JP4847585B2 (ja) * 2007-06-12 2011-12-28 富士通株式会社 コンフィグレーション装置
KR101611416B1 (ko) 2009-12-09 2016-04-12 삼성전자주식회사 비휘발성 논리 회로, 상기 비휘발성 논리 회로를 포함하는 집적 회로 및 상기 집적 회로의 동작 방법
KR101174546B1 (ko) 2010-02-26 2012-08-16 한양대학교 산학협력단 통과 대역의 재구성이 가능한 디지털 필터 장치
US8315081B2 (en) 2010-03-22 2012-11-20 Qualcomm Incorporated Memory cell that includes multiple non-volatile memories
FR2964481B1 (fr) * 2010-09-08 2012-08-31 Thales Sa Dispositif ameliore pour la configuration d'un composant programmable, systeme integrant ce dispositif, et procede associe
US8793298B2 (en) 2010-11-01 2014-07-29 Blackberry Limited Reconfigurable digital signal filter processor
WO2013076928A1 (ja) * 2011-11-22 2013-05-30 パナソニック株式会社 不揮発性ラッチ回路、不揮発性フリップフロップ回路および不揮発性信号処理装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6978048B1 (en) * 1999-03-12 2005-12-20 Canon Kabushiki Kaisha Encoding method and apparatus
CN1512513A (zh) * 2002-12-26 2004-07-14 株式会社瑞萨科技 高速高效地变更现场可编程门阵列功能的非易失存储装置
CN101189797A (zh) * 2005-05-31 2008-05-28 Ip菲力股份有限公司 可重构的装置
CN102550026A (zh) * 2009-10-05 2012-07-04 汤姆森特许公司 视频编码和解码中色度分量的预测像素的自适应滤波的方法和装置
CN102486867A (zh) * 2010-12-04 2012-06-06 中国科学院沈阳自动化研究所 一种模式可动态配置的图像高斯滤波方法及实现装置

Also Published As

Publication number Publication date
EP2733851A1 (en) 2014-05-21
US20140140397A1 (en) 2014-05-22
CN103824580A (zh) 2014-05-28
US10554994B2 (en) 2020-02-04
US10051265B2 (en) 2018-08-14
KR20140064134A (ko) 2014-05-28
US20180332297A1 (en) 2018-11-15
EP2733851B1 (en) 2021-09-22
KR101920719B1 (ko) 2019-02-13

Similar Documents

Publication Publication Date Title
CN103824580B (zh) 逻辑设备、包括逻辑设备的数字滤波器和该设备控制方法
CN102087606B (zh) 一种fpga配置文件更新装置
CN103279309B (zh) 基于fpga的ddr控制装置及方法
CN102262604B (zh) 一种并发访问方法、系统及接口装置
CN105931670B (zh) 基于Nand Flash存储器阵列的存储控制装置
CN105940373B (zh) 向量处理器中的加载/存储操作期间的格式转换
JP6655028B2 (ja) 高位合成におけるシステムアーキテクチャの抽出
JP6656217B2 (ja) データ処理装置およびその制御方法
Tarrillo et al. Dynamic partial reconfiguration manager
CN105404591B (zh) 处理器系统及其存储器控制方法
CN103514140A (zh) 用于实现可重构系统中配置信息多发射的重构控制器
US9503096B1 (en) Multiple-layer configuration storage for runtime reconfigurable systems
CN102833541B (zh) 用于mpeg-2视频解码的sdram控制系统
CN103150129B (zh) PXIe接口Nand Flash数据流盘存取加速方法
US20110006806A1 (en) Semiconductor device
CN109005410A (zh) 一种系数存取方法和装置及机器可读介质
CN204965422U (zh) 一种多协议密码算法处理器及片上系统
Ali et al. A generic pixel distribution architecture for parallel video processing
CN101782870A (zh) 存储器装置与其控制方法
US7996657B2 (en) Reconfigurable computing circuit
JP4646840B2 (ja) 回路構成を動的に切り替える並列処理装置
CN114492729A (zh) 卷积神经网络处理器、实现方法、电子设备及存储介质
US7590821B2 (en) Digital signal processing integrated circuit with I/O connections
Gomez-Pulido et al. Performance, power and scalability analysis of HEVC interpolation filter using FPGAs
CN106201568A (zh) 电子装置、多电脑切换器及其固件更新方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant