CN103812495B

CN103812495B - 耐高压输入输出电路

Info

Publication number: CN103812495B
Application number: CN201210455066.0A
Authority: CN
Inventors: 苏文鸿
Original assignee: Ethertronics (shanghai) Co Ltd
Current assignee: Ethertronics (Shanghai) Co., Ltd.
Priority date: 2012-11-13
Filing date: 2012-11-13
Publication date: 2016-12-07
Anticipated expiration: 2032-11-13
Also published as: CN103812495A

Abstract

本发明提出的用于电子装置中的耐高压输入输出电路之一，包含：降压电路，耦接于电子装置的信号接点，用于依据外部电压产生调降电压；第一节点，用于提供第一电压，其中当内部电路产生的内部电压大于调降电压时，第一节点输出内部电压作为第一电压，而当调降电压大于内部电压时，第一节点输出调降电压作为第一电压；第一晶体管，第一端耦接于信号接点、控制端耦接于第一节点；第二晶体管，第一端耦接于第一晶体管的第二端、第二端耦接于固定电位端；以及控制逻辑，用于依据第一电压进行运作，以控制第二晶体管的切换运作；其中外部电压大于内部电压。前述的输入输出电路可有效避免内部元件发生过度电性应力的问题。

Description

耐高压输入输出电路

技术领域

本发明有关输入输出电路，尤指一种用于一电子装置中的耐高压输入输出电路。

背景技术

许多电子装置的内部芯片的实际操作电压都会设计得比电子装置的额定操作电压来得低。例如，某些电子装置的额定操作电压是5V，但内部芯片的实际操作电压会设计成只有3.3V或是更低的1.1V等。由于电子装置的输入输出电路的可靠度会严重影响到电子装置的耐用期限，因此，在传统的输入输出电路中通常会设置额外的保护电路，以避免电子装置的内部芯片受到电子装置的信号接点(pad)传来的外部电压的破坏。

传统输入输出电路中的保护电路需要依赖电子装置的内部芯片所产生的内部工作电压来进行运作。然而，在某些应用中，例如某些使用HDMI、I2C、或USB输入输出介面的电子装置，会在内部芯片无需运作时将内部芯片的核心电压、以及内部芯片提供给输入输出电路的内部工作电压完全关闭，导致输入输出电路中的保护电路无法运作。此时，倘若电子装置的信号接点持续与外部的高压信号端连接，则信号接点接收到的外部电压便很容易造成电子装置的输入输出电路和内部芯片的损坏，导致电子装置发生故障或损毁。

发明内容

有鉴于此，如何使电子装置的输入输出电路在电子装置的内部电路的核心电压关闭时，仍能承受信号接点传来的外部电压，实为业界有待解决的问题。

本说明书提供一种用于一电子装置中的耐高压输入输出电路的实施例，其中该电子装置包含一信号接点和一内部电路，该输入输出电路包含：一降压电路，耦接于该信号接点，用于依据该信号接点传来的一外部电压产生一调降电压；一第一节点，耦接于该内部电路与该降压电路的一输出端，用于提供一第一电压，其中当该内部电路产生的一内部电压大于该调降电压时，该第一节点会输出该内部电压作为该第一电压，而当该调降电压大于该内部电压时，该第一节点会输出该调降电压作为该第一电压；一第一晶体管，其中该第一晶体管的一第一端耦接于该信号接点，且该第一晶体管的一控制端耦接于该第一节点；一第二晶体管，其中该第二晶体管的一第一端耦接于该第一晶体管的一第二端，且该第二晶体管的一第二端耦接于一固定电位端；以及一控制逻辑，耦接于该第一节点和该第二晶体管的一控制端，用于依据该第一电压进行运作，以控制该第二晶体管的切换运作；其中该外部电压大于该内部电压。

本说明书提供一种用于一电子装置中的耐高压输入输出电路的实施例，其中该电子装置包含一信号接点和一内部电路，该输入输出电路包含：一降压电路，耦接于该信号接点，用于依据该信号接点传来的一外部电压产生一调降电压；一第一节点，耦接于该内部电路与该降压电路的一输出端，用于提供一第一电压，其中当该内部电路产生的一内部电压大于该调降电压时，该第一节点会输出该内部电压作为该第一电压，而当该调降电压大于该内部电压时，该第一节点会输出该调降电压作为该第一电压；一第三晶体管，其中该第三晶体管的一控制端耦接于该第一节点，且该第三晶体管的一第二端耦接于该信号接点；以及一反向器，耦接于该第一节点和该第三晶体管的一第一端，用于依据该第一电压进行运作，以对该第三晶体管的该第一端的信号进行处理；其中该外部电压大于该内部电压。

本说明书提供一种用于一电子装置中的耐高压输入输出电路的实施例，其中该电子装置包含一信号接点和一内部电路，该输入输出电路包含：一降压电路，耦接于该信号接点，用于依据该信号接点传来的一外部电压产生一调降电压；一第一节点，耦接于该降压电路的一输出端，用于提供一第一电压；一第一开关，耦接于该第一节点与该内部电路产生的一内部电压之间；一控制电路，耦接于该第一开关的一控制端，用于在该内部电压上升到一第一参考电压时，导通该第一开关，并用于在该内部电压下降到一第二参考电压时，截止该第一开关；一第一晶体管，其中该第一晶体管的一第一端耦接于该信号接点，且该第一晶体管的一控制端耦接于该第一节点；一第二晶体管，其中该第二晶体管的一第一端耦接于该第一晶体管的一第二端，且该第二晶体管的一第二端耦接于一固定电位端；以及一控制逻辑，耦接于该内部电压和该第二晶体管的一控制端，用于依据该内部电压进行运作，以控制该第二晶体管的切换运作；其中该外部电压大于该内部电压、该第一参考电压、及该第二参考电压，且第一参考电压小于该第二参考电压。

本说明书提供一种用于一电子装置中的耐高压输入输出电路的实施例，其中该电子装置包含一信号接点和一内部电路，该输入输出电路包含：一降压电路，耦接于该信号接点，用于依据该信号接点传来的一外部电压产生一调降电压；一第一节点，耦接于该降压电路的一输出端，用于提供一第一电压；一第一开关，耦接于该第一节点与该内部电路产生的一内部电压之间；一控制电路，耦接于该第一开关的一控制端，用于在该内部电压上升到一第一参考电压时，导通该第一开关，并用于在该内部电压下降到一第二参考电压时，截止该第一开关；一第三晶体管，其中该第三晶体管的一控制端耦接于该第一节点，且该第三晶体管的一第二端耦接于该信号接点；以及一反向器，耦接于该第一节点和该第三晶体管的一第一端，用于依据该第一电压进行运作，以对该第三晶体管的该第一端的信号进行处理；其中该外部电压大于该内部电压、该第一参考电压、及该第二参考电压，且第一参考电压小于该第二参考电压。

上述实施例的优点之一，是可提高输入输出电路对于外部电压的承受能力，并有效避免输入输出电路中的元件发生过度电性应力的问题，以大幅提升输入输出电路的可靠度。

本发明的其他优点将藉由以下的说明和附图进行更详细的解说。

附图说明

此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。

图1为本发明一实施例的电子装置简化后的功能方块图。

图2至图7为图1中的输入输出电路的不同实施例简化后的功能方块图。

具体实施方式

以下将配合相关附图来说明本发明的实施例。在附图中，相同的标号表示相同或类似的元件或流程步骤。

图1为本发明一实施例的电子装置100简化后的功能方块图。如图1所示，电子装置100包含多个耐高压的输入输出电路110、多个信号接点(pad)120、以及一内部电路130。信号接点120用于耦接电子装置100外部的高压信号端，以接收外部装置提供的外部电压VEXT。输入输出电路110耦接于信号接点120与内部电路130之间，用来作为内部电路130与外部装置间的沟通桥梁。实作上，内部电路130可以是各种用途的电路或芯片。

在实际应用上，前述的输入输出电路110可以是应用于各式通信介面(例如：HDMI、I2C、或USB等介面)中的输入输出电路。以下将搭配图2至图7来进一步说明输入输出电路110的实施与运作方式。

图2为输入输出电路110的第一实施例简化后的功能方块图。输入输出电路110包含一电压决定电路(voltage decision circuit)210、一输出缓冲电路(output buffer circuit)220、以及一输入缓冲电路(input buffer circuit)230。输出缓冲电路220用于缓冲由内部电路130传送至电子装置100外部的信号，输入缓冲电路230则用于缓冲由电子装置100外部传送至内部电路130的信号。电压决定电路210耦接于信号接点120、内部电路130、输出缓冲电路220、以及输入缓冲电路230，用于控制输出缓冲电路220和输入缓冲电路230的运作，以避免信号接点120所耦接的外部电压VEXT损坏输入输出电路110的内部元件或内部电路130的内部元件。

在本实施例中，电压决定电路210包含有第一节点211、降压电路213、二极管215、以及定电流控制器217。第一节点211耦接于内部电路130与降压电路213的一输出端，用于提供一第一电压V1。降压电路213耦接于信号接点120，用于依据信号接点120传来的外部电压VEXT产生一调降电压(reduced voltage)VR。二极管215耦接于第一节点211与内部电路130之间，用于将内部电路130产生的一内部电压VDDPST传递至第一节点211，并避免内部电压VDDPST的传递路径发生逆电流的情况。定电流控制器217耦接于第一节点211，用于控制第一节点211的输出电流，使第一节点211的输出电流保持稳定，藉此稳定第一节点211提供的第一电压V1。实作上，降压电路213可用各种能对外部电压VEXT进行降压处理的电路实现，例如串接的多个晶体管或是串接的多个电阻等等。另外，二极管215也可用类似功能的装置来取代。

如图2所示，输出缓冲电路220包含第一晶体管221、第二晶体管223、以及控制逻辑225。晶体管221的第一端耦接于信号接点120，且晶体管221的控制端耦接于第一节点211。晶体管223的第一端耦接于晶体管221的第二端，且晶体管223的第二端耦接于一固定电位端(例如接地端)。控制逻辑225耦接于第一节点211和晶体管223的控制端，用于利用第一电压V1作为工作电压来进行运作，并依据内部电路130传来的信号控制晶体管223的切换运作。实作上，晶体管221和晶体管223可用两个NMOS晶体管来实现。在晶体管221的第二端和晶体管223的第一端之间，也可串接其他的晶体管。

输入缓冲电路230包含第三晶体管231、反向器233、静电放电(ESD)保护装置235、以及时序调整电路237。晶体管231的控制端耦接于第一节点211，且晶体管231的第二端通过静电放电保护装置235耦接于信号接点120。反向器233耦接于第一节点211和晶体管231的第一端，用于利用第一电压V1作为工作电压来进行运作，以对晶体管231的第一端的信号进行处理。在本实施例中，反向器233包含串接的晶体管241及242，其中晶体管241的控制端耦接于晶体管231的第二端，而晶体管242的控制端则耦接于晶体管231的第一端。时序调整电路237耦接于反向器233的输出端，用于对反向器233输出的信号进行时序调整或电压调整，并将调整后的信号传送至内部电路130。实作上，静电放电保护装置235可用电阻元件来实现，而时序调整电路237则可用多个串接的缓冲器或反向器来实现。实作上，晶体管231可用NMOS晶体管来实现。

由前述说明可知，在图2的实施例中，第一节点211提供的第一电压V1，不仅用来控制晶体管221和231的运作，并用来作为控制逻辑225及反向器233的工作电压。

在图2的输入输出电路110中，信号接点120传来的外部电压VEXT会大于内部电路130产生的内部电压VDDPST。例如，在一实施例中，外部电压VEXT为5V、内部电压VDDPST为3.3V、调降电压VR为2.3V。当内部电路130产生的内部电压VDDPST大于降压电路213产生的调降电压VR时，第一节点211会输出内部电压VDDPST作为第一电压V1。反之，当调降电压VR大于内部电压VDDPST时，第一节点211会输出调降电压VR作为第一电压V1。

因此，当内部电路130的核心电压被关闭、或是内部电路130尚未产生内部电压VDDPST时，即使信号接点120耦接于外部电压VEXT，电压决定电路210也不会将外部电压VEXT直接传导至输出缓冲电路220、输入缓冲电路230、以及内部电路130。相对地，电压决定电路210会利用降压电路213依据外部电压VEXT产生的调降电压VR来控制输出缓冲电路220及输入缓冲电路230，以避免输出缓冲电路220及输入缓冲电路230中的元件发生过度电性应力(electrical over stress)的问题。

图3为输入输出电路110的第二实施例简化后的功能方块图。输入输出电路110包含一电压决定电路310、一输出缓冲电路320、以及一输入缓冲电路330。输出缓冲电路320用于缓冲由内部电路130传送至电子装置100外部的信号，输入缓冲电路330则用于缓冲由电子装置100外部传送至内部电路130的信号。电压决定电路310耦接于信号接点120、内部电路130、输出缓冲电路320、以及输入缓冲电路330，用于控制输出缓冲电路320和输入缓冲电路330的运作，以避免信号接点120所耦接的外部电压VEXT损坏输入输出电路110的内部元件或内部电路130的内部元件。

在本实施例中，电压决定电路310包含有第一节点211、降压电路213、定电流控制器217、第一开关311、以及控制电路315。第一节点211耦接于内部电路130与降压电路213的输出端，用于提供第一电压V1。降压电路213耦接于信号接点120，用于依据信号接点120传来的外部电压VEXT产生调降电压VR。定电流控制器217耦接于第一节点211，用于控制第一节点211的输出电流，使第一节点211的输出电流保持稳定，藉此稳定第一节点211提供的第一电压V1。第一开关311耦接于第一节点211与内部电路130产生的内部电压VDDPST之间。控制电路315耦接于第一开关311的控制端，用于在内部电压VDDPST从0V上升到一第一参考电压Vref1时，导通(turn on)第一开关311，并用于在内部电压VDDPST从3.3V下降到一第二参考电压Vref2时，截止(turn off)第一开关311。在图3的实施例中，信号接点120传来的外部电压VEXT大于第一参考电压Vref1、第二参考电压Vref2、以及内部电路130产生的内部电压VDDPST，且第一参考电压Vref1小于第二参考电压Vref2。

如图3所示，输出缓冲电路320与前述的输出缓冲电路220很类似，差别之一在于输出缓冲电路320中的控制逻辑225是耦接于内部电压VDDPST和晶体管223的控制端，以利用内部电压VDDPST作为工作电压来进行运作，并依据内部电路130传来的信号控制晶体管223的切换运作。输出缓冲电路320中的其他元件的实施与运作方式，都于前述输出缓冲电路220中的对应元件相同。因此，有关前述输出缓冲电路220中的其他元件的运作和实施方式的说明，也适用于输出缓冲电路320中。

输入缓冲电路330与前述的输入缓冲电路230很类似，差别之一在于输入缓冲电路330中的反向器333是耦接于内部电压VDDPST和晶体管231的第一端，以利用内部电压VDDPST作为工作电压来进行运作，以对晶体管231的第一端的信号进行处理。反向器333和内部电压VDDPST之间可设置一二极管339或类似功能的装置，用于将内部电路130产生的内部电压VDDPST传递至反向器333，并避免内部电压VDDPST的传递路径发生逆电流的情况。在本实施例中，反向器333包含串接的晶体管341及342，其中晶体管341的控制端和晶体管342的控制端都耦接于晶体管231的第一端。输入缓冲电路330中的其他元件的实施与运作方式，都于前述输入缓冲电路230中的对应元件相同。因此，有关前述输入缓冲电路230中的其他元件的运作和实施方式的说明，也适用于输入缓冲电路330中。

如图3所示，电压决定电路310中的控制电路315包含第二开关352、第三开关353、第四开关354、第一比较电路361、以及第二比较电路362。第二开关352耦接于一第二电压V2与第一开关311的控制端之间。第三开关353耦接于一第三电压V3与第一开关311的控制端之间。第四开关354耦接于第一节点211与第一开关311的控制端之间。第一比较电路361耦接于第二开关352的控制端，用于比较内部电压VDDPST与第一参考电压Vref1，以控制第二开关352的切换。第二比较电路362耦接于第三开关353的控制端，用于比较内部电压VDDPST与第二参考电压Vref2，以控制第三开关353和第四开关354的切换。

实作上，控制电路315中的不同功能方块可分别用不同的电路元件来实现。或者，也可用同一电路元件来同时实现控制电路315中的不同功能方块的功能。例如，第一开关311、第三开关353、以及第四开关354皆可用PMOS晶体管来实现，而第二开关352可用NMOS晶体管来实现。或者，可用一单一NMOS晶体管来同时实现第二开关352和第一比较电路361两者的功能，并可用一单一PMOS晶体管来同时实现第三开关353和第二比较电路362两者的功能。

在图3的输入输出电路110中，信号接点120传来的外部电压VEXT大于第一参考电压Vref1、第二参考电压Vref2、以及内部电路130产生的内部电压VDDPST。第一参考电压Vref1小于第二参考电压Vref2，而第二电压V2则小于第三电压V3。另外，第一参考电压Vref1的大小可以是固定，也可以是与第二电压V2的大小成正比例关系。同样地，第二参考电压Vref2的大小可以是固定，也可以是与第三电压V3的大小成正比例关系。

例如，在一实施例中，外部电压VEXT为5V、内部电压VDDPST为3.3V、调降电压VR为2.5V、第二电压V2为2V、第三电压V3为2.9V、第一参考电压Vref1可为第二电压V2加上一第一预定值Vth1(例如0.5V)、第二参考电压Vref2为第三电压V3减去一第二预定值Vth2(例如0.5V)。前述说明可知，在图3的实施例中，第一节点211输出的第一电压V1，只用来控制晶体管221和231的运作，而不作为控制逻辑225及反向器333的工作电压。

因此，当内部电路130的核心电压被关闭、且内部电路130尚未产生内部电压VDDPST时，若信号接点120耦接到外部电压VEXT，则第一节点211上的第一电压V1会因负载降低而随着调降电压VR迅速拉升至2.5V，不仅可避免输出缓冲电路320及输入缓冲电路330中的元件发生过度电性应力的问题，还可有效提升输入输出电路110对于外部电压VEXT的反应速度。

之后，内部电路130会开始启动，并开始产生内部电压VDDPST。当内部电压VDDPST从0V逐渐上升到3.3V的过程中，控制电路315会利用比较电路361和362，将内部电压VDDPST与第一参考电压Vref1和第二参考电压Vref2进行比较。在内部电压VDDPST尚未提升到第一参考电压Vref1的大小(例如2.5V)前，控制电路315都不会导通第一开关311，因此，第一节点211提供的第一电压V1会维持在2.5V。当内部电压VDDPST上升到大于第一参考电压Vref1时，比较电路361会导通第二开关352，以将第二电压V2导通至第一开关311的控制端，以导通第一开关311，使第一节点211连接到内部电压VDDPST。接着，第一节点211提供的第一电压V1便会随着内部电压VDDPST逐渐上升到3.3V。因此，在内部电压VDDPST从0V逐渐上升到3.3V的过程中，第一节点211提供的第一电压V1皆可有效避免输出缓冲电路320及输入缓冲电路330中的元件发生过度电性应力的问题。

之后，当电子装置100决定关闭内部电路130的核心电压，停止内部电路130的运作(包括停止产生内部电压VDDPST)时，内部电压VDDPST便会从3.3V逐渐下降。在内部电压VDDPST下降到第二参考电压Vref2的大小(例如2.4V)前，控制电路315都会维持导通第一开关311，使得第一节点211提供的第一电压V1随着内部电压VDDPST逐渐下降。当内部电压VDDPST下降到小于第二参考电压Vref2时，比较电路362导通第三开关353，以将第三电压V3导通至第一开关311的控制端，以截止第一开关311。同时，比较电路362会导通第四开关354，使第三电压V3导通至第一节点211，以将第一电压V1迅速拉升至第三电压V3的大小，亦即2.9V。因此，在内部电压VDDPST从3.3V逐渐下降到0V的过程中，第一节点211提供的第一电压V1皆可有效避免输出缓冲电路320及输入缓冲电路330中的元件发生过度电性应力的问题。

实作上，亦可将前述图2实施例中的输出缓冲电路220及输入缓冲电路230，分别与图3实施例中的输入缓冲电路330及输出缓冲电路320搭配组合，以实现不同态样的输入输出电路。

例如，图4至图7为输入输出电路110的不同实施例简化后的功能方块图。相较于图2的实施例，图4中的输入输出电路110利用图3中的输入缓冲电路330来取代图2中的输入缓冲电路230。相较于图2的实施例，图5中的输入输出电路110利用图3中的输出缓冲电路320来取代图2中的输出缓冲电路220。相较于图3的实施例，图6中的输入输出电路110利用图2中的输入缓冲电路230来取代图3中的输入缓冲电路330。相较于图3的实施例，图7中的输入输出电路110利用图2中的输出缓冲电路220来取代图3中的输出缓冲电路320。

前述电压决定电路210的架构只是一实施例，而非局限电压决定电路210的实际实施方式。例如，在一实施例中，也可以将电压决定电路210中的定电流控制器217省略。实作上，也可以将前述电压决定电路310中的定电流控制器217及/或第四开关354省略。

由前述说明可知，当内部电路130的核心电压被关闭、且内部电路130尚未产生内部电压VDDPST时，即使信号接点120被耦接于电压较高的外部电压VEXT，前述各实施例的输入输出电路110中的电压决定电路210(或310)也会依据外部电压VEXT产生电压较低的调降电压VR，以控制相关的输出缓冲电路和输入缓冲电路，而不会将外部电压VEXT直接传导至输出缓冲电路、输入缓冲电路、以及内部电路130。因此，藉由前述电压决定电路210或310的运作，可提高输入输出电路110对于外部电压VEXT的承受能力，并有效避免输入输出电路110的内部元件发生过度电性应力的问题，而能大幅提升输入输出电路110的可靠度。

在说明书及申请专利范围中使用了某些词汇来指称特定的元件。然而，所属技术领域的技术人员应可理解，同样的元件可能会用不同的名词来称呼。说明书及申请专利范围并不以名称的差异作为区分元件的方式，而是以元件在功能上的差异来作为区分的基准。在说明书及申请专利范围所提及的「包含」为开放式的用语，故应解释成「包含但不限定于」。另外，「耦接」在此包含任何直接及间接的连接手段。因此，若文中描述第一元件耦接于第二元件，则代表第一元件可通过电性连接或无线传输、光学传输等信号连接方式而直接地连接于第二元件，或者通过其他元件或连接手段间接地电性或信号连接至该第二元件。

在此所使用的「及/或」的描述方式，包含所列举的其中之一或多个项目的任意组合。另外，除非说明书中特别指明，否则任何单数格的用语都同时包含复数格的涵义。

以上仅为本发明的较佳实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims

1.一种用于一电子装置中的耐高压输入输出电路，其中该电子装置包含一信号接点和一内部电路，该输入输出电路包含：

一降压电路，耦接于该信号接点，用于依据该信号接点传来的一外部电压产生一调降电压；

一第一节点，耦接于该降压电路的一输出端，用于提供一第一电压；

一第一开关，耦接于该第一节点与该内部电路产生的一内部电压之间；

一控制电路，耦接于该第一开关的一控制端，用于在该内部电压上升到一第一参考电压时，导通该第一开关，并用于在该内部电压下降到一第二参考电压时，截止该第一开关；

一第一晶体管，其中该第一晶体管的一第一端耦接于该信号接点，且该第一晶体管的一控制端耦接于该第一节点；

一第二晶体管，其中该第二晶体管的一第一端耦接于该第一晶体管的一第二端，且该第二晶体管的一第二端耦接于一固定电位端；以及

一控制逻辑，耦接于该内部电压和该第二晶体管的一控制端，用于依据该内部电压进行运作，以控制该第二晶体管的切换运作；

其中该外部电压大于该内部电压、该第一参考电压、及该第二参考电压，且第一参考电压小于该第二参考电压；

其中该控制电路包含：

一第二开关，耦接于一第二电压与该第一开关的该控制端之间；

一第一比较电路，耦接于该第二开关的一控制端，用于比较该内部电压与该第一参考电压，以控制该第二开关的切换；

一第三开关，耦接于一第三电压与该第一开关的该控制端之间；以及

一第二比较电路，耦接于该第三开关的一控制端，用于比较该内部电压与该第二参考电压，以控制该第三开关的切换。

2.如权利要求1所述的输入输出电路，其另包含：

一第三晶体管，其中该第三晶体管的一控制端耦接于该第一节点，且该第三晶体管的一第二端耦接于该信号接点；以及

一反向器，耦接于该内部电压和该第三晶体管的一第一端，用于依据该内部电压进行运作，以对该第三晶体管的该第一端的信号进行处理。

3.如权利要求1所述的输入输出电路，其另包含：

一反向器，耦接于该第一节点和该第三晶体管的一第一端，用于依据该第一电压进行运作，以对该第三晶体管的该第一端的信号进行处理。

4.如权利要求1至3中任一项所述的输入输出电路，其另包含：

一定电流控制器，耦接于该第一节点，用于控制该第一节点的输出电流。

5.如权利要求1所述的输入输出电路，其中该控制电路另包含：

一第四开关，耦接于该第一节点与该第一开关的该控制端之间；

其中该第二比较电路，会依据该内部电压与该第二参考电压的比较结果控制该第四开关的切换。

6.如权利要求5所述的输入输出电路，其中该第二开关和该第一比较电路是用一单一晶体管实现，且该第三开关和该第二比较电路是用另一单一晶体管实现；

其中该第一参考电压的大小与该第二电压的大小成正比例关系、该第二参考电压的大小与该第三电压的大小成正比例关系、且该第二电压小于该第三电压。

7.如权利要求1所述的输入输出电路，其中该第二开关和该第一比较电路是用一单一晶体管实现，且该第三开关和该第二比较电路是用另一单一晶体管实现。

8.如权利要求1所述的输入输出电路，其中该第二开关和该第一比较电路是用一单一晶体管实现。

9.如权利要求1所述的输入输出电路，其中该第三开关和该第二比较电路是用一单一晶体管实现。

10.一种用于一电子装置中的耐高压输入输出电路，其中该电子装置包含一信号接点和一内部电路，该输入输出电路包含：

一反向器，耦接于该第一节点和该第三晶体管的一第一端，用于依据该第一电压进行运作，以对该第三晶体管的该第一端的信号进行处理；

其中该控制电路包含：

11.如权利要求10所述的输入输出电路，其另包含：

一控制逻辑，耦接于该第一节点和该第二晶体管的一控制端，用于依据该第一电压进行运作，以控制该第二晶体管的切换运作。

12.如权利要求10至11中任一项所述的输入输出电路，其另包含：

13.如权利要求10所述的输入输出电路，其中该控制电路另包含：

14.如权利要求13所述的输入输出电路，其中该第二开关和该第一比较电路是用一单一晶体管实现，且该第三开关和该第二比较电路是用另一单一晶体管实现；

15.如权利要求10所述的输入输出电路，其中该第二开关和该第一比较电路是用一单一晶体管实现，且该第三开关和该第二比较电路是用另一单一晶体管实现。

16.如权利要求10所述的输入输出电路，其中该第二开关和该第一比较电路是用一单一晶体管实现。

17.如权利要求10所述的输入输出电路，其中该第三开关和该第二比较电路是用一单一晶体管实现。