CN103811424A - 全压接封装高压半导体器件 - Google Patents

全压接封装高压半导体器件 Download PDF

Info

Publication number
CN103811424A
CN103811424A CN201210448143.XA CN201210448143A CN103811424A CN 103811424 A CN103811424 A CN 103811424A CN 201210448143 A CN201210448143 A CN 201210448143A CN 103811424 A CN103811424 A CN 103811424A
Authority
CN
China
Prior art keywords
high voltage
shell
molybdenum disk
closure
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201210448143.XA
Other languages
English (en)
Other versions
CN103811424B (zh
Inventor
刘鹏
张桥
颜家圣
吴拥军
孙亚男
杨宁
林煜风
张明辉
李娴
任丽
刘小俐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HUBEI TECH SEMICONDUCTORS Co Ltd
Original Assignee
HUBEI TECH SEMICONDUCTORS Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HUBEI TECH SEMICONDUCTORS Co Ltd filed Critical HUBEI TECH SEMICONDUCTORS Co Ltd
Priority to CN201210448143.XA priority Critical patent/CN103811424B/zh
Publication of CN103811424A publication Critical patent/CN103811424A/zh
Application granted granted Critical
Publication of CN103811424B publication Critical patent/CN103811424B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Die Bonding (AREA)
  • Thyristors (AREA)

Abstract

本发明的名称为全压接封装高压半导体器件,属于高压半导体器件技术领域。它主要是解决现有芯片和电极片通过焊料高温焊结而存在焊接应力和焊接空洞的问题。它的主要特征是:管壳下封接件、下钼圆片、半导体芯片、上钼圆片、门极引线组件和管壳上封接件依次为压接接触;管壳上封接件中心设有安装孔;上钼圆片中心设有定位孔,门极引线组件卡入该定位孔内。本发明具有可消除芯片高温焊接产生的形变和应力,能满足电压5000V以上或芯片直径4吋及以上的高压半导体器件要求的特点,主要用于高压软启动电源、高压静止无功补偿电源、高压脉冲功率电源、高压直流输电等领域的高压半导体器件。

Description

全压接封装高压半导体器件
技术领域
本发明涉及高压半导体器件,具体为全压接封装高压半导体器件,主要应用于高压软启动电源、高压静止无功补偿电源、高压脉冲功率电源、高压直流输电等领域。
背景技术
传统的半导体器件芯片制造,采用芯片和电极片通过焊料高温焊结而成,存在焊接应力和焊接空洞,但随着半导体器件电压的不断提高和芯片直径的不断加大,特别是芯片直径达到4吋以上、电压达到5000V以上时,高温焊接芯片的形变应力使其可靠性已无法满足高压产品和大电流产品的要求,急需采用新的半导体器件结构和新的半导体工艺技术来满足新的需求。
发明内容
本发明针对上述不足,提供了全新内部结构的半导体器件——全压接封装高压半导体器件,消除了芯片高温焊接产生的形变和应力,能满足电压5000V以上或芯片直径4吋以上的高压半导体器件要求。
本发明通过以下技术方案实现:一种全压接封装高压半导体器件,包括管壳下封接件、下钼圆片、半导体芯片、上钼圆片、门极引线组件和管壳上封接件,其特征是:所述管壳上封接件中心设有安装孔;所述上钼圆片中心设有定位孔,门极引线组件卡入该定位孔内;管壳下封接件、下钼圆片、半导体芯片、上钼圆片、门极引线组件和管壳上封接件依次为压接接触。上述部件在元件装压外部电极或散热器时,管壳下封接件与管壳上封接件之间受外部压力作用而使内部部件实现全压接接触。
本发明技术解决方案中所述的管壳下封接件与管壳上封接件内形成密封腔体,该密封腔体内充有压力低于外部大气压的惰性气体,从而既保证各部件相互接触良好,又防止芯片高压打火。
本发明技术解决方案中所述的半导体芯片的两个PN结的边缘台面造型采用两面双负角台面造型;两面双负角台面造型各面的负角可以是一个负角或两个不同角度的角构成的负角,负角θ大小为:0.5°≤θ≤35°。
本发明技术解决方案中所述的半导体芯片边缘两面双负角台面设有环形直角圆柱形绝缘保护硅胶环,双面表面台面保护采用多层高纯度高绝缘性的有机保护材料进行表面钝化。
本发明技术解决方案中所述的硅胶环外层表面设有凹槽,增加爬电距离。
本发明技术解决方案中所述的上钼圆片、下钼圆片的上下表面和管壳上封接件、管壳下封接件内外台面为研磨面,面平面度和平行度要求小于20μm。
本发明技术解决方案中所述的上钼圆片、下钼圆片的表面涂镀钝化层,防止上、下钼圆片热氧化。
本发明技术解决方案中所述的半导体芯片阴阳极表面涂覆厚度为10μm∽50μm的金属导电层。
本发明技术解决方案中所述的下钼圆片中心设有定位盲孔;所述管壳下封接件中心设有安装盲孔;安装盲孔内安装有定位柱,并与定位盲孔配合。
本发明技术解决方案中所述的半导体芯片的晶片原始材料为N型<100>晶向高阻单晶硅片或N型<111>晶向高阻单晶硅片,并采用三氯氧磷吸收工艺技术对原始单晶片进行预吸收处理;半导体芯片晶片内部微观纵向结构由P+P1N1P2N2对称结构构成,其中,P1区、P2区为双层Al扩散形成的P1区、P2区。
本发明由于采用由管壳下封接件、下钼圆片、半导体芯片、上钼圆片、门极引线组件和管壳上封接件构成的全压接封装高压半导体器件,因而半导体芯片与上、下钼圆片直接压接而不用再高温焊结,这样就消除了芯片高温焊结而产生的形变和应力,进而保证了器件特性的稳定性和可靠性,有利于半导体器件向更大直径、更高电压发展;加上半导体芯片生产用原始硅片优选<100>晶向高阻硅片,与常规的<111>晶向硅片相比压接强度更高,也就保证了半导体芯片具有更好的抗压强度而不易破碎。
本发明由于在半导体芯片的两个PN结边缘采用台面造型,并采用两面双负角台面造型工艺,降低了表面电场强度,有利于半导体芯片击穿电压的提高,其台面造型角度θ大小为:0.5°≤θ≤35°;与的单面台面造型相比,在工艺上既简单易行容易实现,又有利于台面表面保护,同时减少了阴极面、阳极面导电面积的损失,利于芯片通流能力提高;双负角造型与双正角造型相比,击穿电压增加慢,相对稳定性好,不易击穿。
本发明由于在半导体芯片晶片内部微观纵向结构由P+P1N1P2N2对称结构,且P+P1N1P2N2对称结构采用AL-AL-P-B每种杂质源分别沉积、分别推进扩散、多次氧化光刻形成,P1区、P2区通过采用较高表面浓度的双层Al扩散技术,分别进行两次高真空Al预沉积和两次高温Al推进扩散,形成一次低浓度深结Al和二次高浓度浅结Al,进而解决了元件耐压与其他特性间的矛盾,不但实现了具有超高阻断电压,同时兼顾提高元件的dv/dt耐量、导通特性、高温特性。与以往的芯片制造扩散工艺相比,可以制造更高阻断电压、更优器件特性的半导体芯片。
本发明由于在半导体芯片边缘的台面造型保护上采用强电场绝缘保护技术,使半导体芯片能承担较大的雪崩击穿电压而不易击穿;强电场绝缘保护技术具体为:双面台面保护,采用多层高纯度高绝缘性的有机保护材料进行表面钝化,提高了器件的稳定性和可靠性。半导体芯片外层双面台面保护硅胶环采用硅橡胶成型技术进行加工,其外观为环形直角圆柱形,增加了表面爬电距离,更有利于半导体芯片承受更高的表面击穿电压;同时也有利于半导体芯片双面中心放置上、下钼圆片,利用硅胶环内园对上、下钼圆片进行定位。
本发明具有可消除芯片高温焊接产生的形变和应力,能满足电压5000V以上或芯片直径4吋以上的高压半导体器件要求的特点。本发明主要用于高压软启动电源、高压静止无功补偿电源、高压脉冲功率电源、高压直流输电等领域的高压半导体器件。
附图说明
图1为本发明全压接封装高压半导体器件结构示意图。
图2为本发明半导体芯片边缘及硅胶环的结构示意图。
图3为本发明半导体芯片边缘及带凹槽硅胶环的结构示意图。
图4为本发明半导体芯片两个PN结边缘台面造型结构示意图。
图5为本发明半导体芯片晶片内部微观纵向结构示意图。
具体实施方式
下面结合图1至图5对本发明作进一步说明。
如图1所示。全压接封装高压半导体器件,由管壳下封接件1、下钼圆片2、半导体芯片3、上钼圆片4、门极引线组件6、管壳上封接件5采用冷压封装而成。管壳上封接件5中心开孔安装门极引线组件6,门极引线组件6高出管壳上封接件5表面,卡入上钼圆片4中心通孔,对上钼圆片定位。器件台面直径D为:23mm≤D≤140mm,管壳厚度H为:23mm≤H≤40mm。器件内部半导体芯片3与上、下钼圆片2、4和管壳上、下封接件1、5之间在外部压力作用下实现全压接接触,上、下钼圆片2、4上下表面和管壳上下封接件1、5内外台面采用研磨工艺加工,表面平面度和平行度要求小于20μm。上、下钼圆片2、4表面涂镀钝化材料,防止钼圆片热氧化;半导体芯片3阴阳极表面涂覆厚度为10μm∽50μm的金属导电层。器件内部先抽真空,再充惰性气体,通过对器件内充气量和内部气压的精确控制,使内部气压低于外部气压,从而既保证各部件相互接触良好,又防止芯片高压打火。下钼圆片2和管壳下封接件1中心也可以开盲孔,安装定位柱进行定位。
采用全压接封装工艺后,半导体芯片3与上、下钼圆片2、4直接压接而不用烧结,消除了芯片因烧结变形而产生的应力,更利于芯片向更大直径和更高电压发展。半导体芯片3生产用原始硅片优选<100>晶向高阻硅片,与常规的<111>晶向硅片相比,压接强度更高。
如图2、图3所示。半导体芯片3边缘双面台面表面保护,采用多层高纯度高绝缘性的有机保护材料进行表面钝化,使芯片能承担较大的雪崩击穿电压而不易击穿。内外双层台面钝化保护,提高了元件的稳定性和可靠性。第一层台面保护层,采用较稀的高纯度高绝缘性的有机保护材料,利用自制的专用设备——硅片双面自动涂胶甩胶机(实用新型专利号:201120482060.3),对晶片3进行台面双面涂胶保护;第二层台面保护层,采用较厚的高纯度高绝缘性的硅橡胶对台面双面及边缘进行模具注胶成型保护,硅胶环7、8外观为环形直角圆柱形;半导体芯片3双面中心放置上、下钼圆片4、2,并利用保护胶内园对上、下钼圆片4、2进行定位。硅胶环8上下表面,也可以有凹槽9增加爬电距离。
如图4所示。半导体芯片3的两个PN结边缘的台面造型,采用两面双负角台面造型工艺,既降低了表面电场强度,有利于芯片击穿电压的提高,又减少了阴极面、阳极面导电面积的损失;其台面造型角度θ大小为:0.5°≤θ≤35°。在工艺上,利用自制的专用设备—晶片大角磨角机,对晶片两面分别采用机械控制、单面自动磨角进行台面造型,既简单易行,又易于台面保护。负角还可以是两个角θ1、θ2。
如图5所示。半导体芯片3晶片内部微观纵向结构由P+P1N1P2N2对称结构构成。P+P1N1P2N2对称结构采用Al-Al-P-B每种杂质源分别沉积、分别扩散推进、多次氧化光刻形成。P1区、P2区通过采用双层Al扩散技术,分别进行两次高真空Al预沉积和两次高温Al推进扩散,形成的一次低浓度深结Al和二次高浓度浅结Al,进而解决了元件耐压与其他特性间的矛盾,不但实现了具有超高阻断电压,同时兼顾提高元件的dv/dt耐量、导通特性、高温特性。N2区扩散通过采用磷预沉积和高温推进氧化两次扩散完成;P+区扩散通过采用喷B涂源和高温推进扩散完成,利于与导电层形成良好的欧姆接触。
晶片扩散采用长少子寿命吸收技术。在晶片扩散中,引入三氯氧磷吸收工艺对原始硅单晶片进行n+层杂质吸收处理;同时,在扩散氧化过程中掺入三氯乙烷氧化清洗管道吸收杂质,并在阳极面喷硼作p+扩散杂质吸收。通过采用多次杂质吸收工艺,减少了硅片原始少子寿命的降低,大大提高了半导体芯片的少子寿命和参数均匀性,进而保证了元件参数的一致性和稳定性。

Claims (10)

1.一种全压接封装高压半导体器件,包括管壳下封接件(1)、下钼圆片(2)、半导体芯片(3)、上钼圆片(4)、门极引线组件(6)和管壳上封接件(5),其特征是:所述管壳上封接件(5)中心设有安装孔;所述上钼圆片(4)中心设有定位孔,门极引线组件(6)卡入该定位孔内;管壳下封接件(1)、下钼圆片(2)、半导体芯片(3)、上钼圆片(4)、门极引线组件(6)和管壳上封接件(5)依次为压接接触。
2.根据权利要求1所述的全压接封装高压半导体器件,其特征在于:所述管壳下封接件(1)与管壳上封接件(5)内形成密封腔体,该密封腔体内充有低于外部大气压的惰性气体。
3.根据权利要求1所述的全压接封装高压半导体器件,其特征在于:所述半导体芯片(3)的两个PN结的边缘台面造型采用两面双负角台面造型;两面双负角台面造型,各面的负角是一个负角或两个不同角度的角构成的负角,负角θ大小为:0.5°≤θ≤35°。
4.根据权利要求3所述的全压接封装高压半导体器件,其特征在于:所述半导体芯片(3)边缘两面双负角台面设有环形直角圆柱形绝缘保护硅胶环(7、8)。
5.根据权利要求4所述的全压接封装高压半导体器件,其特征在于:所述硅胶环(8)外层表面设有凹槽(9)。
6.根据权利要求1或2所述的全压接封装高压半导体器件,其特征在于:所述上钼圆片(4)、下钼圆片(2)的上下表面和管壳上封接件(5)、管壳下封接件(1)内外台面为研磨面。
7.根据权利要求1所述的全压接封装高压半导体器件,其特征在于:所述上钼圆片(4)、下钼圆片(2)的表面涂镀钝化层。
8.根据权利要求1所述的全压接封装高压半导体器件,其特征在于:所述半导体芯片(3)阴阳极表面涂覆厚度为10μm∽50μm的金属导电层。
9.根据权利要求1或2所述的全压接封装高压半导体器件,其特征在于:所述下钼圆片(2)中心设有定位孔;所述管壳下封接件(1)中心设有安装盲孔;定位孔内安装有定位柱。
10.根据权利要求1所述的全压接封装高压半导体器件,其特征在于:所述半导体芯片(3)的晶片原始材料为N型<100>晶向高阻单晶硅片或N型<111>晶向高阻单晶硅片,并采用三氯氧磷吸收工艺技术对原始单晶片进行预吸收处理;半导体芯片(3)晶片内部微观纵向结构由P+P1N1P2N2对称结构构成,其中,P1区、P2区为双层Al扩散形成的P1区、P2区。
CN201210448143.XA 2012-11-12 2012-11-12 全压接封装高压半导体器件 Active CN103811424B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210448143.XA CN103811424B (zh) 2012-11-12 2012-11-12 全压接封装高压半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210448143.XA CN103811424B (zh) 2012-11-12 2012-11-12 全压接封装高压半导体器件

Publications (2)

Publication Number Publication Date
CN103811424A true CN103811424A (zh) 2014-05-21
CN103811424B CN103811424B (zh) 2017-08-29

Family

ID=50708003

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210448143.XA Active CN103811424B (zh) 2012-11-12 2012-11-12 全压接封装高压半导体器件

Country Status (1)

Country Link
CN (1) CN103811424B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109686705A (zh) * 2018-12-18 2019-04-26 董志良 一种igbt器件封装结构
CN111081642A (zh) * 2019-11-04 2020-04-28 全球能源互联网研究院有限公司 一种压接型功率器件封装结构和封装方法
CN111261619A (zh) * 2019-11-22 2020-06-09 湖北台基半导体股份有限公司 悬浮压接功率半导体模块
CN113097152A (zh) * 2021-02-26 2021-07-09 西安中车永电电气有限公司 一种地铁供电24脉波整流柜用智能型半导体器件

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1937243B (zh) * 2006-10-19 2010-08-11 株洲南车时代电气股份有限公司 一种功率器件的防爆方法及装置
CN101615602B (zh) * 2009-07-31 2012-08-15 株洲南车时代电气股份有限公司 一种半导体器件及测试模具、测试方法
CN102201434A (zh) * 2010-11-26 2011-09-28 宜昌市晶石电力电子有限公司 一种高频晶闸管
CN202120918U (zh) * 2011-07-04 2012-01-18 润奥电子(扬州)制造有限公司 压接式igbt器件
CN202888149U (zh) * 2012-11-12 2013-04-17 湖北台基半导体股份有限公司 全压接封装高压半导体器件

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109686705A (zh) * 2018-12-18 2019-04-26 董志良 一种igbt器件封装结构
CN109686705B (zh) * 2018-12-18 2020-06-12 董志良 一种igbt器件封装结构
CN111081642A (zh) * 2019-11-04 2020-04-28 全球能源互联网研究院有限公司 一种压接型功率器件封装结构和封装方法
CN111261619A (zh) * 2019-11-22 2020-06-09 湖北台基半导体股份有限公司 悬浮压接功率半导体模块
CN113097152A (zh) * 2021-02-26 2021-07-09 西安中车永电电气有限公司 一种地铁供电24脉波整流柜用智能型半导体器件

Also Published As

Publication number Publication date
CN103811424B (zh) 2017-08-29

Similar Documents

Publication Publication Date Title
CN202888149U (zh) 全压接封装高压半导体器件
CN103730430B (zh) 一种台面大功率半导体器件多层复合膜钝化结构及其制备工艺
CN100459151C (zh) 具有内透明集电极的绝缘栅双极晶体管
CN103811424A (zh) 全压接封装高压半导体器件
CN102683402A (zh) 一种平面栅电荷存储型igbt
CN106252390A (zh) 一种沟槽‑场限环复合终端结构及其制备方法
CN104616986B (zh) 一种快恢复二极管的制备方法
CN208385408U (zh) 一种低容结构的低残压esd浪涌防护器件
CN203871337U (zh) 沟槽型igbt器件
CN103531616B (zh) 一种沟槽型快恢复二极管及其制造方法
CN207068865U (zh) 一种大电流高速高可靠性npn型功率晶体管
CN203521427U (zh) 基于高能离子注入方式的通道分压场效应管
CN113161238B (zh) 高温度特性门极灵敏型触发可控硅芯片的制作工艺
CN108054195A (zh) 半导体功率器件及其制作方法
CN207250522U (zh) 一种逆向阻断型igbt
CN103745987B (zh) 一种场限环-负斜角复合终端结构
CN105097908A (zh) 一种超高速脉冲晶闸管及其制造方法
CN209626219U (zh) 一种半导体功率器件
CN205984993U (zh) 一种垂直型半导体器件的双面终端结构
CN203871338U (zh) 一种超高速脉冲晶闸管
CN203659837U (zh) 一种台面大功率半导体器件多层复合膜钝化结构
CN205992533U (zh) 一种具有三维结构的半导体晶圆
CN202948930U (zh) 一种半导体器件
CN201741700U (zh) 带浮置埋层的碳化硅高压p型金属氧化物半导体管
CN101872785B (zh) 带浮置埋层的碳化硅高压p型金属氧化物半导体管及方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant