CN103811371A - 堆栈式半导体封装构件的测试设备及其测试方法 - Google Patents

Abstract

本发明有关于一种堆栈式半导体封装构件的测试设备及其测试方法，主要利用升降取放装置来加载或载出第一芯片于测试座上，并由升降旋臂来驱使容置有第二芯片的芯片置放模块移位至升降取放装置与测试座之间。接着，升降取放装置连同芯片置放模块下压进行测试；待测试完毕，升降取放装置与芯片置放模块上升，而升降旋臂驱使芯片置放模块移出而位于升降取放装置的一侧。据此，于本发明以全自动化的方式对堆栈式半导体封装构件进行测试，以大幅提高测试效率、以及测试准确率，并且可显著降低成本支出。

Description

堆栈式半导体封装构件的测试设备及其测试方法

技术领域

本发明关于一种堆栈式半导体封装构件的测试设备及其测试方法，尤指一种适用于检测堆栈式(Package on Package)半导体封装构件的电性特性或功能的测试设备及其测试方法。

背景技术

随着行动多媒体产品的普及、对更高数字讯号处理、具有更高储存容量、以及灵活性电子装置的迫切需求，堆栈式封装(stacked package on package，PoP)应用正快速成长。

请参阅图5，图5是一般常见堆栈式半导体封装构件的示意剖视图。所谓堆栈式封装技术是将两个或更多组件，以垂直堆栈或是背部搭载的方式封装。如图中所示，一般常见包括一底层芯片91、及一顶层芯片92，其中底层芯片91通常整合数字或混合讯号逻辑组件，例如基频、应用或多媒体处理器；而在顶层芯片92中通常整合内存，例如DRAM或Flash。据此，堆栈式封装的优势在于，比传统并排排列的封装方式占用更少的印刷电路板(PCB)空间并简化电路板设计，且又可通过内存与逻辑电路的直接联机来改善频率效能表现。

再者，在半导体封装测试的制程中，一般堆栈式半导体封装构件通常系于堆栈封装前，先将顶层芯片92与底层芯片91分别测试，待二者都通过测试后，再予层叠、打线、封装而完成最终产品。然而，目前底层芯片91的测试通常需要搭配顶层的内存芯片方可进行功能性测试，故底层芯片91的测试方式明显较一般单纯的电子组件测试为复杂。

再且，现有技术底层芯片91的测试方式以人工目测、手动的方式进行，其主要通过人员目测将顶层芯片92与底层芯片91对位后，再人工手动进行测试。然而，此一传统人工的方式，很容易会因为操作人员的误判或操作上的瑕疵导致测试失效，从而降低了测试准确率且又无端地耗费成本，此外人工测试方式的效率也始终无法提升。

由此可知，如何达成一种能够进行全自动化测试，而可大幅提高测试效率、及准确率，进而显著降低成本的堆栈式半导体封装构件的测试设备及其测试方法，实为产业上的一种迫切需要。

发明内容

本发明的主要目的是在提供一种堆栈式半导体封装构件的测试设备及其测试方法，以能以全自动化的方式对堆栈式半导体封装构件的底层芯片进行测试，以大幅提高测试效率、以及测试准确率，并且可显著降低成本支出。

为达成上述目的，本发明一种堆栈式半导体封装构件的测试设备，主要包括主控制器、升降取放装置、测试座、升降旋臂、以及芯片置放模块。其中，测试座用以容置第一芯片，且测试座位于升降取放装置下方；升降旋臂位于升降取放装置的一侧；芯片置放模块组设于升降旋臂上，而芯片置放模块容置有一第二芯片，且芯片置放模块的下表面设有若干接触端子，第二芯片电性连接至若干接触端子。此外，主控制器电性连接升降取放装置、测试座、升降旋臂、及芯片置放模块；主控制器控制升降取放装置于测试座上加载或载出第一芯片；主控制器控制升降旋臂以驱使芯片置放模块升降及旋转而移位于升降取放装置与测试座之间或位于升降取放装置的一侧；而且，主控制器控制升降取放装置连同芯片置放模块下降使若干接触端子电性连接于测试座上的第一芯片并进行测试。

据此，本发明的堆栈式半导体封装构件的测试设备主要是由一升降旋臂，而使容置有第二芯片的芯片置放模块可选择地移位于升降取放装置与测试座之间或位于升降取放装置的一侧，以利升降取放装置移载取放芯片或下压结合芯片置放模块以进行测试。

优选的是，本发明的升降取放装置的下表面可设置一吸取头；而主控制器可控制芯片置放模块移入升降取放装置与测试座之间并与升降取放装置的下表面接合，且主控制器可控制吸取头对应吸附第二芯片。据此，本发明的吸取头除了可以取放第一芯片外，并可充当判断芯片置放模块与升降取放装置是否完整接合的感测装置。详细地说，在芯片置放模块与升降取放装置接合时，由吸取头吸附第二芯片，可用以判断测试芯片置放模块与升降取放装置是否完整接合，因一旦芯片置放模块未完整接合升降取放装置时，第二芯片的上表面与吸取头间必留有余隙，此时二者无法密封贴合而构成负压，由此便可得知接合出错，故可辅助芯片置放模块与升降取放装置对位接合的判断。

再者，本发明的测试设备可更包括一位置传感器，其可设置于升降旋臂上并电性连接主控制器，而位置传感器可用于侦测芯片置放模块的位置。即，本发明可通过位置传感器来感测芯片置放模块的实际位置或感测升降旋臂的动作或其所在方位，由此辅助芯片置放模块的定位。

另外，本发明的测试设备可更包括一梭车，其电性连接主控制器；而主控制器可控制梭车选择地移入升降取放装置与测试座之间或远离升降取放装置，且梭车可用于载送第一芯片。据此，本发明可以通过梭车运载待测或完测的第一芯片，以供升降取放装置取放，由此提高芯片的搬运效率。

优选的是，本发明测试设备的芯片置放模块可包括一缓冲垫、及一芯片承载座，缓冲垫可设置于芯片承载座上，而第二芯片容置于芯片承载座上。即，本发明可由缓冲垫的设置，而在芯片置放模块与升降取放装置接合时，可有效避免二者的碰撞，起了缓冲的功效。

此外，本发明测试设备的升降取放装置可更包括一空气阻尼器，而吸取头可设置空气阻尼器下方。据此，本发明可由空气阻尼器以避免升降取放装置于取放第一芯片时、或与芯片置放模块接合时、抑或下压进行测试时组件间的碰撞或撞击，同样起了缓冲的功效。

为达成前述目的，本发明一种堆栈式半导体封装构件的测试方法，包括以下步骤：首先，一升降取放装置加载一第一芯片至一测试座内；再者，一升降旋臂驱使一芯片置放模块移入升降取放装置与测试座之间，而芯片置放模块上容置一第二芯片，且芯片置放模块的下表面设有若干接触端子，第二芯片电性连接至若干接触端子；接着，升降取放装置与芯片置放模块下降，并下压使若干接触端子电性连接测试座上的第一芯片并进行测试；又，升降取放装置与芯片置放模块上升，而升降旋臂驱使芯片置放模块移出而位于升降取放装置的一侧；最后，升降取放装置自测试座载出已完测的第一芯片。

据此，于本发明堆栈式半导体封装构件的测试方法中，主要由当测试状态与非测试状态时，通过将第二芯片的芯片置放模块可选择地移位于升降取放装置与测试座之间或位于升降取放装置的一侧，以利升降取放装置移载取放芯片，或下压结合芯片置放模块进而使第二芯片电性接触第一芯片而进行测试。

优选地，本发明的升降取放装置的下表面设置有一吸取头；而在芯片置放模块移入升降取放装置与测试座之间时，芯片置放模块与升降取放装置的下表面接合，并使吸取头对应吸附第二芯片。即，可由此判断测试芯片置放模块与升降取放装置是否已完整接合，以辅助芯片置放模块与升降取放装置间的对位。

另外，本发明所提供的测试方法中，在芯片置放模块移入升降取放装置与测试座间的步骤时，升降旋臂可驱使芯片置放模块旋入升降取放装置与测试座之间后，升降旋臂可驱使芯片置放模块上升而与升降取放装置的下表面接合。当然，本发明不以此为限，也可采用由升降取放装置下降使二者接合的方式。

再且，本发明所提供的测试方法中，可于升降取放装置连同芯片置放模块上升后，升降旋臂可驱使芯片置放模块单独下降脱离并旋出而位于升降取放装置的一侧。当然，本发明不以此为限，也可采用芯片置放模块固定不动让升降取放装置直接上升脱离的方式。

附图说明

图1是本发明一优选实施例的系统架构图。

图2A至图2C是本发明一优选实施例主要步骤的示意图。

图3是本发明一优选实施例在测试状态时升降取放装置、芯片置放模块、以及测试座的剖视图。

图4是本发明一优选实施例的流程图。

图5是一般常见堆栈式半导体封装构件的示意剖视图。

9     堆栈式半导体封装构件

91    底层芯片

92    顶层芯片

1     主控制器

2     升降取放装置

21    吸取头

22    空气阻尼器

3     芯片置放模块

31    接触端子

32    缓冲垫

33    芯片承载座

4     测试座

5     升降旋臂

51    位置传感器

6     梭车

Cf    第一芯片

Cs    第二芯片

具体实施方式

本发明堆栈式半导体封装构件的测试设备及其测试方法在本实施例中被详细描述之前，要特别注意的是，以下的说明中，类似的组件将以相同的组件符号来表示。

请同时参阅图1、图2A至图2C、以及图3，图1是本发明一优选实施例的系统架构图，图2A至图2C是本发明一优选实施例的各步骤的示意图、图3是本发明一优选实施例在测试状态时升降取放装置、芯片置放模块、以及测试座的剖视图。

如图中所示，本实施例的堆栈式半导体封装构件的测试设备，主要包括主控制器1、升降取放装置2、芯片置放模块3、测试座4、升降旋臂5、以及梭车6。其中，升降取放装置2的下表面设置一吸取头21，其主要用在吸附移载待测或完测的第一芯片Cf，以及用于吸附第二芯片Cs。另外，升降取放装置2更设置一空气阻尼器22，而吸取头21设置空气阻尼器22下方。然而，空气阻尼器22主要是提供缓冲的功效，即可避免第一芯片Cf的取放过程、或升降动作的其他过程中因碰撞或撞击所造成的影响。

再者，如图中所示，测试座4设置于升降取放装置2下方，且测试座4用以容置第一芯片Cf俾进行测试。另外，图中另示有一升降旋臂5，其位于升降取放装置2的一侧，而升降旋臂5组设有一芯片置放模块3、以及一位置传感器51。其中，芯片置放模块3包括一缓冲垫32、及一芯片承载座33，缓冲垫32设置于芯片承载座33上，芯片承载座33上又承载有一第二芯片Cs。

在本实施例中，第二芯片Cs为一功能完整、无瑕疵的内存芯片，而第一芯片Cf则为待测试的功能芯片。另外，缓冲垫32的设置主要提供缓冲功效，避免升降取放装置2与芯片置放模块3或承载于其上的第二芯片Cs发生碰撞。另一方面，位置传感器51则感测芯片置放模块3的实际位置或感测升降旋臂5的动作或其所在方位，由此辅助芯片置放模块3的定位。

又，图中另显示有一梭车6，其用于载送待测试的第一芯片Cf或完测的第一芯片Cs。具体地，梭车6可选择地移入升降取放装置2与测试座4之间以供升降取放装置2取放，抑或移出远离升降取放装置2与测试座4之间以利测试的进行、以及卸除完测的第一芯片Cs或重载待测试的第一芯片Cf。虽然，图中仅呈现单一梭车6，其同时运载待测及/或完测的第一芯片Cf，但本发明并不以此为限，也可采用双梭车或多梭车来分别运载待测及/或完测的第一芯片Cf，以增进运载效率。

再且，主控制器1电性连接升降取放装置2、芯片置放模块3、测试座4、升降旋臂5、位置传感器51、以及梭车6。其中，主控制器1主要负责控制升降取放装置2在测试座4上加载或载出第一芯片Cf；控制升降旋臂5以驱使芯片置放模块3升降及旋转而移位于升降取放装置2与测试座4之间或移位于升降取放装置2的一侧；控制升降取放装置2连同芯片置放模块3下降使若干接触端子31电性连接于测试座4上的第一芯片Cf并进行测试。然而，在本实施例中虽然仅示出了一主控制器1，不过本发明并不以此为限，各装置间可各自配置独立的控制器，独自控制本身的动作。

请一并参阅图4，图4是本发明一优选实施例的流程图。如图中所示，首先，升降取放装置2加载待测试的第一芯片Cf至一测试座4内，即图4中所显示的步骤S100。此步骤的详细动作如后，首先承载有待测第一芯片Cf的梭车6移入升降取放装置2与测试座4之间，而升降取放装置2自梭车6上吸取一待测的第一芯片Cf，如图2A所示；接着，梭车6移出，而升降取放装置2将该第一芯片Cf放置于测试座4内。

再者，当升降取放装置2加载待测试第一芯片Cf至一测试座4后随即上升并进行步骤S105。其中，步骤S105系升降旋臂5驱使芯片置放模块3移入升降取放装置2与测试座4之间。此步骤的详细动作如后，升降旋臂5驱使芯片置放模块3下降并旋入升降取放装置2与测试座4之间；接着，升降旋臂5又驱使芯片置放模块3略微上升，使其与升降取放装置2的下表面接合，如图2B所示。

此时，升降取放装置2的吸取头21对应吸附第二芯片Cs的上表面，由此判断芯片置放模块3与升降取放装置2是否完整接合。具体地，因一旦芯片置放模块3未完整接合升降取放装置2时，第二芯片Cs的上表面与吸取头21间必留有余隙，此时二者无法密封贴合而构成负压，由此便可得知接合出错，故此一吸附动作可用于判断芯片置放模块3与升降取放装置2间的对位接合。

接着，当芯片置放模块3与升降取放装置2间准确接合后，便进行步骤S110，其升降取放装置2与芯片置放模块3下降，并下压使芯片置放模块3的若干接触端子31电性连接测试座4上的第一芯片Cf并进行测试。即，升降取放装置2连同芯片置放模块3下降，而下降期间二者并未脱离，接着下压抵接测试座4，使芯片置放模块3的若干接触端子31电性连接测试座4上的第一芯片Cf，并开始进行测试。同时，在测试期间，升降取放装置2、芯片置放模块3与测试座4三者始终维持压接的状态，如图2C、及图3所示。

此外，待测试完毕后便进行步骤S115，即升降取放装置2连同芯片置放模块3上升，而升降旋臂5驱使芯片置放模块3移出而位于升降取放装置2的一侧。此步骤的详细动作如后，升降取放装置2连同芯片置放模块3上升后，吸取头21取消负压而释放第二芯片Cs；接着，升降旋臂5驱使芯片置放模块3下降，并驱使芯片置放模块3旋出而位于升降取放装置2的一侧。

最后步骤S120，升降取放装置2下降并自该测试座4载出已完测的该第一芯片Cf。此步骤的详细动作如后，首先升降取放装置2自测试座4上吸取已完测的第一芯片Cf后上升；接着，梭车6移入升降取放装置2与测试座4之间，而升降取放装置2将该已完测的第一芯片Cf放置于梭车6上，据此完成一芯片测试流程。

上述实施例仅为了方便说明而举例而已，本发明所主张的权利范围自应以申请专利范围所述为准，而非仅限于上述实施例。

Claims (10)

1.一种堆栈式半导体封装构件的测试设备，其特征在于，包括：

一升降取放装置；

一测试座，其用以容置一第一芯片，该测试座位于该升降取放装置下方；

一升降旋臂，其位于该升降取放装置的一侧；

一芯片置放模块，其组设于该升降旋臂上，该芯片置放模块容置有一第二芯片，该芯片置放模块的下表面设有若干接触端子，该第二芯片电性连接至该若干接触端子；以及

一主控制器，其电性连接该升降取放装置、该测试座、该升降旋臂、及该芯片置放模块；该主控制器控制该升降取放装置于该测试座上加载或载出该第一芯片；该主控制器控制该升降旋臂以驱使该芯片置放模块升降及旋转而移位于该升降取放装置与该测试座之间或位于该升降取放装置的一侧；该主控制器控制该升降取放装置连同该芯片置放模块下降使该若干接触端子电性连接于该测试座上的该第一芯片并进行测试。

2.如权利要求1所述的堆栈式半导体封装构件的测试设备，其特征在于，该升降取放装置的下表面设置一吸取头；该主控制器控制该芯片置放模块移入该升降取放装置与该测试座之间并与该升降取放装置的下表面接合，且控制该吸取头对应吸附该第二芯片。

3.如权利要求1所述的堆栈式半导体封装构件的测试设备，其特征在于，更包括一位置传感器，其设置于该升降旋臂上并电性连接该主控制器；该位置传感器侦测该芯片置放模块的位置。

4.如权利要求1所述的堆栈式半导体封装构件的测试设备，其特征在于，更包括一梭车，其电性连接该主控制器；该主控制器控制该梭车可选择地移入该升降取放装置与该测试座之间或远离该升降取放装置，该梭车载送该第一芯片。

5.如权利要求1所述的堆栈式半导体封装构件的测试设备，其特征在于，该芯片置放模块包括一缓冲垫、及一芯片承载座，该缓冲垫设置于该芯片承载座上，该第二芯片容置于该芯片承载座上。

6.如权利要求1所述的堆栈式半导体封装构件的测试设备，其特征在于，该升降取放装置更包括一空气阻尼器，该吸取头设置该空气阻尼器下方。

7.一种堆栈式半导体封装构件的测试方法，其特征在于，包括以下步骤：

(A).一升降取放装置加载一第一芯片至一测试座；

(B).一升降旋臂驱使一芯片置放模块移入该升降取放装置与该测试座之间；该芯片置放模块上容置一第二芯片，该芯片置放模块的下表面设有若干接触端子，该第二芯片电性连接至该若干接触端子；

(C).该升降取放装置与该芯片置放模块下降，并下压使该若干接触端子电性连接该测试座上的该第一芯片并进行测试；

(D).该升降取放装置与该芯片置放模块上升，该升降旋臂驱使该芯片置放模块移出而位于该升降取放装置的一侧；以及

(E).该升降取放装置自该测试座载出已完测的该第一芯片。

8.如权利要求7所述的堆栈式半导体封装构件的测试方法，其特征在于，该升降取放装置的下表面设置有一吸取头；于该步骤(B)中，该芯片置放模块移入该升降取放装置与该测试座之间并与该升降取放装置的下表面接合，而该吸取头对应吸附该第二芯片。

9.如权利要求8所述的堆栈式半导体封装构件的测试方法，其特征在于，于该步骤(B)中，该升降旋臂驱使该芯片置放模块旋入该升降取放装置与该测试座之间后上升而与该升降取放装置的下表面接合。

10.如权利要求9所述的堆栈式半导体封装构件的测试方法，其中，于该步骤(D)中，该升降取放装置连同该芯片置放模块上升后，该升降旋臂驱使该芯片置放模块下降脱离该升降取放装置并旋出而位于该升降取放装置之一侧。

Images