CN103811333A - 线路的制造方法 - Google Patents

线路的制造方法 Download PDF

Info

Publication number
CN103811333A
CN103811333A CN201310495279.0A CN201310495279A CN103811333A CN 103811333 A CN103811333 A CN 103811333A CN 201310495279 A CN201310495279 A CN 201310495279A CN 103811333 A CN103811333 A CN 103811333A
Authority
CN
China
Prior art keywords
layer
conductive membrane
protective layer
patterning protective
membrane layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310495279.0A
Other languages
English (en)
Inventor
许力介
郭晓文
陈维钏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RTR Tech Tech CO Ltd
Original Assignee
RTR Tech Tech CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RTR Tech Tech CO Ltd filed Critical RTR Tech Tech CO Ltd
Publication of CN103811333A publication Critical patent/CN103811333A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/702Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof of thick-or thin-film circuits or parts thereof
    • H01L21/707Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof of thick-or thin-film circuits or parts thereof of thin-film circuits or parts thereof

Abstract

本发明涉及一种线路的制造方法,其包括下列步骤:提供具有第一导电薄膜层及第二导电薄膜层的基板,在基板的第二导电薄膜层上形成第一图案化保护层。蚀刻第二导电薄膜层至露出局部的第一导电薄膜层,进一步地形成第二图案化保护层于第一图案化保护层之上或对第一图案化保护层施加压力,使第二导电薄膜层获得覆盖而得到保护,再蚀刻第一导电薄膜层。

Description

线路的制造方法
技术领域
本发明涉及一种线路的制造方法。具体地,本发明涉及一种通过增加保护层或施压于保护层而使之覆盖导电层,以避免蚀刻过程中的过度蚀刻,进而获得精准线路图案的线路制造方法。
背景技术
目前信息产品中,例如手机、计算机以及导航通讯装置,对于印刷电路板或触控面板的需求逐渐提高,相对地对面板的线路的精确度以及成品率的要求也提高了许多。以往传统的电路板是采用印刷抗蚀剂的方法来制造电路的线路及图案的,但由于电子产品的尺寸逐渐微小化与精细化,目前电路多采用压膜或涂布光刻胶层,经过曝光显影后,再通过蚀刻制作出电路板,而在前述制造过程中,蚀刻过程最不易控制且容易因过度浸蚀造成线路图案精准度差或产生蚀刻断线,从而降低成品率。
线路图案化的制造过程包括在基板上形成导电薄膜层,再对基板上的该导电薄膜层进行蚀刻。目前蚀刻的方式有两种,分别为湿式蚀刻与干式蚀刻,其中制造图案化的公知方法是采用两道蚀刻制程,而二次蚀刻的结果常会造成线路图案化的线路尺寸较原预定的小,且破坏导电薄膜层的导电性。并且由于导电薄膜层大多由结晶型氧化物所组成,其蚀刻速率与稳定性不易控制,具有易造成蚀刻不均、产品成品率降低以及增加制造成本等缺点。
综上所述,对于线路的制造过程中所产生的蚀刻缺点,目前没有任何可控制前述线路图案化的精准度的良好方案,仍待进一步地研究并加以解决。
发明内容
本发明的目的在于解决线路蚀刻过程中的过度侧蚀的问题。为此,本发明公开了一种在导电薄膜层表面施加保护层的方法,使导电薄膜层在蚀刻过程中受到保护而可保持预定图案化的线路,从而得到精准、高成品率的图案化线路。
本发明涉及一种线路的制造方法,其包括下列步骤:提供基板,在基板上依顺序形成第一导电薄膜层以及第二导电薄膜层;在基板的第二导电薄膜层上形成第一图案化保护层,蚀刻第二导电薄膜层至露出局部的第一导电薄膜层;形成第二图案化保护层于第一图案化保护层之上,并使第二图案化保护层覆盖第二导电薄膜层的侧面;以及蚀刻第一导电薄膜层。
优选地,所述形成第二图案化保护层于第一图案化保护层上的方法,还包括:形成光刻胶层于第一图案化保护层上,曝光该光刻胶层,以及显影该光刻胶层。
优选地,形成第一图案化保护层及第二图案化保护层的方法,可通过光刻法、网版印刷法、喷涂法、旋转涂布法或狭缝式涂布法来形成。
优选地,第一图案化保护层及第二图案化保护层可为干膜光刻胶层、液态光刻胶层、聚合物层或油墨层。
优选地,第二图案化保护层进一步覆盖第一导电薄膜层的部分表面、第二导电薄膜层的侧面及第一图案化保护层的表面。
优选地,基板可为聚对苯二甲酸乙二醇酯(PET)、聚酰胺(PA)、用于电路板(PCB)的树脂、硅、玻璃、塑料、金属或陶瓷。
另一方面,本发明进一步提供另一种线路的制造方法,其包括下列步骤:提供基板,在基板上依顺序形成第一导电薄膜层以及第二导电薄膜层;形成第一图案化保护层于第二导电薄膜层之上,蚀刻第二导电薄膜层至露出局部的第一导电薄膜层;对第一图案化保护层施加压力,使该第一图案化保护层覆盖于第二导电薄膜层的侧面;以及对第一导电薄膜层进行蚀刻。
优选地,第一图案化保护层的表面积大于第二导电薄膜层的表面积。
优选地,第一图案化保护层可为干膜光刻胶层、液态光刻胶层、聚合物层或油墨层。
优选地,对第一图案化保护层施加压力的方法可为热压法或辊压法。
优选地,基板可为聚对苯二甲酸乙二醇酯(PET)、聚酰胺(PA)、用于电路板的树脂、硅、玻璃、塑料、金属或陶瓷。
附图说明
图1a是本发明的第一图案化保护层的示意图。
图1b是本发明的蚀刻第二导电薄膜层的示意图。
图1c是本发明的形成第二图案化保护层的示意图。
图1d是本发明的蚀刻具有第二图案化保护层的第一导电薄膜层的示意图。
图2a是本发明的蚀刻第一图案化保护层以及第二导电薄膜层的示意图。
图2b是蚀刻第二导电薄膜层的示意图。
图2c是对第一图案化保护层施加压力以被覆第二导电薄膜层的示意图。
图2d是对第一导电薄膜层进行蚀刻的示意图。
图2e是本发明蚀刻完成的基板的示意图。
具体实施方式
以下参考实施例及附图而描述本发明例示的具体实施例。在此所描述的例示具体实施例的各种修改、调整或变化因所公开的内容而对本技术领域技术人员而言是显而易见的。应了解,所有此种依据本发明的教示且经此教示而改进此技术的修改、调整或变化均视为在本发明的范围与精髓内。
本发明提供一种触控面板的制造方法,其具体实施例的详细步骤请参见图1a至图1d。
如图1a所示,本发明提供基板1,在基板1的表面上依次涂布有第一导电薄膜层2以及第二导电薄膜层3,其中基板1例如可为聚对苯二甲酸乙二醇酯(PET)、聚酰胺(PA)、用于电路板(PCB)的树脂、硅、玻璃、强化玻璃、聚碳酸酯(PC)、聚甲基丙烯酸甲酯(PMMA)、塑料、金属或陶瓷,以及第一导电薄膜层2及第二导电薄膜层3。其中,第一导电薄膜层2例如可为金属氧化物、氧化铟锡(indium tin oxide,ITO)、氧化铟锌(indium zinc oxide,IZO)、氧化镉锡(cadmium tin oxide,CTO)、氧化铝锌(aluminum zinc oxide,AZO)、氧化铟锌锡(indium tin zinc oxide,ITZO)、氧化锌(zincoxide)、氧化镉(cadmium oxide)、氧化铪(hafnium oxide,HfO)、氧化铟镓锌(indium gallium zinc oxide,InGaZnO)、氧化铟镓锌镁(indium gallium zinc magnesium oxide,InGaZnMgO)、氧化铟镓镁(indium gallium magnesium oxide,InGaMgO)或氧化铟镓铝(indiumgallium aluminum oxide,InGaAlO)等所组成。第二导电薄膜层3例如可为至少一层导电金属层,或者多层导电金属层,其材质可为铜合金、铝合金、金、银、铝、铜、钼等导电金属或导电合金。多层导电金属层的结构,例如可为钼层/铝层/钼层的堆栈结构,或者可为选自铜合金、铝合金、金、银、铝、铜、钼等导电金属或导电合金中的一种或多种材质而堆栈的多层导电金属层结构。
接着,在基板1的第二导电薄膜层3表面形成第一图案化保护层4,其中第一图案化保护层4可为固态光刻胶、干膜光刻胶、液态光刻胶剂或光刻胶等物质所组成。另外,第一图案化保护层4可通过热压干膜光刻胶、网版印刷法、喷涂法、旋转涂布法或狭缝式涂布法所形成。接着,以特定图案的光掩模6对第一图案化保护层4进行曝光显影以图案化(请参见图1b所示)。其中图案化的制程大致是通过光刻法(photolithography)而达成,光刻法包括光刻胶涂布(photoresist coating)、软烘烤(soft baking)、光掩模对准(mask aligning)、曝光(exposure)、曝光后烘烤(post-exposure)、光刻胶显影(developing photoresist)与硬烘烤(hard baking)等。然后,对第二导电薄膜层3进行蚀刻,蚀刻至第一导电薄膜层2的局部表面露出为止。另外,在本发明的具体实施例中,第一图案化保护层4可被任一具有保护被覆功能的涂布层所替代,例如可为金属层、干膜光刻胶层、液态光刻胶层、聚合物层、黏着剂层或油墨层。
请参见图1c所示,对经蚀刻的第二导电薄膜层3以及第一图案化保护层4涂布第二图案化保护层5,使第二图案化保护层5覆盖第一导电薄膜层2的部分表面、第二导电薄膜层3的侧面,以及第一图案化保护层4的表面,以保护已形成图案化的第二导电薄膜层3。
如图1d所示,对第一导电薄膜层2进行蚀刻,由于第二导电薄膜层3的侧面已为第二图案化保护层所被覆,因此在第一导电薄膜层2的蚀刻过程中,第二导电薄膜层3可维持预定的图案化线路而不被侵蚀,待第一导电薄膜层2蚀刻完成后,去除第一图案化保护层4以及第二图案化保护层5,获得精准图案化线路的基板1。
进一步地,本发明还提供另一种线路的制造方法,其具体实施例的详细步骤请参见图2a至图2e。
请参见图2a所示,如前述的具有第一导电薄膜层2以及第二导电薄膜层3的基板1,通过特定的光掩模图案形成第一图案化保护层4于第二导电薄膜层3的表面,通过曝光显影,且蚀刻第一图案化保护层4及第二导电薄膜层3予以图案化,此道蚀刻至露出第一导电薄膜层2的表面为止。其中,上述图案化制程大致是通过光刻法而达成,光刻法包括光刻胶涂布、软烘烤、光掩模对准、曝光、曝光后烘烤、光刻胶显影与硬烘烤等。
请参见图2b所示,进一步地蚀刻第二导电薄膜层3,使第二导电薄膜层3至预定的尺寸大小,使第一图案化保护层4的表面积大于第二导电薄膜层3的表面积。
请参见图2c所示,对第一图案化保护层4施加压力,例如通过热压法或辊压法进行,使第一图案化保护层4向下方延展,进而被覆第二导电薄膜层3的侧面,达到保护第二导电薄膜层3的功效。
如图2d所示,接着进行第二道蚀刻工法,对第一导电薄膜层2进行蚀刻,由于第二导电薄膜层3已获得第一图案化保护层4的覆盖,因此在第一导电薄膜层2的蚀刻过程中,第二导电薄膜层3可保持预定的线路图案。
请参见图2d及2e所示,待蚀刻且图案化的第一导电薄膜层2完成蚀刻后,去除第一图案化保护层4后,获得精确的图案化线路的基板1。
本发明的线路的制造方法具有连续性生产特性,且本发明的基板为具可挠性的基板,因此前述步骤均采用卷对卷(roll-to-roll)制程,以达到高效能、低成本的优点。其中,可挠式基板材质为低位相差材料,例如可为三醋酸纤维素(TAC)、聚甲基丙烯酸甲酯(PMMA)等,但不限于此。
通过本发明的线路的制造方法,可有效改善线路因过度蚀刻而造成精确度低或导电性遭破坏等缺点,通过两道图案化保护层或对图案化保护层施加压力使其被覆导电薄膜层的表面等方法,达到保护导电薄膜层的功效。
符号说明
1  基板
2  第一导电薄膜层
3  第二导电薄膜层
4  第一图案化保护层
5  第二图案化保护层
6  光掩模

Claims (11)

1.一种线路的制造方法,其包括下列步骤:
提供基板,在该基板上依顺序形成第一导电薄膜层以及第二导电薄膜层;
在该基板的该第二导电薄膜层上形成第一图案化保护层;
蚀刻该第二导电薄膜层至露出局部的该第一导电薄膜层;
形成第二图案化保护层于该第一图案化保护层之上,并使该第二图案化保护层覆盖该第二导电薄膜层的侧面;以及
蚀刻该第一导电薄膜层。
2.如权利要求1所述的线路的制造方法,其中,形成该第二图案化保护层于该第一图案化保护层上的步骤,还包括:
形成光刻胶层于该第一图案化保护层上;
曝光该光刻胶层;以及
显影该光刻胶层。
3.如权利要求1所述的线路的制造方法,其中,该第一图案化保护层及第二图案化保护层是以光刻法、网版印刷法、喷涂法、旋转涂布法或狭缝式涂布法来形成的。
4.如权利要求1所述的线路的制造方法,其中该第一图案化保护层及该第二图案化保护层为干膜光刻胶层、液态光刻胶层、聚合物层或油墨层。
5.如权利要求1所述的线路的制造方法,其中该第二图案化保护层覆盖该第一导电薄膜层的部分表面、该第二导电薄膜层的侧面及该第一图案化保护层的表面。
6.如权利要求1至5任一项所述的线路的制造方法,其中该基板为聚对苯二甲酸乙二醇酯、聚酰胺、用于电路板的树脂、硅、玻璃、塑料、金属或陶瓷。
7.一种线路的制造方法,其包括下列步骤:
提供基板,在该基板上依顺序形成第一导电薄膜层以及第二导电薄膜层;
形成第一图案化保护层于该第二导电薄膜层之上;
蚀刻该第二导电薄膜层至露出局部的该第一导电薄膜层;
对该第一图案化保护层施加压力,使该第一图案化保护层覆盖该第二导电薄膜层的侧面;以及
对该第一导电薄膜层进行蚀刻。
8.如权利要求7所述的线路的制造方法,其中该第一图案化保护层的表面积大于该第二导电薄膜层的表面积。
9.如权利要求7所述的线路的制造方法,其中该第一图案化保护层为干膜光刻胶层、液态光刻胶层、聚合物层或油墨层。
10.如权利要求7所述的线路的制造方法,其中对该第一图案化保护层施加压力的方法为热压法或辊压法。
11.如权利要求7至10任一项所述的线路的制造方法,其中该基板为聚对苯二甲酸乙二醇酯、聚酰胺、用于电路板的树脂、硅、玻璃、塑料、金属或陶瓷。
CN201310495279.0A 2012-11-01 2013-10-21 线路的制造方法 Pending CN103811333A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW101140496A TWI449479B (zh) 2012-11-01 2012-11-01 線路之製造方法
TW101140496 2012-11-01

Publications (1)

Publication Number Publication Date
CN103811333A true CN103811333A (zh) 2014-05-21

Family

ID=50707943

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310495279.0A Pending CN103811333A (zh) 2012-11-01 2013-10-21 线路的制造方法

Country Status (2)

Country Link
CN (1) CN103811333A (zh)
TW (1) TWI449479B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104360443A (zh) * 2014-11-14 2015-02-18 四川飞阳科技有限公司 一种刻蚀方法
CN104378923A (zh) * 2014-11-14 2015-02-25 江门崇达电路技术有限公司 一种印刷线路板的蚀刻方法
CN107430466A (zh) * 2014-11-07 2017-12-01 应用材料公司 用于触摸屏面板的层状系统、用于触摸屏面板的层状系统的制造方法及触摸屏面板
CN108966515A (zh) * 2018-08-10 2018-12-07 鹤山市中富兴业电路有限公司 一种印制线路板蚀刻因子6.0工艺
TWI708537B (zh) * 2019-08-26 2020-10-21 健鼎科技股份有限公司 線路圖形生產方法
CN113064306A (zh) * 2021-03-16 2021-07-02 昆山龙腾光电股份有限公司 基板结构的制造方法、基板结构及显示面板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070197014A1 (en) * 2006-02-17 2007-08-23 Samsung Electronics Co., Ltd. Method of fabricating semiconductor device
US20070205438A1 (en) * 2006-03-02 2007-09-06 Werner Juengling Masking process for simultaneously patterning separate regions
CN101262736A (zh) * 2007-03-05 2008-09-10 日东电工株式会社 布线电路基板及其制造方法
CN101308809A (zh) * 2007-05-17 2008-11-19 力晶半导体股份有限公司 铝导线的制作方法
CN102088002A (zh) * 2009-12-02 2011-06-08 旺宏电子股份有限公司 制造一种记忆装置的方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201216799A (en) * 2010-10-14 2012-04-16 Young Fast Optoelectronics Co Manufacturing method of touch sensor pattern and signal conductor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070197014A1 (en) * 2006-02-17 2007-08-23 Samsung Electronics Co., Ltd. Method of fabricating semiconductor device
US20070205438A1 (en) * 2006-03-02 2007-09-06 Werner Juengling Masking process for simultaneously patterning separate regions
CN101262736A (zh) * 2007-03-05 2008-09-10 日东电工株式会社 布线电路基板及其制造方法
CN101308809A (zh) * 2007-05-17 2008-11-19 力晶半导体股份有限公司 铝导线的制作方法
CN102088002A (zh) * 2009-12-02 2011-06-08 旺宏电子股份有限公司 制造一种记忆装置的方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107430466A (zh) * 2014-11-07 2017-12-01 应用材料公司 用于触摸屏面板的层状系统、用于触摸屏面板的层状系统的制造方法及触摸屏面板
CN107430466B (zh) * 2014-11-07 2021-02-26 应用材料公司 用于触摸屏面板的层状系统、用于触摸屏面板的层状系统的制造方法及触摸屏面板
CN104360443A (zh) * 2014-11-14 2015-02-18 四川飞阳科技有限公司 一种刻蚀方法
CN104378923A (zh) * 2014-11-14 2015-02-25 江门崇达电路技术有限公司 一种印刷线路板的蚀刻方法
CN108966515A (zh) * 2018-08-10 2018-12-07 鹤山市中富兴业电路有限公司 一种印制线路板蚀刻因子6.0工艺
CN108966515B (zh) * 2018-08-10 2021-02-26 鹤山市中富兴业电路有限公司 一种印制线路板蚀刻因子6.0工艺
TWI708537B (zh) * 2019-08-26 2020-10-21 健鼎科技股份有限公司 線路圖形生產方法
CN113064306A (zh) * 2021-03-16 2021-07-02 昆山龙腾光电股份有限公司 基板结构的制造方法、基板结构及显示面板

Also Published As

Publication number Publication date
TWI449479B (zh) 2014-08-11
TW201419965A (zh) 2014-05-16

Similar Documents

Publication Publication Date Title
CN103811333A (zh) 线路的制造方法
US10969888B2 (en) Touch panel manufacturing method, touch panel, and display device
US20200105790A1 (en) Array substrate and manufacturing method therefor, display panel, and display device
US10818732B2 (en) Photosensitive sensor, manufacturing method of the same, and electronic device
CN105706030B (zh) 用于制造触摸面板的方法、触摸面板及具有该触摸面板的电子装置
WO2016090896A1 (en) Touch display substrate, fabrication method and touch display device
JP2009070191A (ja) 静電容量センサとその製造方法
CN104022017A (zh) 一种石墨烯图案化的方法及显示基板的制作方法
WO2017020480A1 (zh) 薄膜晶体管及阵列基板的制备方法、阵列基板及显示装置
KR20140041403A (ko) 유기 박막 트랜지스터 어레이 기판 및 그 제조 방법, 및 디스플레이 장치
US20150145807A1 (en) Touch panel and manufacturing method of the same
CN101998770A (zh) 蚀刻薄膜电阻电路板制作方法
TW201250406A (en) Method of forming pattern structure
TW201042516A (en) Touch panel and method of manufacturing the same
US11327401B2 (en) Display substrate, method for preparing the same, and display device
CN111969008A (zh) 有机发光显示基板及其制备方法、显示装置
CN103809804A (zh) 触控面板的制造方法
KR102202975B1 (ko) 후막 패턴 구조 및 그의 형성 방법
WO2019148999A1 (zh) 电子基板及其制造方法、电子装置
JP2007202144A (ja) 薄膜アンテナの製造方法
CN105260052A (zh) 盖板及其制作方法、显示装置及其制作方法
US11177134B2 (en) Conductive pattern and method for manufacturing the same, thin film transistor, display substrate, and display device
KR101551859B1 (ko) 금속 레이어를 에칭 레지스트로 이용하는 에칭 방법
CN109471559B (zh) 触控基板及其制作方法、显示装置
CN103474399B (zh) Tft阵列基板制作方法及tft阵列基板、显示设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned

Effective date of abandoning: 20170315

C20 Patent right or utility model deemed to be abandoned or is abandoned