CN103811314B - 一种半导体器件的制造方法 - Google Patents
一种半导体器件的制造方法 Download PDFInfo
- Publication number
- CN103811314B CN103811314B CN201210445671.XA CN201210445671A CN103811314B CN 103811314 B CN103811314 B CN 103811314B CN 201210445671 A CN201210445671 A CN 201210445671A CN 103811314 B CN103811314 B CN 103811314B
- Authority
- CN
- China
- Prior art keywords
- layer
- semiconductor substrate
- manufacture method
- photoresist
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 129
- 238000000034 method Methods 0.000 title claims abstract description 70
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 44
- 239000000758 substrate Substances 0.000 claims abstract description 74
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 65
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 65
- 239000010703 silicon Substances 0.000 claims abstract description 65
- 238000002955 isolation Methods 0.000 claims abstract description 21
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 21
- 229910052681 coesite Inorganic materials 0.000 claims abstract description 14
- 229910052906 cristobalite Inorganic materials 0.000 claims abstract description 14
- 229910052682 stishovite Inorganic materials 0.000 claims abstract description 14
- 229910052905 tridymite Inorganic materials 0.000 claims abstract description 14
- 229920002120 photoresistant polymer Polymers 0.000 claims description 69
- 239000010408 film Substances 0.000 claims description 32
- 239000010409 thin film Substances 0.000 claims description 24
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 17
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 17
- 239000011248 coating agent Substances 0.000 claims description 14
- 238000000576 coating method Methods 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 13
- 238000011161 development Methods 0.000 claims description 9
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 5
- 238000001579 optical reflectometry Methods 0.000 abstract description 11
- 239000010410 layer Substances 0.000 description 109
- 238000001259 photo etching Methods 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 8
- 238000002310 reflectometry Methods 0.000 description 6
- 238000012545 processing Methods 0.000 description 5
- 239000003292 glue Substances 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 102100023698 C-C motif chemokine 17 Human genes 0.000 description 2
- 101000978362 Homo sapiens C-C motif chemokine 17 Proteins 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 238000004062 sedimentation Methods 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 239000006117 anti-reflective coating Substances 0.000 description 1
- 230000003667 anti-reflective effect Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
Landscapes
- Physics & Mathematics (AREA)
- High Energy & Nuclear Physics (AREA)
- Engineering & Computer Science (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
本发明提供一种半导体器件的制造方法，涉及半导体技术领域。该半导体器件的制造方法包括：步骤S101：提供形成有浅沟槽隔离的半导体衬底；步骤S102：在所述浅沟槽隔离的上方形成硅盖帽层；步骤S103：在所述半导体衬底上形成离子注入遮蔽层。本发明的半导体器件的制造方法，通过增加在半导体衬底的浅沟槽隔离的上方形成硅盖帽层的步骤，保证了整个半导体衬底上表面具有相近的光反射率，因而保证了形成的离子注入遮蔽层的关键尺寸（CD）可以较好地得到控制，提高了半导体器件的良率。
Description
技术领域
本发明涉及半导体技术领域，具体而言涉及一种半导体器件的制造方法。
背景技术
在半导体技术领域中，随着纳米加工技术的迅速发展，晶体管的特征尺寸已进入纳米级。随着器件尺寸的不断减小，由于器件关键尺寸（critical dimension，CD）减小、光刻胶边缘位置设置要求越来越高以及需要维持低成本等因素，离子注入（用于形成n阱或p阱）相关的光刻工艺（指通过光刻形成离子注入遮蔽层的工艺）受到了越来越多的挑战。
在半导体工艺制程中，存在很多来自集成的半导体衬底的影响关键尺寸变化的不同因素。然而，在半导体衬底上有源区（AA区，材料一般为Si）与前沟槽隔离（STI，材料一般为氧化硅）因材料不同导致的反射率不同，通常是影响关键尺寸的最主要的因素之一。由于前述AA和STI区域具有不同的反射率，因此，在两者的界面之上的光刻胶薄膜会相应地接收到不同的曝光量，这就导致了最终形成的图形化的光刻胶的CD值难以被很好的控制。
具体地，在现有技术中，在进行离子注入相关的光刻工艺以用光刻胶形成离子注入遮蔽层（IMP block layer）时，通常包括如下步骤：
步骤E1：提供一半导体衬底100。其中，半导体衬底100上形成有浅沟槽隔离（STI）101，STI 101将半导体衬底100划分为不同的有源区（AA）102，有源区的上方形成有氧化物层103，如图1A所示。
其中，氧化物层103为PAD OX或者SAC OX。
步骤E2：在所述半导体衬底100形成图形化的光刻胶104，作为离子注入遮蔽层104，如图1B所示。该离子注入遮蔽层104会同时覆盖部分AA区以及部分STI。
具体地，形成该图形化的光刻胶104的方法为：在半导体衬底100上形成一层光刻胶薄膜；对该光刻胶薄膜进行曝光、显影处理，以形成图形化的光刻胶104。
由于AA和STI区具有不同的反射率，因此，在两者的界面之上的光刻胶薄膜会相应地接收到不同的曝光量，这就导致了最终形成的图形化的光刻胶（即离子注入遮蔽层）104的CD值更加不容易控制，进而后续的离子注入以形成n阱或p阱的工艺，最终影响器件性能。
虽然现有技术中针对上述问题，已经存在一些改进方案，比如在用于形成离子注入遮蔽层的光刻胶的下方使用BARC、DBARC（developer-soluble bottom anti-reflectivecoating）、TARC等，以及应用OPC（Optical Proximity Correction，光学临近矫正）等，然而这些方案均存在一定的问题，比如应用BARC技术存在成本高以及刻蚀加载问题，DBARC技术还不成熟，TARC对改善半导体衬底的CD均匀性并无帮助，而将OPC技术应用于半导体衬底的技术并不成熟并且工艺比较复杂等。
因此，需要提出一种新的半导体器件的制造方法，解决上述由于半导体衬底的表面各区域的光反射率不同导致的离子注入遮蔽层的关键尺寸难以控制的问题，提高半导体器件的性能。
发明内容
针对现有技术的不足，本发明提供了一种半导体器件的制造方法，该方法包括如下步骤：
步骤S101：提供形成有浅沟槽隔离的半导体衬底；
步骤S102：在所述浅沟槽隔离的上方形成硅盖帽层；
步骤S103：在所述半导体衬底上形成离子注入遮蔽层。
优选的，在所述步骤S102中形成的所述硅盖帽层的厚度为20~100nm。
其中，在所述步骤S102中形成的所述硅盖帽层的材料为单晶硅或多晶硅，并且所述硅盖帽层的高k值为2.5~4，n值为0.8~2。
其中，所述步骤S103包括：
在所述半导体衬底上形成第一光刻胶薄膜；
利用掩膜板对所述光刻胶薄膜进行曝光、显影，形成第一图形化的光刻胶，所述第一图形化的光刻胶即为所述离子注入遮蔽层。
其中，所述步骤S102包括：
步骤S1021：在所述半导体衬底上形成一层硅薄膜；
步骤S1022：在所述硅薄膜上形成一层底部抗反射层，并在所述底部抗反射层上方形成第二图形化的光刻胶；
步骤S1023：以所述第二图形化的光刻胶为掩膜对所述半导体衬底进行刻蚀，去除所述底部抗反射层和所述硅薄膜未被所述第二图形化的光刻胶所覆盖的部分，以形成所述硅盖帽层；
步骤S1024：剥离掉所述第二图形化的光刻胶以及位于其下方的所述底部抗反射层。
进一步的，所述步骤S1022包括：
在所述硅薄膜上形成一层底部抗反射层，在所述底部抗反射层上形成第二光刻胶薄膜，对所述第二光刻胶薄膜进行曝光、显影处理以形成所述第二图形化的光刻胶。
其中，在所述步骤S101中所提供的半导体衬底的有源区的上方形成有氧化物层。
与上述方案不同的是，在另一实施例中，在所述步骤S101中所提供的所述半导体衬底还包括位于其有源区上方的氮化硅层。
进一步的，所述步骤S102包括：
步骤S1021：在所述半导体衬底上形成一层硅薄膜；
步骤S1022：对所述硅薄膜进行CMP，去除所述硅薄膜位于所述浅沟槽隔离上方以外的部分，以形成所述硅盖帽层。
更进一步的，在所述步骤S102和S103之间还包括去除所述位于有源区上方的氮化硅层的步骤。
本发明实施例的半导体器件的制造方法，通过增加在半导体衬底的浅沟槽隔离的上方形成硅盖帽层的步骤，保证了整个半导体衬底上表面具有相近的光反射率，因而保证了形成的离子注入遮蔽层的关键尺寸（CD）可以较好地得到控制，提高了半导体器件的良率。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1A-图1B为现有技术中半导体器件的制造方法的各步骤完成后形成的结构的剖面图；
图2A-图2E为本发明实施例1的半导体器件的制造方法的各步骤完成后形成的结构的剖面图；
图3A-图3E为本发明实施例2的半导体器件的制造方法的各步骤完成后形成的结构的剖面图；
图4为本发明提出的一种半导体器件的制造方法的流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，部件（层、区等）的比例关系并不代表各部件的真实尺寸和比例；为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该规格书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。
除非另外定义，在此使用的所有术语(包括技术和科学术语)具有与本发明领域的普通技术人员所通常理解的相同的含义。还将理解，诸如普通使用的字典中所定义的术语应当理解为具有与它们在相关领域和/或本规格书的环境中的含义一致的含义，而不能在理想的或过度正式的意义上解释，除非这里明示地这样定义。
为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明提出的半导体器件及其制造方法。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
本发明各实施例的半导体器件的制造方法，通过增加在半导体衬底的浅沟槽隔离的上方形成硅盖帽层的步骤，保证了整个半导体衬底上表面具有相近的光反射率，因此在通过对光刻胶薄膜进行光刻（曝光、显影）形成离子注入遮蔽层的过程中，半导体衬底上各个区域的光刻胶薄膜接收的曝光量基本相同，进而使得形成的离子注入遮蔽层的关键尺寸（CD）可以较好地得到控制，提高了半导体器件的良率。
参照图4，其示出了本发明的半导体器件的制造方法的一种典型方法的流程图，用于简要示出整个制造工艺的流程。该方法具体包括如下步骤：
步骤S101：提供形成有浅沟槽隔离的半导体衬底；
步骤S102：在所述浅沟槽隔离的上方形成硅盖帽层；
步骤S103：在所述半导体衬底上形成离子注入遮蔽层。
下面，通过具体的实施例对本发明的半导体器件的制造方法进行详细阐述如下。
实施例1
本发明实施例提供一种半导体器件的制造方法。下面，参照图2A-2E来描述本发明提出的半导体器件的制造方法的一个示例性方法的详细步骤。其中，图2A-图2E为本发明实施例的一种半导体器件的制造方法的各步骤完成后形成的结构的剖面图。
本发明实施例提供的半导体器件的制造方法，具体包括如下步骤：
步骤1：提供一半导体衬底200。其中，半导体衬底200包括浅沟槽隔离（STI）201和浅沟槽隔离201之间的有源区（AA）202。
在本实施例中，在有源区的上方形成有氧化物层203，如图2A所示。该氧化物层203为PAD OX或者SAC OX，材料为氧化硅（SiO2）。其中，氧化物层203可以为保留的氮化硅的过渡层，具体地，本领域的技术人员可以理解，在形成浅沟槽隔离201时，需要在半导体衬底上形成一层氮化硅（层）作为掩膜，为了实现氮化硅和半导体衬底的良好接触，现有技术中一般在氮化硅的下面形成一层氧化物层作为过渡层，在形成浅沟槽隔离201之后去除氮化硅的过程中，只需对过渡层予以保留即可作为本实施例的氧化物层203。也就是说，本发明实施例提供的半导体衬底200，是形成浅沟槽隔离201后去除了作为掩膜的氮化硅的半导体衬底。
作为示例，在本实施例中，所述半导体衬底200选用单晶硅材料构成。其中，STI201的材料为氧化硅。
在本实施例中，氧化物层203用于在后续光刻形成离子注入遮蔽层的过程中，作为半导体衬底的反射率调节层。并且，氧化物层203还作为后续形成硅盖帽层时AA区的半导体衬底的保护层。其中，氧化物层203可以在后续在沉积形成栅氧化层的步骤之前，通过干法刻蚀或湿法刻蚀等工艺去除。
步骤2：在浅沟槽隔离201的上方形成一层硅盖帽层204，如图2D所示。其中，所述硅盖帽层204完全覆盖所述浅沟槽隔离201。
其中，硅盖帽层204的材料可以为单晶硅或多晶硅，其高k值优选为2.5~4之间，n值优选在0.8~2之间。
其中，硅盖帽层204的厚度优选为20~100nm。
示例性的，形成上述硅盖帽层204的方法如下：
步骤201：在半导体衬底200上形成一层硅（Si）薄膜2040，如图2B所示。其中，所述硅薄膜2040，可以为单晶硅或多晶硅。形成硅薄膜2040的方法，可以为沉积法等。
步骤202：在所述硅薄膜2040上形成一层底部抗反射层（BARC）6001，并在所述底部抗反射层6001上方形成一层图形化的光刻胶6002，所述图形化的光刻胶6002位于STI 201的正上方，并完全覆盖所述STI 201，如图2C所示。
其中，在所述底部抗反射层6001上方形成一层图形化的光刻胶6002（记作第一图形化的光刻胶）的方法为：在所述底部抗反射层6001上方形成一层光刻胶薄膜（记作光刻胶薄膜），对所述光刻胶薄膜进行曝光、显影处理，以形成图形化的光刻胶6002。
步骤203：利用所述图形化的光刻胶6002作为掩膜，对所述半导体衬底200进行刻蚀，去除底部抗反射层6001和硅薄膜2040未被图形化的光刻胶6002覆盖的部分，以形成硅盖帽层204，然后剥离掉所述图形化的光刻胶6002以及位于其下方的底部抗反射层6001，形成的图形如图2D所示。
在本步骤中，氧化物层203可作为AA区的半导体衬底的保护层，防止在通过刻蚀去除未被图形化的光刻胶6002覆盖的硅薄膜2040时，造成对AA区的损害。
由于在STI 201的上方形成了硅盖帽层204，因此，整个半导体衬底200的上表面对光具有相近的反射率，因此可以保证后续形成的离子注入遮蔽层（材料为光刻胶）的关键尺寸（CD）可以较好地得到控制，进而保证了半导体器件的良率。
步骤3：在半导体衬底200形成离子注入遮蔽层205，如图2E所示。其中，离子注入遮蔽层205会同时覆盖部分AA区以及部分STI，其位置可以根据是用于形成n阱还是p阱具体进行设置，此处不再赘述。
具体地，形成离子注入遮蔽层205的方法如下：在半导体衬底200上形成一层光刻胶薄膜（记作第二光刻胶薄膜）；利用掩膜板（根据实际需要进行选择）对该光刻胶薄膜进行曝光、显影处理，以形成图形化的光刻胶205（记作第二图形化的光刻胶），该图形化的光刻胶205即为离子注入遮蔽层205，形成的图形如图2E所示。
在本步骤中，由于在半导体衬底200上STI 201的上方存在硅盖帽层204，整个半导体衬底200的上表面具有相近的光反射率，并且硅盖帽层204可以减小在STI 201与半导体衬底200交界处的光反射率，因此在对光刻胶薄膜进行曝光的过程中，各个区域的光刻胶薄膜接收的曝光量基本相同，所以，形成的离子注入遮蔽层（图形化的光刻胶）205的关键尺寸（CD）可以较好地得到控制，保证了半导体器件的良率。
并且，在本步骤中，氧化物层203可以半导体衬底200的光反射率调节层，以进一步保证形成良好的图形化的光刻胶205。
至此，完成了本发明实施例的示例性的半导体器件的制造方法的介绍，后续可以以所述离子注入遮蔽层205为掩膜进行离子注入处理以形成n阱或p阱，在此不再赘述。本领域的技术人员可以理解，本发明实施例的方法并不以此为限；虽然本发明实施例对与发明点无关的半导体器件制程中的其他步骤并未进行描述，但这并不代表本发明实施例的半导体器件的制造方法不包括这些步骤，而是由于这些工艺步骤与传统的半导体器件加工工艺完全相同而不再赘述。
本发明实施例的半导体器件的制造方法，通过增加在半导体衬底的浅沟槽隔离（STI）的上方形成硅盖帽层的步骤，保证了整个半导体衬底的上表面具有相近的光反射率，因此在通过对光刻胶薄膜进行光刻（曝光、显影）形成离子注入遮蔽层的过程中，半导体衬底上各个区域的光刻胶薄膜接收的曝光量基本相同，进而使得形成的离子注入遮蔽层的关键尺寸（CD）可以较好地得到控制，提高了半导体器件的良率。
实施例2
本发明实施例亦提供一种半导体器件的制造方法。下面，参照图3A-3E来描述本发明提出的半导体器件的制造方法的一个示例性方法的详细步骤。其中，图3A-图3E为本发明实施例的一种半导体器件的制造方法的各步骤完成后形成的结构的剖面图。
本发明实施例提供的半导体器件的制造方法，具体包括如下步骤：
步骤1：提供一半导体衬底300。其中，半导体衬底300包括浅沟槽隔离（STI）301和位于浅沟槽隔离301之间的有源区（AA）302。
与实施例1不同的是，在本实施例中，在有源区的上方形成（保留）有氮化硅层303，如图3A所示。具体地，本发明实施例的半导体衬底300，在形成浅沟槽隔离301后，保留了作为掩膜的氮化硅层303。并且，在本实施例中，在氮化硅层303的下面还包括作为过渡层的氧化物层（图中未示出），比如PAD OX或SAC OX。也就是说，本发明实施例提供的半导体衬底200，是形成浅沟槽隔离201后没有去除掉作为掩膜的氮化硅层的半导体衬底。
作为示例，在本实施例中，所述半导体衬底300选用单晶硅材料构成。其中，STI301的材料为氧化硅。
步骤2：在浅沟槽隔离301的上方形成一层硅盖帽层304，如图3D所示。其中，所述硅盖帽层304完全覆盖所述浅沟槽隔离301。
其中，硅盖帽层304的材料可以为单晶硅或多晶硅，其高k值优选为2.5~4之间，n值优选在0.8~2之间。
其中，硅盖帽层304的厚度优选为20~100nm。
示例性的，形成上述硅盖帽层304的方法如下：
步骤201：在半导体衬底300上形成一层硅（Si）薄膜3040，如图3B所示。其中，所述硅薄膜3040，可以为单晶硅或多晶硅。形成硅薄膜3040的方法，可以为沉积法等。
步骤202：对所述硅薄膜3040进行CMP，去除硅薄膜3040位于所述STI301区域之外的部分，形成硅盖帽层304，如图2C所示。
步骤203：去除所述半导体衬底300上的位于AA区的氮化硅层303，形成的图形如图2D所示。
其中，去除氮化硅层303的方法可以为干法刻蚀或湿法刻蚀。
在本步骤中，去除氮化硅层303的过程中，优选地，应保留位于氮化硅层303下方的氧化物层。
由于在STI 301的上方形成了硅盖帽层304，因此，整个半导体衬底300的上表面对光具有相近的反射率，可以保证后续形成的离子注入遮蔽层（材料为光刻胶）的关键尺寸（CD）能够较好地得到控制，进而保证了半导体器件的良率。
步骤3：在半导体衬底300上形成离子注入遮蔽层305，如图3E所示。其中，离子注入遮蔽层305会同时覆盖部分AA区以及部分STI，其位置可以根据是用于形成n阱还是p阱具体进行设置，此处不再赘述。
具体地，形成离子注入遮蔽层305的方法如下：在半导体衬底300上形成一层光刻胶薄膜（记作第三光刻胶薄膜）；利用掩膜板对该光刻胶薄膜进行曝光、显影处理，以形成图形化的光刻胶305（记作第三图形化的光刻胶），该图形化的光刻胶305即为离子注入遮蔽层305，形成的图形如图3E所示。
在本步骤中，由于在半导体衬底300上STI 301的上方存在硅盖帽层304，整个半导体衬底300的上表面具有相近的光反射率，并且硅盖帽层304可以减小在STI 301与半导体衬底300交界处的光反射率，因此在对光刻胶薄膜进行曝光的过程中，各个区域的光刻胶薄膜接收的曝光量基本相同，所以，形成的离子注入遮蔽层（图形化的光刻胶）305的关键尺寸（CD）可以较好地得到控制，保证了半导体器件的良率。
至此，完成了本发明实施例的示例性的半导体器件的制造方法的介绍，后续可以以所述离子注入遮蔽层305为掩膜进行离子注入处理以形成n阱或p阱，在此不再赘述。本领域的技术人员可以理解，本发明实施例的方法并不以此为限；虽然本发明实施例对与发明点无关的半导体器件制程中的其他步骤并未进行描述，但这并不代表本发明实施例的半导体器件的制造方法不包括这些步骤，而是由于这些工艺步骤与传统的半导体器件加工工艺完全相同而不再赘述。
本发明实施例的半导体器件的制造方法，通过增加在半导体衬底的浅沟槽隔离（STI）的上方形成硅盖帽层的步骤，保证了整个半导体衬底的上表面具有相近的光反射率，因此在通过对光刻胶薄膜进行光刻（曝光、显影）形成离子注入遮蔽层的过程中，半导体衬底上各个区域的光刻胶薄膜接收的曝光量基本相同，进而使得形成的离子注入遮蔽层的关键尺寸（CD）可以较好地得到控制，提高了半导体器件的良率。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (10)
1.一种半导体器件的制造方法，其特征在于，所述方法包括：
步骤S101：提供形成有浅沟槽隔离的半导体衬底，所述半导体衬底的材料为硅；
步骤S102：在所述浅沟槽隔离的上方形成硅盖帽层；
步骤S103：在所述半导体衬底上形成离子注入遮蔽层。
2.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S102中形成的所述硅盖帽层的厚度为20～100nm。
3.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S102中形成的所述硅盖帽层的材料为单晶硅或多晶硅，并且所述硅盖帽层的高k值为2.5～4，n值为0.8～2。
4.如权利要求1所述的半导体器件的制造方法，其特征在于，所述步骤S103包括：
在所述半导体衬底上形成第一光刻胶薄膜；
利用掩膜板对所述光刻胶薄膜进行曝光、显影，形成第一图形化的光刻胶，所述第一图形化的光刻胶即为所述离子注入遮蔽层。
5.如权利要求1～4任一项所述的半导体器件的制造方法，其特征在于，所述步骤S102包括：
步骤S1021：在所述半导体衬底上形成一层硅薄膜；
步骤S1022：在所述硅薄膜上形成一层底部抗反射层，并在所述底部抗反射层上方形成第二图形化的光刻胶；
步骤S1023：以所述第二图形化的光刻胶为掩膜对所述半导体衬底进行刻蚀，去除所述底部抗反射层和所述硅薄膜未被所述第二图形化的光刻胶所覆盖的部分，以形成所述硅盖帽层；
步骤S1024：剥离掉所述第二图形化的光刻胶以及位于其下方的所述底部抗反射层。
6.如权利要求5所述的半导体器件的制造方法，其特征在于，所述步骤S1022包括：
在所述硅薄膜上形成一层底部抗反射层，在所述底部抗反射层上形成第二光刻胶薄膜，对所述第二光刻胶薄膜进行曝光、显影处理以形成所述第二图形化的光刻胶。
7.如权利要求5所述的半导体器件的制造方法，其特征在于，在所述步骤S101中所提供的半导体衬底的有源区的上方形成有氧化物层。
8.如权利要求1～4任一项所述的半导体器件的制造方法，其特征在于，在所述步骤S101中所提供的所述半导体衬底还包括位于其有源区上方的氮化硅层。
9.如权利要求8所述的半导体器件的制造方法，其特征在于，所述步骤S102包括：
步骤S1021：在所述半导体衬底上形成一层硅薄膜；
步骤S1022：对所述硅薄膜进行CMP，去除所述硅薄膜位于所述浅沟槽隔离上方以外的部分，以形成所述硅盖帽层。
10.如权利要求8所述的半导体器件的制造方法，其特征在于，在所述步骤S102和S103之间还包括去除所述位于有源区上方的氮化硅层的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210445671.XA CN103811314B (zh) | 2012-11-08 | 2012-11-08 | 一种半导体器件的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210445671.XA CN103811314B (zh) | 2012-11-08 | 2012-11-08 | 一种半导体器件的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103811314A CN103811314A (zh) | 2014-05-21 |
| CN103811314B true CN103811314B (zh) | 2017-06-13 |
Family
ID=50707929
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210445671.XA Active CN103811314B (zh) | 2012-11-08 | 2012-11-08 | 一种半导体器件的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103811314B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6211021B1 (en) * | 1999-07-26 | 2001-04-03 | United Microelectronics Corp. | Method for forming a borderless contact |
| JP2006156656A (ja) * | 2004-11-29 | 2006-06-15 | Renesas Technology Corp | 半導体装置の製造方法 |
| CN1941376A (zh) * | 2005-09-26 | 2007-04-04 | 松下电器产业株式会社 | 半导体装置及其制造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4733869B2 (ja) * | 2001-07-25 | 2011-07-27 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| CN100446272C (zh) * | 2003-09-04 | 2008-12-24 | 台湾积体电路制造股份有限公司 | 应变沟道半导体结构 |
-
2012
- 2012-11-08 CN CN201210445671.XA patent/CN103811314B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6211021B1 (en) * | 1999-07-26 | 2001-04-03 | United Microelectronics Corp. | Method for forming a borderless contact |
| JP2006156656A (ja) * | 2004-11-29 | 2006-06-15 | Renesas Technology Corp | 半導体装置の製造方法 |
| CN1941376A (zh) * | 2005-09-26 | 2007-04-04 | 松下电器产业株式会社 | 半导体装置及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103811314A (zh) | 2014-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7297598B2 (en) | Process for erase improvement in a non-volatile memory device | |
| JP2011502353A (ja) | Ｎｖｍ回路をロジック回路と集積する方法 | |
| US9922881B2 (en) | Method for fabricating semiconductor device structure and product thereof | |
| JPS6151923A (ja) | ２つのポジテイブフオトレジスト層を重ねる方法 | |
| CN103811314B (zh) | 一种半导体器件的制造方法 | |
| CN103839811A (zh) | 一种半导体器件的制造方法 | |
| CN104716031B (zh) | 使用双重图案化技术在副轴上形成cmos栅极的方法 | |
| CN104716096B (zh) | 一种半导体器件的制造方法 | |
| US7507647B2 (en) | Method of manufacturing a high voltage semiconductor device including a deep well and a gate oxide layer simultaneously | |
| US10903224B2 (en) | Semiconductor device and method for fabricating the same | |
| EP2642520B1 (en) | Embedded flash memory | |
| US11335791B2 (en) | Semiconductor device and method of fabrication | |
| CN110620115B (zh) | 1.5t sonos闪存的制造方法 | |
| US20070281423A1 (en) | Method for manufacuring semiconductor device | |
| US9362125B2 (en) | Semiconductor process | |
| CN108831829B (zh) | 一种分裂栅结构下的侧墙栅极隔离刻蚀膜层工艺 | |
| US6110785A (en) | Formulation of high performance transistors using gate trim etch process | |
| US20140264615A1 (en) | 3d memory process and structures | |
| TW201036111A (en) | Method for fabricating nonvolatile memory device | |
| US20130109186A1 (en) | Method of forming semiconductor devices using smt | |
| JPH04260364A (ja) | 半導体装置の製造方法 | |
| US7151027B1 (en) | Method and device for reducing interface area of a memory device | |
| JPH03184368A (ja) | 半導体装置の製造方法 | |
| CN107591369A (zh) | 半导体结构的形成方法 | |
| JP2012080076A (ja) | 半導体装置とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |