CN103811312B - 形成图案的方法 - Google Patents

形成图案的方法 Download PDF

Info

Publication number
CN103811312B
CN103811312B CN201310034749.3A CN201310034749A CN103811312B CN 103811312 B CN103811312 B CN 103811312B CN 201310034749 A CN201310034749 A CN 201310034749A CN 103811312 B CN103811312 B CN 103811312B
Authority
CN
China
Prior art keywords
pattern
etching
substrate
photoetching agent
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201310034749.3A
Other languages
English (en)
Other versions
CN103811312A (zh
Inventor
林毓超
许家豪
吴国钰
陈嘉仁
陈昭成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN103811312A publication Critical patent/CN103811312A/zh
Application granted granted Critical
Publication of CN103811312B publication Critical patent/CN103811312B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/075—Silicon-containing compounds
    • G03F7/0752—Silicon-containing compounds in non photosensitive layers or as additives, e.g. for dry lithography
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/091—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers characterised by antireflection means or light filtering or absorbing means, e.g. anti-halation, contrast enhancement
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/095—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having more than one photosensitive layer
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

一种形成衬底图案的方法的实施例包括在衬底上形成底层和上覆中间层。光刻胶图案形成在中间层上。在光刻胶图案上沉积蚀刻涂层。将蚀刻涂层和光刻胶图案用作掩膜元件以图案化中间层和底层中的至少一个。将图案化的中间层和图案化的底层中的至少一个用作掩膜元件来蚀刻衬底以形成衬底图案。衬底图案可用作覆盖测量工艺的元件。

Description

形成图案的方法
技术领域
本发明总的来说涉及半导体领域，更具体地，涉及形成图案的方法。
背景技术
半导体集成电路(IC)工业经历了指数增长。IC材料和设计的技术发展产生了多代IC，每一代IC都具有比前一代更小但更复杂的电路。在IC发展的进程中，通常增大了功能密度(即，每个芯片面积的互连器件数量)，而减小了几何尺寸(即，使用制造工艺可以产生的最小部件(或线路))。这种按比例缩小的工艺通常通过提高生产效率和降低相关成本来提供益处。这种按比例缩小也增加了处理和制造IC的复杂性，为了实现这些进步，在IC处理和制造方面需要类似发展。
例如，图案的按比例减小可能导致在IC器件上的不对称的图案轮廓。不对称的图案可能引起许多问题，诸如IC器件上的不可校正或不可控的图案与图案重叠错误。在另一个实例中，当使用具有不对称图案的监测晶圆来监测或校准光刻曝光工具时，影响光刻曝光工具的精度。因此，需要形成更对称图案的方法。
发明内容
根据本发明的一个方面，提供了一种形成衬底图案的方法，包括：接收衬底；在衬底上形成底层和中间层，中间层位于底层上方；在中间层上形成光刻胶图案；在光刻胶图案上沉积蚀刻涂层；将蚀刻涂层和光刻胶图案用作掩膜元件来图案化中间层和底层中的至少一个；以及将图案化的中间层和图案化的底层中的至少一个用作掩膜元件来蚀刻衬底，以在衬底中形成衬底图案。
优选地，该方法进一步包括：在衬底图案上形成第二光刻胶图案；以及使用第二光刻胶图案执行光刻曝光工具校准。
优选地，光刻曝光工具校准包括测量第二光刻胶图案和衬底图案之间的偏移。
优选地，沉积中间层包括沉积掺有硅(Si)的底部抗反射涂层(BARC)。
优选地，BARC中的硅(Si)浓度范围在大约1％至大约8％之间。
优选地，沉积蚀刻涂层包括使用等离子体工艺。
优选地，沉积蚀刻涂层包括使用有机链烷和有机链烷混合物中的至少一种。
优选地，使用设置在光刻胶图案的侧壁上的蚀刻涂层。
优选地，执行蚀刻工艺包括蚀刻衬底的硅区域。
根据本发明的另一方面，提供了一种形成衬底图案的方法，包括：接收衬底，衬底具有底层、位于底层上方的中间层和位于中间层上方的光刻胶层；使用在第一光刻曝光工具上执行的光刻工艺来图案化光刻胶层；在图案化的光刻胶层的侧壁上形成蚀刻涂层；以及通过执行蚀刻工艺在衬底中形成衬底图案，其中，执行蚀刻工艺包括中间层的第一蚀刻、底层的第二蚀刻和衬底的第三蚀刻，第一蚀刻、第二蚀刻和第三蚀刻均提供了通过光刻胶层和蚀刻涂层限定的图案。
优选地，中间层包括底部抗反射涂层(BARC)。
优选地，底层包括感光材料。
优选地，形成蚀刻涂层包括使用等离子体工艺形成有机层。
根据本发明的又一方面，提供了一种校准曝光工具的方法，包括：在衬底中形成衬底图案，形成衬底图案包括提供具有设置在其上的蚀刻涂层的第一图案化光刻胶层、使用第一图案化光刻胶层来图案化下面的层；和当蚀刻衬底图案时将图案化的下面的层用作掩膜元件；在衬底图案上方形成第二光刻胶图案；以及执行第二光刻胶图案与衬底图案的覆盖测量(overlay measurement)。
优选地，执行所述覆盖测量包括使用模型生成一组相关性参数。
优选地，下面的层包括感光材料和底部抗反射涂层(BARC)材料中的至少一种。
优选地，执行覆盖测量包括测量第一图案化光刻胶层上的第一点和第二光刻胶图案上的第二点之间的距离，其中，与衬底的顶面基本平行地测量距离。
优选地，该方法进一步包括：由覆盖测量确定第一光刻曝光工具和第二光刻曝光工具之间的相关性。
优选地，使用第一光刻曝光工具形成图案化光刻胶层，以及使用第二光刻曝光工具形成第二光刻胶图案。
优选地，第一光刻曝光工具和第二光刻曝光工具是步进扫描工具。
附图说明
当参照附图阅读以下详细描述时能更好地理解本发明。应当强调，根据行业的标准惯例，各个部件没有按比例绘制并且仅用于说明的目的。事实上，为了讨论的清楚，可以任意增大或减小各个部件的尺寸。
图1是在衬底中形成图案的方法的流程图。
图2至图5是根据图1的方法形成图案的截面图。
图6是通过图1的方法提供的图案轮廓的实例。
图7是根据本发明的一个或多个方面形成图案的方法的一个实施例的流程图。
图8至图13是使用本发明的一个或多个实施例在衬底上形成的图案的一个实施例的截面图。
图14是校准用于实现本发明一个或多个实施例的光刻曝光工具的方法的一个实施例的流程图。
图15是从本发明的一个或多个实施例获益的衬底上图案的一个实施例的实例。
图16是图案与图案未对准的实例。
具体实施方式
以下公开提供了用于实现本发明的不同特征的许多不同的实施例或实例。以下描述部件和配置的具体实例以简化本发明。当然，这些仅仅是实例而不用于限制。例如，以下描述的第一部件形成在第二部件之上或第二部件上可以包括第一部件和第二部件形成为直接接触的实施例，并且还可以包括在第一部件和第二部件之间形成附加部件以使第一部件和第二部件可以不直接接触的实施例。此外，本发明可以在各个实例中重复参照数字和/或字母。这种重复是为了简化和清楚的目的，但其自身并不表明所讨论的各个实施例和/或配置之间的关系。
参照图1，示出了用于在诸如半导体晶圆或光掩膜的衬底上形成图案的传统方法100。方法100开始于步骤102，其中提供或接收衬底。方法100继续至步骤104，例如，通过旋涂工艺在衬底上沉积光刻胶膜。在本发明中，光刻胶也被称为抗蚀剂。
方法100继续至步骤106，通过光刻曝光工具对沉积在衬底上方的光刻胶膜进行曝光以在抗蚀剂膜上形成潜像图案。方法100继续至步骤108，显影曝光的光刻胶膜以在衬底上方形成光刻胶图案。
方法100继续至步骤112，使用图案化的光刻胶来蚀刻衬底。现在参照图2至图5，示出了使用方法100形成器件200的图案的截面图。如图2所示，在接收衬底202之后，204在衬底202上沉积BARC层。衬底202可包括晶圆以及形成在其上的多个导电和非导电薄膜。
如图2所示，在沉积在衬底202上的BARC层204上沉积光刻胶膜206。然后，如图3所示，通过光刻曝光工具230来曝光光刻胶膜206。在本发明中，光刻曝光工具也被称为曝光工具。光刻曝光工具230生成投射到光刻胶膜206上的图案化的电磁辐射232。
如图4所示，在施加显影剂之后，形成光刻胶图案206a。如图5所示，在执行蚀刻工艺之后，在衬底202上形成图案210。
继续本实施例，图6是形成在衬底202上的图案轮廓252的实例。图案轮廓252不对称。换言之，图案轮廓252的第一侧壁角度(SWA)254与图案轮廓252的第二SWA256不相等。
不对称的SWA可能为器件带来潜在问题。例如，不对称的SWA可导致晶圆的中心区域和边缘区域之间的临界尺寸(CD)变化在器件的容差范围或规格之外。晶圆的中心区域和边缘区域之间的CD变化可严重影响器件的电性能。在一个实例中，在光刻曝光工具上曝光晶圆期间，光掩膜或中间掩膜(具有现有图案)与形成在晶圆上的先前图案对准。通过读取形成为先前图案的多个对准标记(或图案)来执行对准。如果读取的是不对称的SWA图案，则会发生未对准。在工厂中，未对准可能是晶圆产量的致命缺陷。在另一个实例中，在工厂中，多个图案化的晶圆用于监测光刻曝光工具或工艺或者校准光刻曝光工具。如果形成在晶圆上的图案具有不对称SWA，则光刻曝光工具或工艺的精度会受到图案的不对称SWA的影响。
参照图7，示出了根据本发明一个或多个实施例形成图案的方法300的流程图。方法300可减轻和/或减少上述的不对称SWA。图8至图13是根据方法300的一个实施例形成示例性器件400的图案的截面图。
方法300开始于步骤302，其中提供或接收衬底。参照图8的实例，示出了衬底402。衬底402可包括晶圆以及多个导电和非导电薄膜。在一个实施例中，衬底402是包括硅的半导体衬底(换言之，硅晶圆)。可选或此外地，衬底402可包括：另一种元素半导体，诸如锗；化合物半导体，包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟和/或锑化铟；合金半导体，包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP和/或GaInAsP。在另一个可选实施例中，晶圆是绝缘体上半导体(SOI)。多个导电和非导电薄膜可包括绝缘材料或导电材料。例如，导电材料包括金属，诸如铝(Al)、铜(Cu)、钨(W)、镍(Ni)、钛(Ti)、金(Au)和铂(Pt)以及这些金属的合金。绝缘材料可包括氧化硅和氮化硅。在可选实施例中，衬底402可包括光掩膜。
然后，方法300继续至步骤304，例如通过旋涂工艺在衬底上形成底层。步骤304可包括执行脱水工艺以增强底层与衬底的粘附力。脱水工艺可包括在高温下烘焙衬底一段时间，或者将诸如六甲基二硅胺(HMDS)的化学物应用于衬底。示例性底层组分包括光刻胶或其它有机感光材料。底层的厚度可在大约和之间。参照图8的实例，底层404设置在衬底402上。
然后，方法300继续至步骤306，其中中间层形成在底层上。在一个实施例中，通过旋涂工艺来形成中间层。步骤306可包括软烘(SB)工艺。示例性中间层组分包括掺硅(Si)BARC层。BARC层可包括有机BARC或无机BARC层。在另一个实施例中，掺Si的BARC层可包括大约1％和8％之间的Si。中间层的厚度可在大约200埃至500埃之间。参照图8的实例，中间层406设置在衬底402上。
方法300继续至步骤308，在中间层上沉积光刻胶层。可通过旋涂工艺形成光刻胶层。在一个实施例中，步骤308包括软烘(SB)工艺。光刻胶层可包括正性抗蚀剂或负性抗蚀剂。光刻胶层还可包括单层抗蚀剂膜或多层光刻胶膜。光刻胶层可包括I线或DUV光刻胶。光刻胶层的厚度可在大约至之间。
方法300继续至步骤310，图案化上文参照步骤308所述的光刻胶层。步骤310可包括使用光刻曝光工具来曝光光刻胶层。光刻曝光工具可生成投射到光刻胶层上的图案化的电磁辐射。光刻曝光工具可包括紫外(UV)线、深紫外(DUV)线、极紫外(EUV)或X射线光。示例性的光刻曝光工具是步进扫描工具，诸如荷兰ASML N.V.公司的ASML NXT工具(例如，版本1700i、1900i、1950i)。在一个实施例中，光刻曝光工具使用大约10mJ和30mJ之间的能量。在一个实施例中，光刻曝光工具使用大约0.1和-0.1之间的聚焦。光刻曝光工具可以可选地包括带电粒子工具，诸如电子束直写仪。光刻曝光工具230可包括掩膜，诸如二元掩膜或相移掩膜(PSM)。相移掩膜可以是交替式相移掩膜(alt.PSM)或透射减幅的相移掩膜(att.PSM)。在本发明中，掩膜被称为光掩膜或中间掩膜。
步骤310还可以包括使用诸如氢氧化四甲铵(TMAH)的显影剂来显影曝光的光刻胶层。步骤310还可以包括曝光后烘焙(PED)、显影后烘焙(PDB)或两者。参照图8的实例，图案化的光刻胶层408设置在衬底402上，覆盖底层404和中间层406。
方法300继续至步骤312，在图案化的光刻胶层上沉积蚀刻涂层。参照图9的实例，蚀刻涂层410形成在图案化的光刻胶层408上方。在一个实施例中，使用等离子体工艺来形成蚀刻涂层410。例如，步骤312还可以包括在低室压下向等离子体工具室提供有机化合物，诸如CH4、CH4F2、CH3F、CH4/Ar或CH4/He。在一个实施例中，利用甲烷(CH4)气流在光刻胶图案层408上形成蚀刻涂层。在大约5毫托至20毫托(mTorr)的室压下，甲烷气流在大约10至200标准立方厘米/分钟(SCCM)的范围内。其它烷类也可用于形成蚀刻涂层。蚀刻涂层可包括碳(C)和氢(H)。在另一个实例中，步骤312包括使用蚀刻工艺，诸如包括HBr、HBr/O2或HBr/N2的等离子体蚀刻工艺。参照图10的实例，蚀刻涂层410形成在中间层406和图案化的光刻胶层408上。
然后，方法300继续至步骤314，蚀刻或图案化中间层。蚀刻涂层410还可以被部分地蚀刻，例如，从图案化的光刻胶层的顶面去除蚀刻涂层。参照图10的实例，将图案化的光刻胶层408和蚀刻涂层410用作掩膜元件(例如，保护部分下面的层)来蚀刻中间层406以提供图案化的中间层406。应该注意，在示出的实施例中，蚀刻终止于底层404。在一个实施例中，步骤314包括使用等离子体工艺蚀刻中间层。例如，蚀刻中间层的步骤314可包括在低室压下向等离子体工具室提供化学气体混合物。例如，在一个实施例中，化学气体混合物包括诸如CF4、SF6或CH2F2的含氟气体。化学气体混合物的流速可在大约10SCCM至100SCCM的范围内。室压可在大约1mTorr至20mTorr的范围内。通过举例提供这些工艺参数但并不用于限制。
方法300继续至步骤316，将上文参照步骤310描述的图案化的光刻胶层、上文参照步骤312描述的蚀刻涂层和/或上文参照步骤314描述的被蚀刻中间层用作掩膜元件来蚀刻底层。参照图11的实例，底层404被蚀刻以形成图案化的底层。在示出的实施例中，蚀刻终止于衬底402(衬底402可包括形成在半导体晶圆上的一层或多层)。在一个实施例中，步骤316包括使用等离子体工艺蚀刻底层。例如，步骤316可包括在低室压下向等离子体工具室提供化学气体混合物。在一个实施例中，化学气体混合物包括诸如O2的含氧气体、诸如Cl2的含氯气体、诸如HBr的含溴气体、诸如SO2的含硫气体或它们的组合。化学气体混合物的流速可在大约10SCCM至200SCCM的范围内。室压可在大约2mTorr至40mTorr的范围内。通过举例提供这些工艺参数但不用于限制。
然后，方法300继续至步骤318，将上文参照步骤310描述的图案化的光刻胶层、上文参照步骤312描述的蚀刻涂层、上文参照步骤314描述的被蚀刻中间层和/或上文参照步骤316描述的被蚀刻底层用作掩膜元件来图案化或蚀刻衬底。参照图12的实例，图案被蚀刻到衬底402中，提供衬底图案412。如上所述，衬底402可包括例如形成在半导体晶圆上的任意数量的层。衬底图案412可形成在一个或多个层中，或形成在半导体晶圆自身中。在一个实施例中，步骤318通过在低室压下向等离子体工具室提供化学气体混合物来蚀刻衬底。化学气体混合物的组分或浓度可取决于衬底402的组分或浓度。在一个实施例中，衬底402包括硅层或多晶硅层。在这种情况下，化学气体混合物可包括含氟气体，诸如SF6、CH2F2、CF4、NF3或它们的组合。化学气体混合物的流速可在大约10SCCM至200SCCM的范围内。室压可在大约2mTorr至40mTorr的范围内。通过举例提供这些工艺参数但不用于限制。
在步骤318的实施例中，可在蚀刻衬底的同时去除一个或多个上覆层。例如，图12示出图案化的光刻胶层408、蚀刻涂层410和中间层406被去除。
方法继续至步骤320，执行清除或蚀刻工艺以从衬底去除不期望的层。参照图14的实例，在已去除上覆层的衬底402上提供衬底图案412。步骤320可包括使用等离子体清除和/或湿化学清除工艺。对于方法300的附加实施例，可在方法300之前、期间或之后提供附加步骤，并且可以替换、去除或移动所述的一些步骤。
在一个实施例中，与诸如图1所述的其它方法相比，通过方法300形成的衬底图案412在衬底402上提供了改进的CD均匀性和侧壁角度(SWA)均匀性。例如，在一个实施例中，通过使用方法100图案化的晶圆的CD范围为大约95纳米(nm)，而通过使用方法300图案化的晶圆的CD范围为大约10nm。在另一个示例性实施例中，通过使用方法100图案化的晶圆的侧壁角度(SWA)范围为大约15度，而通过使用方法300图案化的晶圆的侧壁角度(SWA)范围为大约2度。可通过由方法300制造的更对称的图案(例如，图案412)和图案的平滑边缘(例如，412)改进CD或侧壁角度(SWA)均匀性。由于通过方法300的实施例改进晶圆上图案的侧壁角度(SWA)范围，所以也可改进图案与图案的叠加。
参照图14，校准或监测用于在衬底上提供图案的光刻曝光工具的方法500的流程图。方法500可使用通过方法300的实施例或其部分制造的图案。方法500开始于步骤502，其中接收或获得衬底。步骤502可与图7的步骤302基本相似。然后，方法500继续至步骤504，其中衬底被图案化。在一个实施例中，使用上文参照图7描述的方法300执行图案化衬底。步骤504可包括使用第一光刻曝光工具(例如，步进扫描工具或者步进器)以在衬底上形成衬底图案。
然后，方法500继续至步骤506，另一个光刻胶图案形成在衬底上覆盖上文参照步骤504描述的图案。
步骤506可包括例如通过旋涂工艺在衬底图案上沉积光刻胶膜。步骤506可包括执行脱水工艺以增强底层与晶圆的粘附力。脱水工艺可包括在高温下烘焙衬底一段时间，或者将诸如六甲基二硅胺(HMDS)的化学物应用于晶圆。步骤506还可包括使用在步骤504形成上文描述的衬底图案所使用的光刻曝光工具或者可以使用不同的光刻曝光工具来曝光形成在衬底图案上的光刻胶膜。在一个实施例中，步骤506包括在将光刻胶膜曝光给图案之前，将掩膜与衬底图案对准。在曝光之后，可施加诸如氢氧化四甲铵(TMAH)的显影剂至曝光的光刻胶膜以形成光刻胶图案。图15示出了器件600的截面，并在以下进行详细描述。
如图15所示，衬底图案412形成在衬底402上。衬底图案412和/或衬底402可以与上文参照图7至图13描述的基本相似。可以使用上文参照图14描述的步骤504中描述的一种或多种工艺形成衬底图案412。在一个实施例中，可使用与上文参照图7描述的方法300基本相似的方法形成衬底图案412。
光刻胶图案606形成在衬底图案412上方。可使用诸如上文参照方法500的步骤506描述的工艺形成光刻胶图案606。在一个实施例中，一层或多层可夹置在衬底图案412和光刻胶图案606之间。
在一个实施例中，使用与用于形成衬底图案412相同的光刻曝光工具(例如，步进器或步进扫描工具)来形成光刻胶图案606。在另一个实施例中，使用截然不同的光刻曝光工具形成光刻胶图案606。例如，光刻曝光工具可以是在具有相同或不同生产商或模型的生产线上的独立工具。在一个实施例中，用于形成衬底图案412的光刻工具是机床工具或基线工具。
然后，方法500继续至步骤508，执行以上在步骤506中形成的光刻胶图案相对于上文在步骤504中形成的衬底图案的覆盖测量。参照图15的实例，执行光刻胶图案606与晶圆衬底图案412的覆盖测量。在一个实施例中，执行覆盖测量包括测量衬底图案412的中心和形成在衬底图案412上方的光刻胶图案606的中心之间的差。可以使用单独覆盖工具或光刻曝光工具的一部分来执行这种测量。在一个实施例中，如图16所示，执行覆盖测量包括测量衬底图案412的中心和形成在衬底图案412上方的光刻胶图案606的中心之间在X方向和/或Y方向上的差，这将在下文进行进一步的描述。
图16是上文参照图15描述的印在衬底图案412上的光刻胶图案606的示例性俯视图。xi表示的差是指光刻胶图案606与衬底图案412在X方向上的未对准。yi表示的差是指光刻胶图案606与衬底图案412在基本垂直于X方向的Y方向上的未对准。
方法500继续至步骤510，其中生成覆盖模型。可使用测量数据xi和yi来生成模型。在一个实施例中，生成模型包括使用算法来生成一组参数，诸如X/Y方向上的相互平移(移动)、相互对称旋转、相互正交旋转、X/Y方向上的相互扩展(缩放)、内部对称旋转、内部不对称旋转、内部对称放大和内部不对称放大。
在一个实施例中，X/Y方向上的未对准(或误差)在规格内，并且方法500继续至步骤512以完成监测(或校准)光刻曝光工具。
在一个实施例中，X/Y方向上的未对准(或误差)在规格之外，并且方法500继续返回至步骤506。在一个实施例中，剥离光刻图案(即，606)并利用通过上文描述的模型生成的一组参数重印光刻胶图案。在另一个实施例中，由回归算法生成的参数被反馈回光刻曝光工具。这可以重复多次直到将移动差(或误差)最小化并且在光刻曝光工具或光刻工艺的规格内。
一旦确定参数在规格内，则方法500继续至步骤512，完成光刻曝光工具校准。对于方法500的附加实施例，可以在方法500之前、期间或之后提供附加步骤，并且可以替换、去除或移动所述的一些步骤。
如图15所示，在一个实施例中，如果使用也用于印制下面的衬底图案(例如，图16的图案412)的光刻曝光工具来确定第二光刻胶图案(例如，图16的图案606)，则方法500可以被用作监测给定光刻曝光工具超时的方法。在这个实施例中，通过执行方法500监测或校准第一光刻曝光工具。
在一个实施例中，使用用于形成下面的图案(例如，图案412)的第二光刻曝光工具来印制光刻胶图案(例如，图案606)。在这样的实施例中，可以执行工具与工具覆盖(TTO)匹配或机器与机器覆盖(MMO)匹配。因此，在一个实施例中，第二光刻曝光工具被校准为接近于第一光刻曝光工具。
此外，由于衬底图案(第一图案)(例如，如图16中所述的图案412)的侧壁角(SWA)的改进，所以抗蚀剂图案与衬底图案(例如，如图16中所描述的图案412与图案606)的覆盖测量更精确，因此，也改进了机器与机器覆盖(MMO)。例如，在一个实施例中，机器与机器覆盖测量从X方向上移动大约12.6nm和在Y方向上移动大约13.3nm改进为在X方向上移动大约4.6nm和在Y方向上移动大约6.5nm。
因此，本发明在一个实施例中描述了图案化衬底以形成衬底图案的方法。该方法包括：接收衬底、形成第一光刻胶图案、在形成在中间层上的第一光刻胶图案上方沉积蚀刻涂层以及通过执行蚀刻工艺在衬底中形成衬底图案。形成第一光刻胶图案可包括在衬底上沉积底层、在底层上沉积中间层以及在中间层上沉积第一光刻胶层。然后，可曝光第一光刻胶图案，使得第一光刻胶图案形成在中间层和底层上。该方法可进一步包括使用在衬底中形成的衬底图案上方印制的第二光刻胶图案来执行光刻曝光工具校准。沉积中间层可包括沉积掺有硅(Si)的底层抗反射涂层(BARC)。沉积中间层可以进一步包括用硅(Si)掺杂BARC，其中硅具有大约1至8的百分比。沉积蚀刻涂层可包括使用等离子体工艺。沉积蚀刻涂层可以进一步包括使用有机链烷或有机链烷的混合物。执行蚀刻工艺可包括蚀刻蚀刻涂层、中间层、底层和衬底。
在另一个实施例中，描述了形成图案的方法。该方法包括：接收衬底、形成第一光刻胶图案、在第一光刻胶图案上方沉积蚀刻涂层以及通过执行蚀刻工艺在衬底中形成衬底图案。形成第一光刻胶图案可包括在衬底上沉积底层、在底层上沉积掺杂有硅的中间层、在中间层上沉积第一光刻胶层以及使用光刻工艺在中间层上形成第一光刻胶层。执行蚀刻工艺可包括蚀刻蚀刻涂层、蚀刻中间层、蚀刻底层和/或蚀刻衬底。该方法可进一步包括使用形成在衬底中的衬底图案上方所形成的第二光刻胶图案执行光刻曝光工具校准。沉积中间层可包括沉积掺有硅(Si)的底层抗反射涂层(BARC)，其中，BARC光刻胶中硅(Si)的范围在大约1至8％之间。沉积蚀刻涂层可包括使用等离子体工艺形成有机层。
在文中描述的另一个实施例中，提供了校准曝光工具的方法。该方法包括在衬底中形成衬底图案。形成衬底图案包括提供具有设置在其上的蚀刻涂层的第一图案化光刻胶层，并且使用第一图案化光刻胶层来图案化下面的层。然后，当蚀刻衬底图案时，被图案化的下面的层被用作掩膜元件。第二光刻胶图案形成在衬底图案上方。执行第二光刻胶图案与衬底图案的覆盖测量。
该方法可进一步包括使用模型来生成一组相关参数。下面的层可包括感光材料(例如，底层)和底部抗反射涂层(BARC)材料(例如，中间层)中的至少一个。执行覆盖测量可包括测量第一图案化光刻胶层上的第一点和第二光刻胶图案上的第二点之间的距离。测量的距离可与衬底的顶面基本平行(例如，X方向或Y方向)。
该方法可包括由覆盖测量确定第一蚀刻曝光工具和第二蚀刻曝光工具之间的相关性。在一个实施例中，使用第一蚀刻曝光工具形成图案化的光刻胶层，以及使用第二蚀刻曝光工具形成第二图案化光刻胶图案。第一和第二蚀刻曝光工具可以是诸如步进扫描工具的曝光工具。
前面概述了若干实施例的特征，使得本领技术人员可以更好地理解本发明的各方面。本领技术人员应该理解，他们可以容易地使用本发明作为用于设计或修改用于执行与文中描述的实施例相同目的和/或实现相同优点的其它工艺和结构的基础。本领的技术人员还应该意识到，这种等效结构不背离本发明的精神和范围，并且可以进行各种改变、替换和变更而不背离本发明的精神和范围。

Claims (18)

1.一种形成衬底图案的方法，所述方法包括：
接收衬底；
在所述衬底上形成底层和中间层，所述中间层位于所述底层上方；
在所述中间层上形成第一光刻胶图案；
在所述第一光刻胶图案上沉积蚀刻涂层；
将所述蚀刻涂层和所述第一光刻胶图案用作掩膜元件来图案化所述中间层和所述底层中的至少一个；以及
将图案化的中间层和图案化的底层中的至少一个用作掩膜元件来蚀刻衬底，以在所述衬底中形成所述衬底图案；
在所述衬底图案上形成第二光刻胶图案；以及
使用所述第二光刻胶图案执行光刻曝光工具校准，其中，所述光刻曝光工具校准包括测量所述第二光刻胶图案和所述衬底图案之间的偏移。
2.根据权利要求1所述的方法，其中，沉积所述中间层包括沉积掺有硅(Si)的底部抗反射涂层(BARC)。
3.根据权利要求2所述的方法，其中，所述底部抗反射涂层中的硅(Si)浓度范围在1％至8％之间。
4.根据权利要求1所述的方法，其中，沉积所述蚀刻涂层包括使用等离子体工艺。
5.根据权利要求4所述的方法，其中，沉积所述蚀刻涂层包括使用有机链烷和有机链烷混合物中的至少一种。
6.根据权利要求1所述的方法，其中，使用设置在所述第一光刻胶图案的侧壁上的所述蚀刻涂层。
7.根据权利要求1所述的方法，其中，执行蚀刻工艺包括蚀刻所述衬底的硅区域。
8.一种形成衬底图案的方法，所述方法包括：
接收衬底，所述衬底具有底层、位于所述底层上方的中间层和位于所述中间层上方的光刻胶层；
使用在第一光刻曝光工具上执行的光刻工艺来图案化所述光刻胶层，形成第一光刻胶图案；
在图案化的光刻胶层的侧壁上形成蚀刻涂层；以及
通过执行蚀刻工艺在所述衬底中形成衬底图案，其中，执行所述蚀刻工艺包括所述中间层的第一蚀刻、所述底层的第二蚀刻和所述衬底的第三蚀刻，所述第一蚀刻、所述第二蚀刻和所述第三蚀刻均提供了通过所述光刻胶层和所述蚀刻涂层限定的图案；
其中，在所述衬底图案上形成第二光刻胶图案；以及
使用所述第二光刻胶图案执行光刻曝光工具校准，其中，所述光刻曝光工具校准包括测量所述第二光刻胶图案和所述衬底图案之间的偏移。
9.根据权利要求8所述的方法，其中，所述中间层包括底部抗反射涂层(BARC)。
10.根据权利要求8所述的方法，其中，所述底层包括感光材料。
11.根据权利要求8所述的方法，其中，形成所述蚀刻涂层包括使用等离子体工艺形成有机层。
12.一种校准曝光工具的方法，所述方法包括：
在衬底中形成衬底图案，形成所述衬底图案包括：
提供具有设置在其上的蚀刻涂层的第一图案化光刻胶层；
使用所述第一图案化光刻胶层来图案化下面的层；和
当蚀刻所述衬底图案时，将图案化的下面的层用作掩膜元件；
在所述衬底图案上方形成第二光刻胶图案；以及
执行所述第二光刻胶图案与所述衬底图案的覆盖测量。
13.根据权利要求12所述的方法，其中，执行所述覆盖测量包括使用模型生成一组相关性参数。
14.根据权利要求12所述的方法，其中，所述下面的层包括感光材料和底部抗反射涂层(BARC)材料中的至少一种。
15.根据权利要求12所述的方法，其中，执行所述覆盖测量包括测量所述第一图案化光刻胶层上的第一点和所述第二光刻胶图案上的第二点之间的距离，其中，与所述衬底的顶面平行地测量所述距离。
16.根据权利要求12所述的方法，进一步包括：由所述覆盖测量确定第一光刻曝光工具和第二光刻曝光工具之间的相关性。
17.根据权利要求12所述的方法，其中，使用第一光刻曝光工具形成所述图案化光刻胶层，以及使用第二光刻曝光工具形成所述第二光刻胶图案。
18.根据权利要求17所述的方法，其中，所述第一光刻曝光工具和所述第二光刻曝光工具是步进扫描工具。
CN201310034749.3A 2012-11-09 2013-01-29 形成图案的方法 Expired - Fee Related CN103811312B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/673,729 2012-11-09
US13/673,729 US9128384B2 (en) 2012-11-09 2012-11-09 Method of forming a pattern

Publications (2)

Publication Number Publication Date
CN103811312A CN103811312A (zh) 2014-05-21
CN103811312B true CN103811312B (zh) 2016-12-28

Family

ID=50682090

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310034749.3A Expired - Fee Related CN103811312B (zh) 2012-11-09 2013-01-29 形成图案的方法

Country Status (3)

Country Link
US (2) US9128384B2 (zh)
CN (1) CN103811312B (zh)
TW (1) TWI517211B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9128384B2 (en) * 2012-11-09 2015-09-08 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a pattern
WO2016131024A1 (en) 2015-02-13 2016-08-18 Entegris, Inc. Coatings for enhancement of properties and performance of substrate articles and apparatus
US9607843B2 (en) * 2015-02-13 2017-03-28 Tokyo Electron Limited Method for roughness improvement and selectivity enhancement during arc layer etch via adjustment of carbon-fluorine content
JP2016157779A (ja) * 2015-02-24 2016-09-01 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9747408B2 (en) * 2015-08-21 2017-08-29 Taiwan Semiconductor Manufacturing Company, Ltd. Generating final mask pattern by performing inverse beam technology process
US20180323078A1 (en) * 2015-12-24 2018-11-08 Intel Corporation Pitch division using directed self-assembly
CN107555396A (zh) * 2016-07-01 2018-01-09 中国科学院苏州纳米技术与纳米仿生研究所 一种微纳图形的制备方法及其制备系统
US9793183B1 (en) 2016-07-29 2017-10-17 Taiwan Semiconductor Manufacturing Co., Ltd. System and method for measuring and improving overlay using electronic microscopic imaging and digital processing
US10043650B2 (en) 2016-09-22 2018-08-07 Taiwan Semiconductor Manufacturing Co., Ltd. Method and system for wet chemical bath process
US10274818B2 (en) 2016-12-15 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Lithography patterning with sub-resolution assistant patterns and off-axis illumination
US10503077B2 (en) * 2017-11-07 2019-12-10 International Business Machines Corporation Shadow mask area correction for tunnel junctions
CN110544688A (zh) * 2018-05-29 2019-12-06 长鑫存储技术有限公司 有源阵列、有源阵列的制造方法和随机存储器
US11054742B2 (en) 2018-06-15 2021-07-06 Taiwan Semiconductor Manufacturing Co., Ltd. EUV metallic resist performance enhancement via additives
US11069526B2 (en) 2018-06-27 2021-07-20 Taiwan Semiconductor Manufacturing Co., Ltd. Using a self-assembly layer to facilitate selective formation of an etching stop layer
US10867805B2 (en) 2018-06-29 2020-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Selective removal of an etching stop layer for improving overlay shift tolerance
JP2020088174A (ja) * 2018-11-26 2020-06-04 東京エレクトロン株式会社 エッチング方法及び基板処理装置
US11289376B2 (en) 2019-07-31 2022-03-29 Taiwan Semiconductor Manufacturing Co., Ltd Methods for forming self-aligned interconnect structures
US11557479B2 (en) * 2020-03-19 2023-01-17 Tokyo Electron Limited Methods for EUV inverse patterning in processing of microelectronic workpieces
US12009400B2 (en) 2021-02-14 2024-06-11 Taiwan Semiconductor Manufacturing Company, Ltd. Device providing multiple threshold voltages and methods of making the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101551603A (zh) * 2007-09-25 2009-10-07 台湾积体电路制造股份有限公司 光敏层的图案化方法
CN102005382A (zh) * 2009-09-01 2011-04-06 国际商业机器公司 两次曝光一条线路间距分离方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6428894B1 (en) * 1997-06-04 2002-08-06 International Business Machines Corporation Tunable and removable plasma deposited antireflective coatings
US7253113B2 (en) * 2003-11-13 2007-08-07 Macronix International Co., Ltd. Methods for using a silylation technique to reduce cell pitch in semiconductor devices
US7333173B2 (en) 2004-04-06 2008-02-19 Taiwan Semiconductor Manufacturing Company Method to simplify twin stage scanner OVL machine matching
US7271106B2 (en) * 2004-08-31 2007-09-18 Micron Technology, Inc. Critical dimension control for integrated circuits
US7328418B2 (en) * 2005-02-01 2008-02-05 Tokyo Electron Limited Iso/nested control for soft mask processing
US8282842B2 (en) * 2007-11-29 2012-10-09 United Microelectronics Corp. Cleaning method following opening etch
US8153351B2 (en) * 2008-10-21 2012-04-10 Advanced Micro Devices, Inc. Methods for performing photolithography using BARCs having graded optical properties
US8912097B2 (en) 2009-08-20 2014-12-16 Varian Semiconductor Equipment Associates, Inc. Method and system for patterning a substrate
US8053323B1 (en) 2010-11-03 2011-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Patterning methodology for uniformity control
US8772183B2 (en) * 2011-10-20 2014-07-08 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming an integrated circuit
US9128384B2 (en) * 2012-11-09 2015-09-08 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a pattern

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101551603A (zh) * 2007-09-25 2009-10-07 台湾积体电路制造股份有限公司 光敏层的图案化方法
CN102005382A (zh) * 2009-09-01 2011-04-06 国际商业机器公司 两次曝光一条线路间距分离方法

Also Published As

Publication number Publication date
TW201419379A (zh) 2014-05-16
US20140134759A1 (en) 2014-05-15
TWI517211B (zh) 2016-01-11
US9373552B2 (en) 2016-06-21
US9128384B2 (en) 2015-09-08
CN103811312A (zh) 2014-05-21
US20150364383A1 (en) 2015-12-17

Similar Documents

Publication Publication Date Title
CN103811312B (zh) 形成图案的方法
TWI380350B (en) Double patterning strategy for contact hole and trench in photolithography
CN103579187B (zh) 减少金属的接触电阻的方法
US8907456B2 (en) Multi-material hard mask or prepatterned layer for use with multi-patterning photolithography
US20220365414A1 (en) Protection layer on low thermal expansion material (ltem) substrate of extreme ultraviolet (euv) mask
KR101000947B1 (ko) 패턴 형성 방법, 반도체 장치의 제조 방법 및 반도체 장치의 제조 장치
TW201839914A (zh) 特徵尺寸縮減技術(三)
CN109075123A (zh) 用于使用具有多种材料的层对基板进行图案化的方法
CN106547166A (zh) 用于光刻工艺的护膜组件的制造方法及掩模护膜系统的形成方法
TW201535493A (zh) 形成用於積體電路的圖案的方法及圖案化基底的方法
CN106325002A (zh) 光刻技术显影成分及用于光刻技术图案化的方法
US20110081618A1 (en) Litho-litho etch (lle) double patterning methods
CN112881960A (zh) 一种晶圆级计量标准器及其制备方法
US9995999B2 (en) Lithography mask
TW202129705A (zh) 反射遮罩及其製造方法
US10663854B2 (en) Method of fabricating a photomask
TW202013058A (zh) 半導體裝置的製造方法
CN111856888B (zh) 一种增强密集图形光刻分辨率的方法
JP2010113195A (ja) 露光用マスク及び半導体装置の製造方法
WO2014061760A1 (ja) パターン形成方法及びデバイス製造方法
US10353288B2 (en) Litho-litho-etch double patterning method
CN115903401B (zh) 基于刻蚀与双重光刻的超分辨率图案实现方法及装置
Herth et al. Electron beam nanolithography in AZnLOF 2020
Ando et al. Pattern freezing process free litho-litho-etch double patterning
CN115793413B (zh) 基于对位差与双重光刻的超分辨率图案实现方法及装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20161228