CN1038001A - 电流源技术 - Google Patents

电流源技术 Download PDF

Info

Publication number
CN1038001A
CN1038001A CN89102528A CN89102528A CN1038001A CN 1038001 A CN1038001 A CN 1038001A CN 89102528 A CN89102528 A CN 89102528A CN 89102528 A CN89102528 A CN 89102528A CN 1038001 A CN1038001 A CN 1038001A
Authority
CN
China
Prior art keywords
transistor
contact
join
resistance
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN89102528A
Other languages
English (en)
Other versions
CN1014012B (zh
Inventor
吉恩·约瑟夫·高德恩茨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1038001A publication Critical patent/CN1038001A/zh
Publication of CN1014012B publication Critical patent/CN1014012B/zh
Expired legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L5/00—Automatic control of voltage, current, or power
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
    • H03K19/086—Emitter coupled logic
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/013—Modifications for accelerating switching in bipolar transistor circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

一电路，包括七个NPN晶体管，一个肖特基二 极管和一些电阻，信号从输入级到输出级的连接是直 接从输入电路晶体管的基极连到下输出晶体管的基 极的，该电路以其集电极发射极连线与输入晶体管的 发射极电阻并联，输入晶体管接收加给电路的输入信 号。两个晶体管与输入端相接，提供一个NOR电 路，如果电路结构对一个倒相电路是简单的，尽管一 个晶体管也可单独使用，两个输出晶体管组成一个推 挽输出级。

Description

本发明涉及半导体数字电路。
Dansky和Norsworthy的美国专利No4，605，870“高速低功率电流控制的门电路”表示被连接成三种不同电路的六个NPN晶体管、一个电阻和一个低势壘肖特基（Schottky）二极管LB。对每种情况，推挽电路的下输出晶体管的集电极被一个PNP晶体管所驱动。其基极与发射极被短接，做成为一个基极-集电极二极管，该二极管具有把输入信号耦合给推挽输出级下输出晶体管的基极的能力。该基极-集电极二极管PNP晶体管要承载相当大的电流，采用本发明的电路可减小此电流。
本发明之目的是采用电流源技术，以得到低功耗高性能（延迟小于1ns）的双极电路。本发明的门电路提供优异的功耗特性。按照本发明的一个门电路提供优异的速度功率乘积，它在采用+5V和OV电源的门阵列的生产程序中可与CMOS和BICMOS相比美。
图1示出采用多个NPN晶体管接成根据本发明电路的一个门电路。
图2示出图1的一种改型。
图1示出根据本发明的一个电路，该电路包括：七个NPN晶体管T1-T7、Schottky二极管SD、电阻R1-R4和RB、B+端点C以及VCC端点G。所有的晶体管设有像Dansky等人所述那样使其基极-发射极电路短接。其信号从输入级被连到输出级是直接从输入电路的晶体管T2的基极到下输出晶体管T3的基极。晶体管T2以集电极连线与输入晶体管T1和T6的发射极、电阻R3并联，T1和T6接收自端点A和B加给电路的输入信号，输入级由晶体管T1、T2、T5、T6和T7组成。晶体管T1和T6与输入端A和B相接，以提供一个正NOR（或非）电路，如果电路要求，对倒相电路是简单的，尽管T1和T6中的一个也可单独胜任。晶体管T2、T5和T7构成这5个晶体管的输入级。晶体管T3和T4构成推挽输出级。晶体管T4作为一个拉起发射极跟随器。二极管SD提供从晶体管T3的基极到其集电极的耦合能力。
电阻R1接在1.9V电势B+端点C与接点J之间，接点J又与晶体管T5的基极和电阻R2的上端相接。电阻R2的另一端通过接点K与晶体管T1的集电极相接。晶体管T1的基极与图1电路的输入端A相接。端点A是图1电路的两个输入端A和B中的一个。晶体管T1的发射极与晶体管T6的发射极一起通过接点P与电阻R3的一端相接，电阻R3的另一端接地。接点P还与晶体管T2的集电极相接。晶体管T2的发射极通过电阻R4接地。接点G连接在电源VCC和晶体管T4、T5和T7的集电极之间。晶体管T5和T7的基极共同连接到电阻R1和R2之间的接点J，用以接收由晶体管T1和T6建立的电压，该电压响应于由端点A和B上输给它们的基极电压。晶体管T5的发射极通过接点K与晶体管T1和T6的集电极以及输出晶体管T4的基极相接。如上所述，晶体管T6的集电极与接点K相接，基极与输入端B相接，而发射极与接点P相接。晶体管T2的集电极也与接点P相连接，电流IR4经接点P流过晶体管T2。晶体管T2的基极与接点M相接，其发射极与电阻R4的上端相接，另一端接地。晶体管T7的发射极经过电阻R8与接点M连接。接点M与晶体管T2和T3的基极相连接。接点M经过Schottky二极管SD连接到接点H，接点H与图1电路的输出端F相接。晶体管T4的集电极与端点G相接，其基极与接点K相接，其发射极与接点H相接。晶体管T3的集电极与接点H相接，其基极与接点M相接，而其发射极接地。该电路组成一个NOR电路，在该电路的输出端F有响应输入信号A和B而变化的输出信号（ A+B）。晶体管T3和T4连接成推挽电路。
图1的数字NOR门设计成以晶体管T2、T3、T4、T5和T7进行运算，以在高-低电平间变化着的做为在输入端A和B的输入信号电平的函数的电流电平经常保持开通，使输出晶体管T4随着在端点A或B上的输入信号的变化而高速运算。注：在端点F的NOR输出如下，
F= A+B
图1所示电流源门电路的特征在于：一个推挽输出级，该输出级包括晶体管T3和T4，他们是间断工作的，也即该缏返牧礁鍪涑鲂藕趴梢员涣梢惶澹桓龅缏返男阅懿晃硪桓龅缏返募涠纤扇拧?
当输入端A降为低电压（0.2V）时，晶体管T1必然截止，导致晶体管T4导通。因而建立起二进制的“1”电平（大约1.2V）。晶体管T7检测到该电压的分压，致使大约10μA的偏置电流经阻值大约为40KΩ的电阻RB馈给晶体管T2和输出晶体管T3。因为晶体管T2的集电极上的电压为地电平，该晶体管T2将饱和，它对输出端的下降跃变是转折点（即处于临界状态）。
当输入端A的电压上升时，T1将迅速导通，使电流从其基极流经电阻R3和晶体管T2的集电极。然后，T2的基极上的电压急速上升，由表达式表明如下：
VBT2＝VBET2+IT2＊R4
产生的IT2电流峰值对提升T2发射极的电势是转折点，这要求VBT2产生欲求的陡峭上升，响应于电流峰值，VBT2使接点M的电压上升。接点M的电压使晶体管T3的基极电势上升，使T3导通。晶体管T5被用来增强IT2.R电流的峰值，确保晶体管T1集电极上的电压不至下降太低，而导致饱和。一旦输出下降到一低值（大约0.25V），而晶体管T1工作在有源区，随着在接点C至接点J的电阻R1和从接点J至地点的电阻R2及R3分压器两端的IR压降的下降使晶体管T1发射极电流下降足够低，使其功率保持在低水平。应注意：调整晶体管T1的增益，可容许晶体管T4在低电平（大约40μA）导通，确保当上拉时速度快。在接点F处于低电平时，电路消耗的功率将依赖于入地的电流〔IGND〕，如表达式所定义的
IGND（低电平）＝IR3+IR4+IEE（T3）此处，IR4为直流电流，IEE为T3的发射极电流。IEE（T3）只在很短时间内是高的，因而减小了该电路的功耗。
电阻R2的阻值是这样选取的，以确保输出为低电平，也即增益等于（R1+R2）/R3，使得I值很低（大约30μA）。电流IEE（T3）依赖于晶体管T3发射极的面积、并且也被保持在一低值。此电路的设计思想之关键是使T2发射极的面积尽可能的大，以使在直流情况下，反射给晶体管T3的电流最小。如前揭示，电流IR4（直流）对电流尖峰的产生是临界状态。当一个电流尖峰产生时，由IR压降（I×R4乘积）所代表的电压是造成T3电流尖峰的原因。
降低输入端A的电压达到高电平工作，以致晶体管T1因此而截止，容许晶体管T4基极电压上升。在端点F的输出，将建立一个+1.2V的高电平。可实现集电极在输出端F的推挽信号的间断，因零电平是非控制状态。输出晶体管T3的低电平的电流被限制在大约0.5μAmax，因为晶体管T2和T3的反射效应，以及因为有效基极电流IRB对晶体管T3和T4的减少。图示的门电路可将工作范围扩展到先进的晶体管技术包括BICMOS，采用公开的电流源电路（T7、T2和T3）的概念，来建立晶体管T3和T4的互补输出。
图1中所有的晶体管均为NPN晶体管。电阻R1的阻值大约为1.75KΩ，R2大约为1.25KΩ，电阻R3的阻值大约为2KΩ，R4大约为0.5KΩ，而RB的阻值大约为40KΩ。电压VCC大约为5.0V，但可在1.9-5.0V的范围之内。电路工作原理：
A＝1时，
假定A为二进制的“1”。端点A值为正，大约1.2V，晶体管T1导通。分压（R1+R2/R3保持T4导通，同时T3导通，R1+R2＝3KΩ，R3＝2KΩ，通常人们希望在T3中有大电流，但由于T1导通，接点K被保持在1～1.2V的低电平，如上所述，因通过T7和RB的电流低，使T3保持低电流。在接点P的电压大约为0.4V。被导通的晶体管T1，在集电极发射极电路有一个大约为0.15V的电压降。
A＝0时，
假定当A降为“0”时，T1、T3、T2和T4导通。T1立刻截止，因而接点K上升到大约1.9V，T4再次导通，而接点F则为1.2V。因为接点K已上升到大约1.9V，接点J上升，提高了通过晶体管T7、流过电阻RB和接点M的电流，进入接点M的电流在此分开，流到T2和T3，基极输入电路。电阻RB很大，足以限制进入接点M的电流。因而以T2的饱和及T3的小电流导通维持T2和T3的导通，因为通过RB的有限电流被分成T2和T3两支，而T2和T3工作在不易被激励的状态。
A＝1    （第二次）
接点A再次上升，使T1快速导通。所以，有一个流过R3的击发电流，导致接点P上升。同时增加流过R4的电流，也使T2的发射极和基极电势上升。提高接点M，使T3迅速导通，所以输出端F从1.2V被急速下拉到大约0.1V。R1和R2同R3的分压电路再次提供一个电势，当R4上的压降IR保持低电流时，以提高T2发射极电势来保持T2的低电流。
表1
电路诸接点的高和低电压电平
接点    高    低
A    1.2V    0.2V
F    1.2    0.1
K    1.9    1.0
M    0.8    0.8
P    0.4    0.0
图2示出图1电路就倒相电路形式的一种改型，如有要求，它可被用来做为如图1的一个门。已加上一个开关SW1，使它清零，当要求有一个门电路时，电路中可包括晶体管T6。
图2的第二个改型是将电阻RB连接到接点N，不再接到接点M。接点N通过一个NPN晶体管T8与接点M相接，T8的基极与接点N相接，其集电极与接点M相接，在它的基极集电极电路中加一个Schottky二极管SD1，把它接成正向导通的方向从接点N到接点M。晶体管T8的发射极与接点H相接。此外，在晶体管T3的基极集电极电路中包括一个Schottky二极管SD2。二极管正向导通的方向从接点M到接点H。图2电路的工作原理与图1的相同，只是接点H和端点F的电压，当其处于低电平时，其电势比图1的高些，不是0.2V，而是0.7V电势。

Claims (5)

1、一种高速低功率电流控制逻辑系统，其特征在于：
一个第一级，包括用于接收逻辑输入信号并提供随逻辑输入信号而变化的输出电流的输入逻辑装置；
一个具有输入的输出级，所说的输出级适合提供随其输入端的信号而变化的输出信号；
一个开关装置，它具有一个小电流电路和一个大电流电路，用来载运自输入逻辑装置的输出电流，并用来提供在小电流电路两端随大电流电路变化的一个陡峭的电势变化，以及将陡峭的电势变化从小电流电路耦合到输出级的输出端的装置。
2、一种根据权利要求1所述的逻辑电路，其特征在于：所说的第一级包括一个第一晶体管T1，具有一个连接的控制输入端，用来接收逻辑输入信号;
一个与所说的第一晶体管T1串联的分压电路;
一个其控制输入端与所说的分压器相连接的晶体管器件T7，它反射流过第一晶体管的电流，其输出电路连接到与中心接点M相接的高阻通路;
一个与所说的第一晶体管串联较大电流晶体管，所说的较大电流晶体管的控制输入端与中心接点M相接;
所说的输出级的晶体管T3的输入端与中心点相接。
3、一种高速低功率电流控制逻辑系统，其特征在于：所说的系统包括：
a）各个晶体管T1、T2、T3、T4、T5、T6和T7，它们各有一个基极，一个集电极和一个发射极;
b）电阻R1、R2、R3、和RB，各有一个一端和一个另一端;
c）端鉇、B、C、G、F和接地点，以及
d）接点H、J、K、M和P;
端点C和G与偏置电势相接，
所说的电阻R1接在端点C和接点J之间，接点J接在晶体管T5的基极和电阻R2的上端;
所说的电阻R2的下端通过接点K接到晶体管T1的集电极，所说的晶体管T1的基极连接到输入端A，所说的晶体管T1的发射极通过接点P与晶体管T6的发射极和电阻R3的上端相接，电阻R3的下端与接地点及晶体管T2的集电极相接;
晶体管T2的发射极通过电阻R4接地;
端点G与晶体管T4、T5和T7的集电极相接，
所说的晶体管T5和T7的基极与电阻R1和R2之间的接点J相接，用以接收由晶体管T1和T6所建立的电压，该电压响应于由端点A和B输入给它们的基极电压;
所说的晶体管T5的发射极通过接点K与晶体管T1和T6的集电极和晶体管T4的基极相接;
所说的晶体管T6的集电极与接点K相接，所说的基极与输入端B相接，而所说的发射极与接点P相接;
所说的晶体管T2的集电极还与接点P相接，所说的晶体管T2的基极与接点M相接，其发射极与所说的电阻R4的一端相接，电阻的另一端接地;
所说的晶体管T7的发射极通过电阻RB与接点M相接，接点M与晶体管T2和T3的基极相接，
接点M通过Schottky二极管SD与接点H相接，接点H与输出端F相接;
晶体管T4的集电极与端点G相接，其基极与接点K相接，其发射极与接点H相接;
晶体管T3的集电极与接点H相接，其基极与接点M相接，其发射极接地，
所说的晶体管T3和T4接成推挽电路，给端点F提供一个输出。
4、一种高速低功率电流控制逻辑系统，其特征在于：该系统包括：
a）多个晶体管T1、T2、T3、T4、T5、T7和T8，每个晶体管各有一个基极、一个集电极和一个发射极;
b）电阻R1、R2、R3、和RB，各有一个一端和一个另一端;
c）端点A，C，G，F和接地点;
d）接点H、J、K、M、N和P，以及
e）Schottky二极管SD1，具有一个阳极和一个阴极;
端点C和G与偏置电势相接;
所说的R1接在端点C和接点J之间，接点J与晶体管T5的基极和电阻R2的一端相接，
所说的电阻R2的下端通过接点K与晶体管T1的集电极相接，所说的晶体管T1的基极与输入端A相接，所说的晶体管T1的发射极通过接点P与晶体管T2的集电极和电阻R3的上端相接，电阻R3的下端接地，
所说的晶体管T2的发射极通过电阻R4接地;
所说的端点G与晶体管T4、T5和T7的集电极相接，
所说的晶体管T5和T7的基极与电阻R1和R2之间的接点J相接，以接收由晶体管T1建立的电压，该电压响应于由端点A上输入给它的基极电压;
所说的晶体管T5的发射极通过接点K与晶体管T1的集电极和晶体管T4的基极相接;
所说的晶体管T8的集电极与接点M相接，所说的晶体管T8的基极与接点N相接，所说的晶体管T8的发射极与接点H相接;
所说的晶体管T2的集电极与接点P相接，所说的晶体管T2的基极与接点M相接，所说的晶体管T2的发射极与电阻R4的一端相接，电阻R4的另一端接地;
所说的晶体管T7的发射极通过电阻RB与接点N相接，所说的接点N与晶体管T8的基极和Schottky二极管SD1的阳极相接，
接点N通过所说的晶体管T8与接点H相接，接点H与输出端F相接;
晶体管T4的集电极与端点G相接，其基极与接点K相接，其发射极与接点H相接，
晶体管T3的集电极与接点H相接，其基极与接点M相接，其发射极接地。
5、一种根据权利要求4所述的逻辑系统，其特征在于：接点M与Schottky二极管SD2的阳极相接，该二极管的阴极与接点H相接，接点H与输出端F相接，以及
所说的晶体管T3和T4接成一种推挽电路，用以向输出端F提供一个输出。
CN89102528A 1988-05-23 1989-04-21 电流源技术 Expired CN1014012B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US19777988A 1988-05-23 1988-05-23
US197,779 1988-05-23

Publications (2)

Publication Number Publication Date
CN1038001A true CN1038001A (zh) 1989-12-13
CN1014012B CN1014012B (zh) 1991-09-18

Family

ID=22730732

Family Applications (1)

Application Number Title Priority Date Filing Date
CN89102528A Expired CN1014012B (zh) 1988-05-23 1989-04-21 电流源技术

Country Status (10)

Country Link
EP (1) EP0399126B1 (zh)
JP (1) JP2534353B2 (zh)
KR (1) KR930000482B1 (zh)
CN (1) CN1014012B (zh)
BR (1) BR8902365A (zh)
CA (1) CA1296395C (zh)
DE (1) DE68910964T2 (zh)
HK (1) HK79794A (zh)
MY (1) MY103880A (zh)
PH (1) PH25883A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01163027A (ja) * 1987-12-21 1989-06-27 Matsushita Electric Ind Co Ltd 光学素子の成形方法およびその装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3769524A (en) * 1972-06-27 1973-10-30 Ibm Transistor switching circuit
US4409498A (en) * 1980-12-30 1983-10-11 International Business Machines Corporation Transient controlled current switch
US4605870A (en) * 1983-03-25 1986-08-12 Ibm Corporation High speed low power current controlled gate circuit
US4531067A (en) * 1983-06-29 1985-07-23 International Business Machines Corporation Push-pull Darlington current sink (PPDCS) logic circuit

Also Published As

Publication number Publication date
MY103880A (en) 1993-09-30
BR8902365A (pt) 1990-01-16
EP0399126A1 (en) 1990-11-28
PH25883A (en) 1991-12-02
EP0399126B1 (en) 1993-11-24
CN1014012B (zh) 1991-09-18
JPH0223719A (ja) 1990-01-25
DE68910964T2 (de) 1994-05-19
HK79794A (en) 1994-08-19
JP2534353B2 (ja) 1996-09-11
KR930000482B1 (ko) 1993-01-21
DE68910964D1 (de) 1994-01-05
KR890017887A (ko) 1989-12-18
CA1296395C (en) 1992-02-25

Similar Documents

Publication Publication Date Title
US4672245A (en) High frequency diverse semiconductor switch
US4081695A (en) Base drive boost circuit for improved fall time in bipolar transistor logic circuits
US4897564A (en) BICMOS driver circuit for high density CMOS logic circuits
EP0028293B1 (en) Complementary transistor emitter follower circuit
EP0487917A2 (en) High-speed low-power ECL/NTL circuits
US4603268A (en) Totem pole output circuit with reduced current spikes
CN85109172A (zh) 晶体管-晶体管逻辑型门高到低跃变加速电路
CN1038001A (zh) 电流源技术
US4572970A (en) Miller capacitance effect eliminator for use with a push-pull amplifier output stage
CN102664617B (zh) 一种驱动容性负载的有源下拉电路
EP0067318B1 (en) A logic circuit with enhanced switching speed
CN1087522C (zh) 双cmos的ecl－cmos电平转换器
JP3147656B2 (ja) 半導体素子のオンオフ制御回路
US4839540A (en) Tri-state output circuit
US5122683A (en) Ecl circuit with feedback controlled pull down in output
US4259599A (en) Complementary transistor switching circuit
US4880995A (en) Electrically isolated MOSFET drive circuit
CN221177569U (zh) 一种直流电机驱动电路
US5059826A (en) Voltage threshold generator for use in diode load emitter coupled logic circuits
CN219164463U (zh) 一种单输入端的马达驱动电路
CN217590578U (zh) 一种功率器件驱动电路的改善电路
JPS63152182A (ja) 半導体装置
CN112821731A (zh) 一种可通用于各种输出电压的同步整流管驱动电路
JPS60240212A (ja) 不飽和形トランジスタパルス出力回路
JPH0779233B2 (ja) バイポ−ラ論理回路

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C13 Decision
GR02 Examined patent application
C14 Grant of patent or utility model
GR01 Patent grant
C15 Extension of patent right duration from 15 to 20 years for appl. with date before 31.12.1992 and still valid on 11.12.2001 (patent law change 1993)
OR01 Other related matters
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee