JPS63152182A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、光通信の分野において電気信号を光信号に
変換する発光素子を駆動するのに有効な半導体装置に関
し、さらに詳述するならば、発光素子を超高速光変調動
作させるとともに消費電力を低減することができる単一
電源で動作可能なモノリシック半導体集積回路装置の構
成に関する。

［従来の技術および発明が解決しようとする問題点］ 今日、光通信の高速、大容量化に対する要望には非常に
切実なものがあり、このため発光ダイオードヤレーザダ
イオードのような発光素子を駆動するためのドライバ回
路に対してより一層の高速化が求められている。このド
ライバ回路は、（１）組立工数の省略によるコスト低減
、（２）装置の小形化、（３）奇生素子をなくすことに
よる高速・高周波特性の向上などの観点から、モノリシ
ック集積回路で実現することが理想的である。また、こ
のドライバ回路用モノリシック集積回路は、単一電源で
動作可能であることが好ましい。

第３図は従来最も離油に用いられている発光ダイオード
、レーザダイオードなどの発光素子のドライバ回路の構
成の一例を示す回路図である。第３図のドライバ回路は
、互いにエミッタを共通接続されて差動動作する２つの
ＮＰＮバイポーラトランジスタ３１および３２から構成
され、電流切換型スイッチ回路を構成している。一方の
トランジスタ３１のコレクタは発光ダイオードなどから
なる発光素子３３を介して電源ライン（接地線）に接続
され、共通接続されたエミッタは、低電流源３４に接続
され、そのベースは、コンプリメンタリドライバ３７の
一方出力に接続される。他方のトランジスタ３２のコレ
クタは電源ラインに接続され、そのベースはコンプリメ
ンタリドライバ３７の他方出力に接続される。コンプリ
メンタリドライバ３７は入力パルス信＠３８を受けて互
いに反転した関係にある相補的な駆動パルス３５および
３６を発生してそれぞれトランジスタ３１および３２の
ベースへ供給する。高速かつ大？ｌＥ２個のスイッチ動
作を実現するために、トランジスタ３１および３２とし
ては高速スイッチング用バイポーラトランジスタが用い
られ、これらのトランジスタを非飽和領域のみで動作さ
せる。また、コンプリメンタリドライバ３７としては、
通常、高速動作できるエミッタ結合ロジック（ＥＣＬ）
回路が用いられる。次に第３図の回路による発光素子３
３の駆動動作について説明する。

レーザダイオードあるいは発光ダイオードのよ。

うな半導体発光素子３３は、それ自体並列に寄生容ｆＨ
を有する。このため、発光素子がターンオンするときそ
こに電荷が蓄積される。したがって、発光素子３３が接
続されているトランジスタ３１がオフ状態となって発光
素子３３が？目流鴻断状態となると、半導体発光素子３
３に蓄えられた電荷が放電される。ところが、この電荷
は発光素子３３を流れる自己放電の電流通路のみによっ
て消散されるために、発光索子３３のターンオフ時間を
高速にすることができず、光出力に裾引き現象をヱする
ことになる。

上述のように、差動スイッチ溝底の発光素子駆動回路は
発光素子３３のターンオフを高速に行なうことができな
いことから、高速動作および大電流駆動が可能なショッ
トキゲート電界効果トランジスタを用いた第４図に示さ
れるような発光素子駆動回路が考案されている。

第４図はショットキゲート電界効果トランジスタを用い
た発光素子駆動回路の構成を示す回路図であり、以下第
４図を参照してこの回路の構成および動作について説明
する。

第４図における駆動回路は、たとえば発光ダイオードか
らなる発光索子４３と、そのスイッチング動作により発
光素子４３の発光動作を制御するショットキゲート型電
界効果トランジスタ・１１を含む。ショットキゲート電
界効果トランシタ４′１は、そのドレインが抵抗４２を
介して一方の電源ライン（正電位）に接続され、そのソ
ースは他方ｍ＃ｉ電位（接地電位）に接続され、そのゲ
ートはコンデンサ４４およびインダクタ４５からなるバ
イアス回路を介して動作υＪ６１＋用の入力信号パルス
を受ける。発光素子４３はショットキゲート電界効果ト
ランジスタ４１のドレイン電極とソース電極との間にシ
ョットキゲート電界効果トランジスタ４１と並列に接続
される。

第４図の構成から明らかなように、この回路は発光素子
４３と並列にショットキゲート電界効果トランジスタ４
１を接続したシャントドライブ回路構成である。したが
って、ショットキゲート電界効果トランジスタ４１が入
力端子４６を介して与えられる入力信号パルスに応答し
て導通状態に置かれると、発光素子４３の両端は短絡さ
れてこの発光素子４３には電流が流れず、この結果発光
素子４３は消光する。一方、ショットキゲート電界効果
トランジスタ４１が非導通状態に置かれると、電源ライ
ンからの抵抗４２を介した電流は発光素子４３を流れ、
発光素子４３の両端に電位差が生じ、この結果発光素子
４３が発光する。

上述のように、ショットキゲート電界効果トランジスタ
を使用して発光素子のドライバ回路を構成すると、ショ
ットキゲート電界効果トランジスタは多数キャリアデバ
イスであり、大振幅動作時にもキャリアの蓄積が生じな
いので、スイッチを差動回路で構成する必要がない。ざ
らにシトントドライブ回路では、発光素子４３の電流遮
断時に、発光素子４３に蓄積された電荷はショットキゲ
ート電界効果トランシタ４１を通して放電されるため、
発光素子４３のターンオフ時間の大幅な改善が可能とな
り、超高速の光変調が実現可能となる。

しかしながら、大電流駆動可能なショットキゲート電界
効果トランジスタは、通常ノーマリ−オンタイプすなわ
ちデプレション型であり、ドレイン電流を遮断するため
にはゲート電極に負電位を印加する必要がある。このた
め、その前段の回路では、ドレイン電流を遮断するとき
の負電位をゲート電極に与えるための負電源が必要とな
り、発光素子４３に電流を供給するための正電源と合わ
せて少なくとも２種類の電源が必要になることがわかる
。

そこで、単一電源による発光素子の高速駆動のために第
５図に示されるような回路が考案された。

第５図は従来の単一電源で動作可能な駆動回路の構成を
示す回路図である。第５図に示される駆動回路は、スイ
ッチング用のショットキゲート電界効果トランジスタ５
１と、光を発生するための発光素子５３とを含む。ショ
ットキゲート電界効果トランジスタ５１は、そのドレイ
ンが抵抗５２を介して一方電源電位（接地電位）に接続
され、そのソースが互いに直列に接続された複数個のレ
ベルシフトダイオード５４を介して他方電源電位（負電
位）５６に接続され、そのゲートは入力端子５５を介し
て入力信号パルスを受ける。シフトレベルダイオード５
４は、そのアノードがショットキゲート電界効果トラン
ジスタ５１のソースに接続され、そのカソードが電源５
６に接続される。

このレベルシフトダイオード５４はその順方向の電圧降
下によって、直列に接続された１段あたり０．６〜０．
８ｖずつショットキゲート電界効果トランジスタ５１の
ソース電極電位を電源５６に対して正方向にシフトする
。したがって、ショットキゲート電界効果トランジスタ
５１のゲートに印加される信号の極性が常に負の場合に
おいても、このショットキゲート電界効果トランジスタ
５１のドレイン電流をオン・オフ制御することができ、
負の単一電源動作の発光素子駆動回路を形成することが
可能となる。

もう少し詳しく回路の動作を検討してみる。第５図に示
づ゛ように、レベルシフトダイオード５４の直列個数を
３個とし、それぞれの順方向の電圧降下を０．７Ｖ、シ
ョットキゲート電界効果トランジスタ５１のしきい値電
圧Ｖｔｈを−１，０Ｖ、負荷抵抗５２の抵抗値を３０Ω
、発光時の発光ダイオード５３の順方向電圧降下を０．
９Ｖ、ｆ４電源５６の電圧値を−６，０■とすると、シ
ョットキゲート電界効果トランシタ５１のソース電位は
、−６，０＋３　・０．７＝−３，９Ｖ となる。そこで、このショットキゲート電界効果トラン
ジスタ５１のドレイン電流を完全にオフづるためには、
そのゲート電位をソース電位よりもしきい値電圧ｖｔｈ
以上低くしなければならないから、発光素子５３の発光
時には、ショツ１〜キゲート電界効果トランジスタ５１
のゲート電位は−３，９−１，０＝−４，９Ｖ 以下にならねばならない。ちなみにこのとき発光素子５
３を流れる電流は、負荷抵抗５２によって決定され、 （０−（−０，３９＋０．９））／３０＝０．１すなわ
ち１００ｍＡとなる。一方、発光素子５３の消光時を考
えると、ショットキゲート電界効果トランジスタ５１は
完全にオン状態になっていなければならない。ショット
キゲート電界効果トランジスタは、そのゲート電位がソ
ース電位に対して正の方向にバイアスされるにつれてド
レイン電流が増加し、オン状態となるのであるが、ゲー
ト電極はショットキ接触となっており、ゲート−ソース
間電圧がショットキ接触のバリアハイドである０、７Ｖ
付近になると、このショットキ接触が順方向にバイアス
され、ゲート電流が急増するため、ゲート電位はこれ以
上上昇しなくなる。したがって、消光時のゲート電位は
、 −３，９＋０．７＝−３，２Ｖ となる。

結局、この発光素子駆動回路の入力端子５５を介して与
えられるゲート入ツノ信号電圧は、−４゜９〜−３．２
Ｖを必要とするが、電源電圧が−６゜０■であるため、
このゲート入力電圧を発生する前段の回路を含めて単−
電源化が可能になる。

このように、第５図のような回路構成にすることにより
単一電源動作する超高速発光素子駆動回路を実現するこ
とが可能となるが、このとき次のような問題が生じる。

すなわち、発光素子５３の消光時には、発光素子５３に
流れていた電流を完全にバイパスするために、ショット
キゲート電界効果トランジスタ５１のゲート電極には、
ソース電極に対してバリアハイドで制限される精一杯正
の電圧が印加される。しかし、ゲート電極に印加される
電圧を正確にそのバリアハイドの電圧に設定することが
困難であるため、実際にはゲート電極に印加される電圧
は通常ソース電極に対してバリアハイドよりも多少高（
設定される。特に前段の回路が、個別素子から構成され
ているのではなく、ＩＣ化されている場合には、その前
段回路の出力電圧の微調整が難しく、ショットキゲート
電界効果トランジスタ５１が確実にオン状態となるよう
に、ゲート電極電圧が十分正の電圧になるように設計す
るのが普通である。ところが、よく知られているように
、ショットキゲート電界効果トランジスタ５１のグー１
〜電極であるショットキ電極は、順方向にバリアハイド
以上にバイアスされると、急激にゲート電流が増加し、
消費電力が激増する。特に、このショットキゲート電界
効果トランジスタ５１は、典型的には１００ｍＡもの電
流をオン・オフ制御しなければならず、ゲート幅が数ｍ
ｍ以上の大きな素子となる。そこで、このような大きな
素子を高速駆動するために、ゲート入）ｊ信号は通常増
幅器によって電流増幅されているので、このゲート電流
は極めて大きなものとなる。

このゲート？ｔｉ流を低減づるためには、第６図に示さ
れるように負荷抵抗６２をショットキゲート電量効果ト
ランシタ６１のソース電極と負電源６５との間に接続し
、ゲート電極から見た入力インビーダンスを大きくして
ゲート電流を流れに（＜シ、ショットキゲート電界効果
トランジスタ６１がオン状態のときの消費電力を下げる
ことが考えられるが、この回路構成においては、ショッ
トキゲート電界効果トランジスタ６１のドレインが直接
電源電位（接地電位）に接続されているため、ショット
キゲート電界効果トランジスタ６１をオン状態にするた
めにはゲート電極に与える電圧を一般にドレイン電極に
与える電圧、すなわち電源電圧よりも高くする必要があ
り、前段の回路を含めた単一電源動作させることは不可
能である。

それゆえ、この発明の目的は上述の従来の駆動回路の問
題点を解決し、低消費電力かつ単一電源動作可能な超高
速発光素子を駆動するための半導体装置を提供すること
である。

［問題点を解決するための手段］ この発明に係る半導体装置は、そのアノードが第１の電
源電位に接続されるレベルシフトダイオードと、レベル
シフトダイオードのカソードにその一方電極が接続され
、その他方ｍ梗か第２の電源電位に結合されるショット
キゲート電界効果トランジスタとを半導体基板上にモノ
リシックに集積化して形成したものである。

［作用］ ショットキゲート電界効果トランジスタの一方電極にレ
ベルシフトダイオードのカソードが接続されているので
、ショットキゲート電界効果トランジスタの一方電極に
はそのレベルシフトダイオードによる順方向電圧降下に
よる電圧が与えられるため、ショットキゲート電界効果
トランジスタのドレイン電極およびソース電極ともに、
この半導体装置に供給される第１および第２の電源電位
の高い方の電源電位よりもレベルシフトダイオードによ
るレベルシフト分だけ下がった電圧値を越えることはな
く、ゲート電橋に印加する電圧はこの半導体装置に供給
される第１および第２の電源電位の間に収めることがで
き、前段の回路を含めて単一電源で動作させることが可
能となる。

したがって、発光素子の両端をショットキゲート電界効
果トランジスタのドレイン電極とソース電極との間に接
続し、負荷抵抗の一端をショットキゲート電界効果１ヘ
ランジスタのソース′Ｆｉ極、他端を電源に接続して発
光素子をシャントドライバ回路形式で駆動づると、ショ
ットキゲート電界効果トランジスタのオン状態における
ゲート電流を抑えることができ、かつ単一電源で動作づ
る半導体装置を実現することができる。

［発明の実施例］ 以下、添付図面を参照してこの発明による半導体装置の
一実施例について説明する。

第１図はこの発明の半導体装置の構成を示す回路図であ
り、図中、点線で囲まれた部分がすべて同一の半導体基
板上に集積化されてモノリシック集積回路を構成してい
る。第１図においてこの発明の一実施例である駆動回路
は、そのアノードが一方電源電位（接地電位）に接続さ
れるレベルシフトダイオード１４と、そのドレインがレ
ベルシフトダイオード１４のカソードに接続され、その
ソースが抵抗１２を介して第２の電源電位（負電位）１
６に接続され、そのゲートが入力端子１５を介して与え
られる入力信号パルスを受けるショットキゲート電界効
果トランジスタ１１とを含む。

ショットキゲート電界効果トランジスタ１１のドレイン
電極とソース電極にはそれぞれたとえば発光ダイオード
からなる発光素子１３のアノードとカソードが接続され
る。入力端子１５に与えられる入力信号パルスは、図示
されないが、電源１６を動作電源とづ゛る増幅器を介し
て与えられ、ショットキゲート電界効果トランジスタ１
１のオン・オフ動作を確実に制御するようにされている
。次に第１図に示される回路について動作について説明
づ”る。

今、ショットキゲート電界効果トランジスタ１１のしき
い値電圧ｙｔｈを−１，０Ｖ、レベルシフ１〜ダイオー
ドの順方向電圧降下を１段あたり０゜７、負荷抵抗１２
の抵抗値を３ｏΩ、発光時の発光索子１３の電圧降下を
０．９Ｖ、電源１６の電圧値をＯ，ＯＶと−６，０Ｖ（
すなわち、−６゜ＯＶの単一電源）とする。発光素子１
３の発光時には、ショットキゲート電界効果トランジス
タ１１は入力端子１５を介して与えられる入力信号パル
スに応答して完全にオフ状態にあり、ドレイン電流は流
れない。したがって、負荷抵抗１２を流れる電流はすべ
て発光素子１３を流れることになる。この電流は、 （６，０−３・０．７−０゜９）／３０＝０．１すなわ
ち１００ｍＡである。またこのときのショットキゲート
電界効果トランジスタ１１のソース電極電位は、発光索
子１３のカソード電位と同一であり、 ０．０−３−０．７−０．９＝−３，０Ｖである。但し
上式において、レベルシフトダイオードは３段のダイオ
ードの直列接続により構成されているとしている。この
とき、ショットキゲート電界効果トランジスタ１１はオ
フ状態であるから、そのゲート電極電位は、 −３，０−１，０＝−４，ＯＶ 以下でなければならない。

一方、発光素子１３の消光時には、ショットキゲート電
界効果トランジスタ１１は完全にオン状態にある。この
とき、ショットキゲート電界効果トランジスタ１１のド
レイン電極−ソース電極間の電位差、すなわち発光索子
１３の電圧降下は少なくともＯ０○Ｖ以上あるから、ソ
ース電極の電位は少なくとも、 ０．０−３・０．７−０．０＝−２，１Ｖ以下である。

このとき、ショットキゲート電界効果トランジスタ１１
をオン状態にするためには、ゲート電極に印加する電圧
は最低、 −２，１＋０．７＝−１，４Ｖ 以上あれば十分であることがわかる。ここで、ショット
キ接触のバリアハイド０．７Ｖとした。

しＩζがって、上述のようにこの第１図に示される発光
素子駆動回路の動作のために必要な入力信号電圧は、−
４，０Ｖ〜−１，４■以上の振幅があれば十分であり、
この回路の電源電圧が−６゜０■であることから、前段
の回路（入力信号を発生するための増幅回路）をも含め
て単一電源で動作させることが可能となる。

第２図はこの発明の他の実施例である発光素子駆動回路
の構成を示す等価回路図であり、第１図に用いられた半
導体装置と同一の半導体装置が用いられている。第２図
の回路構成においては、第１図の回路構成と異なり、発
光索子２３のカソードが、抵抗とコンデンサの並列回路
からなるいわゆるスピードアップ回路２７を介してショ
ットキゲート電界効果トランジスタのソース電極に接続
され、かつ発光素子２３のアノード電圧を安定化させる
ためにレベルシフトダイオード２４と並列にコンデンサ
２８が挿入されでいる。この回路構成においても第１図
に示される回路構成と同様の効果を期待することができ
ることは明らかである。

なお、上述の回路におけるレベルシフトダイオードは、
接合容量あるいはショットキゲート電界効果トランジス
タと同一の半導体基板上での集積回路としてプロセス上
の観点からショットキバリアダイオードとするのが特に
好ましい。また、レベルシフトダイオードが３段に直列
された場合を特に上で説明したが、この段数はこれに限
られるものではなく、電源電圧、ショットキゲート電界
効果トランジスタのしきい値電圧ｔｈによって１段以上
の任意の段数に設定される場合もある。

［発明の効果］ 以上のようにこの発明によれば、ショットキゲート電界
効果トランジスタのドレイン電極をレベルシフトダイオ
ードを介して第１の電源電位に接続し、そのソース電極
を第２の電源電位に結合し、第１および第２の電源電位
を単一電源で供給するように構成しているので、ゲート
電極に与える電圧を第１および第２の電源電圧の範囲内
に設定することが可能となり、発光ダイオードやレーザ
ダイオードなどの発光素子を高速でオン・オフすること
のできかつ低消費電力の単一電源動作可能な半導体装置
を実現することが可能となる。

ざらにこの発明による半導体装置を実現づ゛るモノリシ
ック集積回路は特別の複雑な素子を用いる必要がなく、
ショットキゲート電界効果トランジスタと、たとえばシ
ョットキバリアダイオードなどのレベルシフトダイオー
ドのみで構成されているので、複雑な製造プロセスを新
たに付加する必要なく、通常の製造プロセスを用いて容
易に歩留り良く達成することができる。

さらに上記実施例においてはショットキゲート電界効果
トランジスタについて説明したが、接合型電界効果トラ
ンジスタを用いても同様の議論が成り立ち、上記実施例
と同様の効果が得られる。

この場合、レベルシフトダイオードとしては製造プロセ
スの観点からＰＮ接合型ダイオードを１個または複数個
用いるのが好ましい。

【図面の簡単な説明】

第１図はこの発明による半導体装置を用いた発光素子駆
動回路の第１の実施例の構成を示ず回路図であ°る。第
２図はこの発明による半導体装置を用いた発光素子駆動
回路の第２の実施例の回路構成を示す図である。第３図
は従来のバイポーラトランジスタを用いた発光素子駆動
回路の構成を示１図である。第４図は従来のショットキ
ゲート電界効果トランジスタを用いた発光素子駆動回路
の構成を示す回路図である。第５図は従来のショットキ
ゲート電界効果トランジスタとレベルシフトダイオード
とを用いた発光素子駆動回路の構成を示す図である。第
６図は従来の単一電源動作可能な発光素子駆動回路の構
成を示す図である。 図において、１１，２１．４１．５１．６１はショット
キゲート電界効果トランジスタ、１２゜２２．４２．５
２．６２は負荷抵抗、１３，２３゜３３．４３．５３．
６３は発光素子、１４，２４゜５４はレベルシフトダイ
オード、１５．２５．３８．５５．６４は信号入力端子
、１６．２６．６５は電源である。 なお、図中、同一符号は同一または相当部分を示す。 工

Claims (8)

【特許請求の範囲】
1. （１）半導体基板上にモノリシックに集積化して形成さ
   れる半導体装置であつて、 第１の電位にそのアノードが結合され、前記第１の電位
   を降下させるレベルシフトダイオードと、前記レベルシ
   フトダイオードのカソードにその一方電極が接続され、
   その他方電極が第２の電位に結合され、その制御電極に
   動作制御信号を受ける電界効果トランジスタとを備える
   、半導体装置。
2. （２）前記電界効果トランジスタは接合型電界効果トラ
   ンジスタである、特許請求の範囲第１項記載の半導体装
   置。
3. （３）前記電界効果トランジスタはショットキゲート電
   界効果トランジスタである、特許請求の範囲第１項記載
   の半導体装置。
4. （４）前記電界効果トランジスタの前記他方電極は抵抗
   素子を介して前記第２の電位に接続される、特許請求の
   範囲第１項ないし第３項のいずれかに記載の半導体装置
   。
5. （５）前記レベルシフトダイオードはショットキバリア
   ダイオードである、特許請求の範囲第１項、第３項およ
   び第４項のいずれかに記載の半導体装置。
6. （６）前記レベルシフトダイオードはＰＮ接合型ダイオ
   ードである、特許請求の範囲第１項、第２項および第４
   項のいずれかに記載の半導体装置。
7. （７）前記ショットキバリアダイオードは１個または互
   いに直列に接続された複数個で構成される、特許請求の
   範囲第１項ないし第６項のいずれかに記載の半導体装置
   。
8. （８）前記第１および第２の電位は１個の電源により供
   給され、前記動作制御信号は、前記１個の電源を動作電
   源とする増幅器を介して与えられる、特許請求の範囲第
   １項ないし第７項のいずれかに記載の半導体装置。