CN103778967A - 边界扫描测试接口电路 - Google Patents

边界扫描测试接口电路 Download PDF

Info

Publication number
CN103778967A
CN103778967A CN201310120338.6A CN201310120338A CN103778967A CN 103778967 A CN103778967 A CN 103778967A CN 201310120338 A CN201310120338 A CN 201310120338A CN 103778967 A CN103778967 A CN 103778967A
Authority
CN
China
Prior art keywords
those
test
coupled
input
pin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310120338.6A
Other languages
English (en)
Other versions
CN103778967B (zh
Inventor
哈希厄尔葛兰
莱特P杰佛瑞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Technology Corp
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Publication of CN103778967A publication Critical patent/CN103778967A/zh
Application granted granted Critical
Publication of CN103778967B publication Critical patent/CN103778967B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/48—Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/30—Accessing single arrays
    • G11C29/32—Serial access; Scan testing

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明提供一种边界扫描测试接口电路。边界扫描测试接口电路包括N个测试输入垫、测试接口模块和M个测试输出垫，其中N和M为正整数，且M小于N。测试接口模块耦接至这些测试输入垫。测试接口模块具有多个逻辑门，且各个逻辑门的各个输入接脚耦接至各个测试输入垫。这些测试输出垫耦接至位于测试接口模块的这些逻辑门的输出接脚。

Description

边界扫描测试接口电路
技术领域
本发明是有关于一种边界扫描测试接口电路，且特别是有关于一种用于动态随机存取存储器(dynamic random access memory，简称DRAM)与印刷电路板(printed circuit board，简称PCB)之间减少水平路线(horizontal route)的边界扫描测试接口电路。
背景技术
目前随着科学和技术的快速发展，半导体存储器对于电气设备是必要的装置。为了提供更大的储存大小，半导体存储器具有许多地址接脚和控制接脚，通过用户用于在半导体存储器中对存储器单元的寻址。因此，对半导体存储器(如动态随机存取存储器，简称DRAM)处理一边界扫描测试时，需要许多连接到地址接脚和控制接脚的水平路线。也就是说，对于具有动态随机存取存储器的电气装置会增加电路尺寸，并且相应地增加电气设备的主要成本。
发明内容
本发明提供了一种边界扫描测试接口电路，用于在芯片中减少长的水平路线。
本发明提供一种边界扫描测试接口电路。边界扫描测试接口电路包括N个测试输入垫、测试接口模块以及M个测试输出垫，其中N和M为正整数，且M小于N。测试接口模块耦接至测试输入垫。测试接口模块具有多个逻辑门，且各个逻辑门的各个输入接脚耦接至各个测试输入垫。测试输出垫耦接至测试接口模块中的逻辑门的输出接脚。
在本发明一实施例中，各个测试输入垫耦接至动态随机存取存储器的地址接脚和控制接脚之一者，各个测试输出垫耦接至动态随机存取存储器的至少一数据输出接脚。
在本发明一实施例中，这些逻辑门包括多个异或(XOR)门。各个异或门具有至少两个输入接脚，各个异或门的输入接脚耦接至各个测试输入垫，且各个异或门的输出接脚耦接至各个测试输出垫。
在本发明一实施例中，这些逻辑门包括多个同或(XNOR)门。各个同或门具有至少两个输入接脚，各个同或门的输入接脚耦接至各测试输入垫，且各个同或门的输出接脚耦接至各测试输出垫。
在本发明一实施例中，这些逻辑门包括多个异或(XOR)门与多个反相器。各个异或门具有至少两个输入接脚。各个异或门的输入接脚耦接至各个测试输入垫的第一部分，且各个异或门的第一部分的输出接脚耦接至各个测试输出垫的第一部分。各个反相器的输入接脚耦接至各个测试输入垫的第二部分，且反相器的各个第二部分的输出接脚耦接至这些测试输出垫的第二部分。
在本发明一实施例中，逻辑门包括多个同或(XNOR)门与多个反相器。各个同或门具有至少两个输入接脚，各个同或门的输入接脚耦接至各个测试输入垫，且各个同或门的各个输出接脚耦接至各个测试输出垫的第一部分。各个反相器的输入接脚耦接至各个同或门的输出接脚，且各个反相器的输出接脚耦接至各个测试输出垫的第二部分。
在本发明一实施例中，边界扫描测试接口电路还包括功能方块模块、选择器以及模式选择电路。功能方块模块具有多个功能输出接脚与多个功能输入接脚。选择器耦接至这些功能输入接脚、这些测试输入垫与测试接口模块的这些逻辑门的输入接脚之间。选择器根据模式选择信号选择各功能输入接脚或选择连接至各测试输入垫的这些逻辑门的各输入接脚。模式选择电路耦接至选择器，且模式选择电路提供模式选择信号至选择器。
在本发明一实施例中，测试接口模块进一步包括至少一导线。此导线耦接至这些测试输入垫的一者与这些测试输出垫的一者之间。
因此，使用边界扫描测试接口电路，藉以减少水平路线的数量且仍然完成边界扫描测试的功能，能够在每个输入垫和输出垫上测试开路/短路。因此，通过使用边界扫描测试接口电路可以减少芯片大小，且相应降低成本。
应该理解的是，前面的一般描述和下面的详细描述是示例性的，且旨在提供本发明所要求保护的专利申请范围的进一步解释。
为让本发明上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
下面的所附图式是本发明的说明书的一部分，示出了本发明的示例实施例，所附图式与说明书的描述一起说明本发明的原理。
图1为根据本发明一实施例的边界扫描测试接口电路100的方块图；
图2至7为根据本发明一实施例的测试接口模块120的电路图。
附图标记说明：
100：边界扫描测试接口电路；
110：功能方块模块；
120：测试接口模块；
130：选择器；
140：模式选择电路；
CW1～CW2：导线；
I1～I12、IN：测试输入垫；
IV1～IV4：反相器；
O1～O4、OM：测试输出垫；
SS：模式选择信号；
X1～X4：异或门；
XN1～XN4：同或门。
具体实施方式
现将详细参考本发明实施例，并在附图中说明所述实施例实例。另外，在图式及实施方式中使用相同标号的元件/构件代表相同或类似部分。
请参阅图1。图1为根据本发明一实施例的边界扫描测试接口电路100的方块图。边界扫描测试接口电路100包括测试输入垫I1～IN、测试输出垫O1～OM、功能方块模块110、测试接口模块120、选择器130以及模式选择电路140。边界扫描测试接口电路100可以应用于动态随机存取存储器(dynamic random access memory，简称DRAM)。测试接口模块120耦接至测试输入垫I1～IN和选择器130。测试接口模块120具有多个逻辑门，并且各个逻辑门的各个输入接脚耦接至各个测试输入垫I1～IN。在本实施例中，测试输入垫I1～IN用于耦接至DRAM的地址接脚和控制接脚。测试输出垫O1～OM用于耦接至DRAM的数据接脚。
功能方块模块110具有多个功能输出接脚以及多个功能输入接脚。功能方块模块110的功能输出接脚耦接至测试输入垫I1～IN。此外，功能方块模块110的功能输入接脚与测试接口模块120中的逻辑门的输入接脚耦接至选择器130。选择器130耦接至测试输出垫O1～OM。选择器130根据模式选择信号SS用于连接测试输出垫O1～OM至功能方块模块110的功能输入接脚或测试接口模块120中的逻辑门的输入接脚。除此之外，选择器130还耦接至模式选择电路140，且选择器130接收模式选择电路140所提供的模式选择信号SS。
具体而言，对DRAM执行边界扫描测试时，模式选择电路140提供使能的模式选择信号SS(例如，在模式选择信号SS保持在逻辑高准位)，且选择器130根据模式选择信号SS连接测试输出垫O1～OM至测试接口模块120中的逻辑门的输出接脚。请注意在这里，测试接口模块120中的逻辑门的输出接脚的一者可以连接至一个或多个测试输出垫O1～OM。与此相反，对DRAM已经执行完毕边界扫描测试时，模式选择电路140提供禁用的模式选择信号SS(例如，在模式选择信号SS保持在逻辑低准位)，模式选择信号SS，且选择器130根据模式选择信号SS连接测试输出垫O1～OM至功能方块模块110的功能输出接脚。
在本实施例中，各个逻辑门具有两个或更多个输入接脚。为了逻辑操作，各个逻辑门接收来自测试输入垫的两个或更多个信号，且各个逻辑门根据逻辑操作产生逻辑输出。它可以很容易实现，来自测试输入垫I1～IN的两个或更多个信号可以理解由一个在逻辑门的输出脚的信号。也就是说，对DRAM执行边界扫描测试时，通过边界扫描测试接口电路100可以减少信号线数目。
请参阅图2。图2为根据本发明一实施例的测试接口模块120的电路图。在图2中，测试接口模块120包括多个同或(XNOR)门XN1～XN4。每个同或门XN1～XN4具有三个输入接脚。同或门XN1的输入接脚耦接至测试输入垫I1～I3，同或门XN2的输入接脚耦接至测试输入垫I4～I6，同或门XN3的输入接脚耦接至测试输入垫I7～I9，以及同或门XN4的输入接脚耦接至测试输入垫I10～I12。同或门XN1～XN4输出接脚分别耦接至测试输出垫O1～O4。本实施例中，测试输入垫I1～I12可以分别连接至DRAM的多个地址接脚A1～A12及/或控制接脚，测试输出垫O1～O4可以连接至DRAM的数据接脚DQ1～DQ4。特别是，一个测试输出垫可以耦接至DRAM的一个或多个数据接脚。也就是说，例如取得测试输出垫O1，输出至数据接脚DQ的一位元数据等于A1xnor A2xnor A3，其中所述同或(xnor)意指倒置的异或操作。
请注意在这里，在本实施例中信号线数量可以从12条减少为4条。也就是说，可减小在DRAM和印刷电路板之间的水平路线。
请参阅图3。图3为根据本发明另一实施例的测试接口模块120的电路图。在图3中，每个同或门的输入接脚的数目可以是不同的。请注意在这里，同或门XN1具有四个输入接脚，用于连接至测试输入垫I1～I4。同或门XN4仅具有两个用于连接到测试输入垫I11～I12的输入接脚。
请参阅图4。图4为根据本发明另一实施例的测试接口模块120的电路图。在图4中，测试接口模块120包括多个异或门X1～X4。异或门X1具有四个输入接脚，异或门X2～X3具有三个输入接脚，以及异或门X4具有两个输入接脚。异或门X1～X4的输入接脚依顺序连接到测试输入垫I1～I12。异或门X1～X4的输出接脚分别耦接至测试输出垫O1～O4。在本实施例中，测试输入垫I1～I12可分别连接至DRAM的多个地址接脚A1～A12，测试输出垫O1～O4可以分别连接至DRAM的数据接脚DQ1～DQ4。也就是说，例如取得测试输出垫O1，输出至数据接脚DQ的一位元数据等于A1xor A2xor A3xorA4，其中所述异或(xor)意指异或操作。
请参阅图5。图5为根据本发明另一实施例的测试接口模块120的电路图。测试接口模块120的测试包括同或门XN1和XN2与导线CW1和CW2。同或门XN1和XN2的输入接脚分别耦接至测试输入垫I1～I6。导线CW1连接至测试输入垫I7和测试输出垫O3之间，以及导线CW2连接至测试输入垫I8和测试输出垫O4之间。即测试输入垫I7和I8可以分别地直接输送信号至测试输出垫O3和O4。
请参阅图6。图6为根据本发明另一实施例的测试接口模块120的电路图。在图6中，测试接口模块120包括同或门XN1～XN4。同或门XN1～XN4的输入接脚分别耦接至测试输入垫I1～I12。同或门XN1～XN4的输出接脚分别耦接至测试输出垫O1～O4的一部分。此外，同或门XN1～XN4的输出接脚还耦接至反相器IV1～IV4。反相器IV1～IV4的输出接脚耦接至测试输出垫O5～O8的另一部分。
请参阅图7。图7为根据本发明另一实施例的测试接口模块120的电路图。在图7中，测试接口模块120包括同或门XN1和XN2与反相器IV1和IV2。同或门XN1和XN2的输入接脚耦接至测试输入垫I1～I6的一部分，并且反相器IV1和IV2的输入接脚耦接至测试输入垫I7和I8的另一部分。同或门XN1和XN2的输出接脚连接至测试输出垫O1和O2，以及反相器的输出接脚耦接至测试输出垫O3和O4。
综上所述，在本发明中对DRAM执行边界扫描测试期间，边界扫描测试接口电路接收来自多个测试输入垫的多个输入信号，以及测试输入垫耦接至DRAM的地址接脚及/或控制接脚。此外，边界扫描测试接口电路通过一个逻辑门将两个或更多个输入信号转换为输出信号，并且通过一个测试输出垫输送输出信号至DRAM的数据接脚中的一者。也就是说，可以减少从输入接脚输送信号数量至输出接脚。因此，可以减少DRAM和印刷电路板之间的水平路线数量。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (8)

1.一种边界扫描测试接口电路，应用于一动态随机存取存储器，其特征在于，该边界扫描测试接口电路包括：
N个测试输入垫，其中N为正整数；
一测试接口模块，耦接至该些测试输入垫，该测试接口模块具有多个逻辑门，且每一该些逻辑门的每一输入接脚耦接至每一该些测试输入垫；以及
M个测试输出垫，耦接至位于该测试接口模块的该些逻辑门的输出接脚，其中M为正整数，且M小于N。
2.根据权利要求1所述的边界扫描测试接口电路，其特征在于，每一该些测试输入垫耦接至该动态随机存取存储器的地址接脚和控制接脚之一者，每一该些测试输出垫耦接至该动态随机存取存储器的至少一数据输出接脚。
3.根据权利要求1所述的边界扫描测试接口电路，其特征在于，该些逻辑门包括：
多个异或门，每一该些异或门具有至少两个输入接脚，每一该些异或门的输入接脚耦接至每一该些测试输入垫，且每一该些异或门的输出接脚耦接至每一该些测试输出垫。
4.根据权利要求1所述的边界扫描测试接口电路，其特征在于，该些逻辑门包括：
多个同或门，每一该些同或门具有至少两个输入接脚，每一该些同或门的输入接脚耦接至每一该些测试输入垫，且每一该些同或门的输出接脚耦接至每一该些测试输出垫。
5.根据权利要求1所述的边界扫描测试接口电路，其特征在于，该些逻辑门包括：
多个异或门，每一该些异或门具有至少两个输入接脚，每一该些异或门的输入接脚耦接至每一该些测试输入垫的第一部分，且每一该些异或门的第一部分的输出接脚耦接至每一该些测试输出垫的第一部分；以及
多个反相器，每一该些反相器的输入接脚耦接至每一该些测试输入垫的第二部分，且该些反相器的各个第二部分的输出接脚耦接至该些测试输出垫的第二部分。
6.根据权利要求1所述的边界扫描测试接口电路，其特征在于，该些逻辑门包括：
多个同或门，每一该些同或门具有至少两个输入接脚，每一该些同或门的输入接脚耦接至每一该些测试输入垫，且每一该些同或门的每一输出接脚耦接至每一该些测试输出垫的第一部分；以及
多个反相器，每一该些反相器的输入接脚耦接至每一该些同或门的输出接脚，且每一该些反相器的输出接脚耦接至每一该些测试输出垫的第二部分。
7.根据权利要求1所述的边界扫描测试接口电路，其特征在于，还包括：
一功能方块模块，具有多个功能输出接脚与多个功能输入接脚；
一选择器，其耦接至该些功能输入接脚、该些测试输入垫与测试接口模块的该些逻辑门的输入接脚之间，该选择器根据模式选择信号选择各功能输入接脚或选择连接至各测试输入垫的该些逻辑门的各输入接脚；以及
一模式选择电路，其耦接至该选择器，且该模式选择电路提供该模式选择信号至该选择器。
8.根据权利要求1所述的边界扫描测试接口电路，其特征在于，该测试接口模块还包括：
至少一导线，其耦接至该些测试输入垫的一者与该些测试输出垫的一者之间。
CN201310120338.6A 2012-10-17 2013-04-09 边界扫描测试接口电路 Active CN103778967B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/653,422 US8924803B2 (en) 2012-10-17 2012-10-17 Boundary scan test interface circuit
US13/653,422 2012-10-17

Publications (2)

Publication Number Publication Date
CN103778967A true CN103778967A (zh) 2014-05-07
CN103778967B CN103778967B (zh) 2017-04-12

Family

ID=50476578

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310120338.6A Active CN103778967B (zh) 2012-10-17 2013-04-09 边界扫描测试接口电路

Country Status (3)

Country Link
US (1) US8924803B2 (zh)
CN (1) CN103778967B (zh)
TW (1) TWI494937B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104155598A (zh) * 2014-07-31 2014-11-19 中山大学 一种基于pad控制多路信号测试的方法及系统

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104049203B (zh) * 2014-04-25 2017-02-15 三星半导体(中国)研究开发有限公司 具有边界扫描测试功能的管脚和包括该管脚的集成电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6138177A (en) * 1996-12-31 2000-10-24 Opti Inc. System and method of pin programming and configuration
CN1615443A (zh) * 2002-01-16 2005-05-11 美国华腾科技股份有限公司 用于在基于扫描的集成电路中传输扫描图案的方法和装置
CN101865976A (zh) * 2009-04-14 2010-10-20 鸿富锦精密工业（深圳）有限公司 边界扫描测试系统及测试方法
US20110161757A1 (en) * 1998-03-27 2011-06-30 Texas Instruments Incorporated Tap and linking module for scan access of multiple cores with ieee 1149.1 test access ports

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7412672B1 (en) * 2002-01-16 2008-08-12 Syntest Technologies, Inc. Method and apparatus for broadcasting scan patterns in a scan-based integrated circuit
JP2004280926A (ja) * 2003-03-14 2004-10-07 Renesas Technology Corp 半導体記憶装置
TWI235599B (en) * 2004-01-16 2005-07-01 Sunplus Technology Co Ltd Device and method for transmitting hidden signal in boundary scan testing interface
US20060156098A1 (en) * 2004-11-30 2006-07-13 Bawany Mahuammad A Method and apparatus for testing an electronic device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6138177A (en) * 1996-12-31 2000-10-24 Opti Inc. System and method of pin programming and configuration
US20110161757A1 (en) * 1998-03-27 2011-06-30 Texas Instruments Incorporated Tap and linking module for scan access of multiple cores with ieee 1149.1 test access ports
CN1615443A (zh) * 2002-01-16 2005-05-11 美国华腾科技股份有限公司 用于在基于扫描的集成电路中传输扫描图案的方法和装置
CN101865976A (zh) * 2009-04-14 2010-10-20 鸿富锦精密工业（深圳）有限公司 边界扫描测试系统及测试方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104155598A (zh) * 2014-07-31 2014-11-19 中山大学 一种基于pad控制多路信号测试的方法及系统

Also Published As

Publication number Publication date
US8924803B2 (en) 2014-12-30
TW201417108A (zh) 2014-05-01
US20140108877A1 (en) 2014-04-17
TWI494937B (zh) 2015-08-01
CN103778967B (zh) 2017-04-12

Similar Documents

Publication Publication Date Title
US10074444B2 (en) Repair circuit, semiconductor apparatus and semiconductor system using the same
US10714206B2 (en) Selectors on interface die for memory device
JP2012255704A (ja) 半導体装置
US20110069523A1 (en) Semiconductor memory device and multilayered chip semiconductor device
KR100329734B1 (ko) 어드레스입력및데이터입력용으로동일단자를겸용하는반도체메모리장치
KR102605145B1 (ko) 복수의 채널로 동작하는 복수의 다이를 포함하는 반도체 장치
KR20200084600A (ko) 집적회로 칩
US10176138B2 (en) Method, apparatus and system for configuring coupling with input-output contacts of an integrated circuit
US20180259558A1 (en) Testing device and testing method
KR20090012499A (ko) 실장테스트회로를 구비하는 반도체 메모리 장치 및실장테스트방법
CN112562770A (zh) 具有测试电路的半导体装置
CN103778967A (zh) 边界扫描测试接口电路
KR100855575B1 (ko) 디먹스 회로를 가지는 반도체 메모리 장치 및 그의 테스트방법
US11293972B2 (en) Semiconductor device, test method, and system including the same
KR20130118475A (ko) 반도체 장치 및 이를 포함하는 반도체 시스템
KR101132797B1 (ko) 모듈제어회로를 포함하는 반도체모듈 및 반도체모듈의 제어방법
US7642803B2 (en) Address pin reduction mode circuit with parallel input for semiconductor memory device and test method using the same
JP4951304B2 (ja) 半導体装置
CN103116123B (zh) 集成电路
US11416425B2 (en) Memory
US20090268626A1 (en) Semiconductor integrated circuit with test mode
CN112599183A (zh) 用于向数据路径提供时钟的设备和方法
KR101766726B1 (ko) 내부에 집적 회로가 구현된 반도체 장치
US11630153B2 (en) Chip testing apparatus and system with sharing test interface
KR100324018B1 (ko) 반도체메모리와그의멀티비트테스트방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant