CN103762232B - 带有绝缘埋层的高压晶体管 - Google Patents

带有绝缘埋层的高压晶体管 Download PDF

Info

Publication number
CN103762232B
CN103762232B CN201310748915.6A CN201310748915A CN103762232B CN 103762232 B CN103762232 B CN 103762232B CN 201310748915 A CN201310748915 A CN 201310748915A CN 103762232 B CN103762232 B CN 103762232B
Authority
CN
China
Prior art keywords
layer
grid
high voltage
insulating buried
voltage transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310748915.6A
Other languages
English (en)
Other versions
CN103762232A (zh
Inventor
魏星
徐大伟
狄增峰
方子韦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Simgui Technology Co Ltd
Original Assignee
Shanghai Simgui Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Simgui Technology Co Ltd filed Critical Shanghai Simgui Technology Co Ltd
Priority to CN201310748915.6A priority Critical patent/CN103762232B/zh
Publication of CN103762232A publication Critical patent/CN103762232A/zh
Application granted granted Critical
Publication of CN103762232B publication Critical patent/CN103762232B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供了一种带有绝缘埋层的高压晶体管，所述绝缘埋层将衬底分割成器件层和支撑层，所述器件层具有第一导电类型所述高压晶体管包括：第一栅极，所述器件层中具有一第一沟槽，所述第一沟槽内填充第一栅介质层，所述第一栅介质层的表面进一步具有一第二沟槽，所述第一栅极设置于所述第二沟槽中；源极和漏极，所述源极和漏极具有第一导电类型，且位于器件层中第一栅介质层的两侧，所述源极进一步设置在所述器件层表面的一掺杂阱中，所述掺杂阱具有第二导电类型；进一步包括第二栅极，所述掺杂阱的表面覆盖第二栅介质层，所述第二栅极设置在所述第二栅介质层的表面。本发明的优点在于提高了器件的电流驱动能力，减小导通电阻。

Description

带有绝缘埋层的高压晶体管
技术领域
本发明涉及半导体器件领域，尤其涉及一种带有绝缘埋层的高压晶体管。
背景技术
横向高压器件由于漏极、源极、栅极都在芯片表面，易于通过内部连接与低压器件集成，被广泛用于高压集成电路或功率集成电路中。但横向高压器件的比导通电阻与击穿电压存在一个矛盾关系。由于存在一个较长的漂移区，器件面积不可能太小，这就阻碍了比导通电阻的进一步缩小。沟槽栅一般用在纵向DMOS器件土,主要的原因在于沟槽栅将沟道电流从器件表面引入体内与纵向结构的电流流向一致。这个结构还能提高击穿电压值，同时沟槽栅结构能很好的控制沟道长度,减小热载流子效应,减小阈值电压的漂移,因此这种器件结构能改善饱和区特性,提高转移特性曲线的线性度,从而提高了器件的可靠性和寿命。将沟槽结构用于横向高压器件，可以缩小漂移区的尺寸，也就是可以在相同器件尺寸下延长耐压漂移区，因此可以有效的缩小器件的面积，进而获得击穿电压与比导通电阻的良好折衷。
发明内容
本发明所要解决的技术问题是，提供一种带有绝缘埋层的高压晶体管，可以提高高压晶体管的电流驱动能力，减小导通电阻。
为了解决上述问题，本发明提供了一种带有绝缘埋层的高压晶体管，采用带有绝缘埋层的衬底，所述绝缘埋层将衬底分割成器件层和支撑层，所述器件层具有第一导电类型，所述高压晶体管包括：第一栅极，所述器件层中具有一第一沟槽，所述第一沟槽内填充第一栅介质层，所述第一栅介质层的表面进一步具有一第二沟槽，所述第一栅极设置于所述第二沟槽中；源极和漏极，所述源极和漏极具有第一导电类型，且位于器件层中第一栅介质层的两侧，所述源极进一步设置在所述器件层表面的一掺杂阱中，所述掺杂阱具有第二导电类型；进一步包括第二栅极，所述掺杂阱的表面覆盖第二栅介质层，所述第二栅极设置在所述第二栅介质层的表面。
可选的，所述器件层中的掺杂浓度分布满足如下条件：源极下方器件层的掺杂浓度小于第一栅介质层下方器件层的掺杂浓度，且第一栅介质层下方器件层的掺杂浓度小于漏极下方器件层的掺杂浓度。
可选的，所述第二栅介质层进一步延伸覆盖至器件层在源极一侧的表面和侧面，且第二栅介质层延伸部分的表面亦覆盖第二栅极。
可选的，所述器件层的掺杂浓度范围是1×1016 cm-3至9×1017 cm-3。
可选的，所述漏极下方的器件层中进一步包括一从器件层表面贯穿至绝缘埋层的辅助耗尽层，所述辅助耗尽层与第一栅介质层具有一距离，所述辅助耗尽层具有第二导电类型；所述辅助耗尽层的掺杂浓度是范围是1×1016 cm-3至9×1017 cm-3。
可选的，所述第一导电类型为N型，第二导电类型为P型。
可选的，所述第一导电类型为P型，第二导电类型为N型。
本发明的优点在于，采用了双栅结构，在第一栅极和第二栅极上同时施加电压，使掺杂阱的两个不同表面同时发生反型，形成两个导电沟道，将源极和漏极导通，从而实现器件的开关特性。双栅结构相对于采用单一栅极来说提高了器件的电流驱动能力，减小导通电阻。
附图说明
附图1所示是本发明所述带有绝缘埋层的高压晶体管的第一具体实施方式的结构示意图。
附图2所示是本发明所述带有绝缘埋层的高压晶体管的第二具体实施方式的结构示意图。
具体实施方式
下面结合附图对本发明提供的带有绝缘埋层的高压晶体管的具体实施方式做详细说明。
附图1所示是本发明所述带有绝缘埋层的高压晶体管的第一具体实施方式的结构示意图。
所述高压晶体管采用带有绝缘埋层12的衬底，所述绝缘埋层将衬底分割成器件层11和支撑层13，所述器件层11具有第一导电类型。所述器件层的掺杂浓度范围是1×1016 cm-3至9×1017 cm-3。
所述高压晶体管包括源极23、漏极24、第一栅极21和第二栅极22。
所述器件层11中具有一第一沟槽311，所述第一沟槽311内填充第一栅介质层31，所述第一栅介质层31的表面进一步具有一第二沟槽312，所述第一栅极21设置于所述第二沟槽312中。
所述源极23和漏极24具有第一导电类型，且位于器件层11中第一栅介质层21的两侧，所述源极23进一步设置在所述器件层11表面的一掺杂阱40中，所述掺杂阱40具有第二导电类型。本具体实施方式中，，所述第一导电类型为N型，第二导电类型为P型。在其它的具体实施方式中，亦可是第一导电类型为P型，第二导电类型为N型。源极23和漏极24表面进一步覆盖源电极231和漏电极241。源电极231和漏电极241的材料例如可以是金属。
本具体实施方式所示的高压晶体管进一步包括一第二栅极22，所述掺杂阱40的表面覆盖第二栅介质层32，所述第二栅极22设置在所述第二栅介质层32的表面。
上述器件是一种双栅晶体管，器件层11的其它区域均视为漂移区。在第一栅极21和第二栅极22上同时施加电压，使掺杂阱40的两个不同表面同时发生反型，形成两个导电沟道，将源极23和漏极24导通，从而实现器件的开关特性。双栅结构相对于单一采用第一栅极21来说提高了器件的电流驱动能力，减小导通电阻。
并且，优化漂移区的掺杂浓度还可以进一步提升晶体管的性能。继续参考附图1，可见由器件层11构成的漂移区至少包括源极23下方器件层11构成的第一漂移区51、第一栅介质层31下方器件层11构成的第二漂移区52、以及漏极24下方的器件层11构成的第三漂移区53。在本具体实施方式中，优选第一漂移区51的掺杂浓度小于第二漂移区52的掺杂浓度，且第二漂移区52的掺杂浓度小于第三漂移区53的掺杂浓度。即漂移区采用阶梯掺杂结构，第一漂移区51的掺杂浓度最低，可以有效的降低耐压时器件沟道和漂移区界面处的电场强度。第二漂移区52掺杂浓度大于第一漂移区51，形成浓度梯度，平滑耐压时漂移区的电场强度分布。提高第三漂移区53的掺杂浓度有利于降低漂移区的总电阻。
在本具体实施方式中，为了进一步提高晶体管的性能，还进一步设置了具有第二导电类型的辅助耗尽层60。其作用是在晶体管处在耐压状态下辅助耗尽第三漂移区53，因此第三漂移区53的掺杂浓度可以很高。所述辅助耗尽层60-的掺杂浓度是范围是1×1016 cm-3至9×1017 cm-3。
附图2所示是本发明所述带有绝缘埋层的高压晶体管的第二具体实施方式的结构示意图。与前一具体实施方式不同的是，本具体实施方式的第二栅介质层32′进一步延伸覆盖至器件层11在源极23一侧的表面和侧面，且第二栅介质层32′延伸部分的表面亦覆盖第二栅极22′。延伸部分相当于第二栅极22′的场板结构，至少包括两个优点：一是在耐压状态下可以对第一漂移区51起到辅助耗尽的作用，并可以在器件导通时对第一漂移区51的载流子起到积累作用，提高漂移区载流子浓度；二是第二栅介质层32′延伸到绝缘埋层12可以用于高压器件与低压器件之间的沟槽隔离，这与目前的典型半导体平面工艺相兼容，易于实现。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (7)

1.一种带有绝缘埋层的高压晶体管，采用带有绝缘埋层的衬底，所述绝缘埋层将衬底分割成器件层和支撑层，所述器件层具有第一导电类型，所述高压晶体管包括：第一栅极，所述器件层中具有一第一沟槽，所述第一沟槽内填充第一栅介质层，所述第一栅介质层的表面进一步具有一第二沟槽，所述第一栅极设置于所述第二沟槽中；源极和漏极，所述源极和漏极具有第一导电类型，且位于器件层中第一栅介质层的两侧，所述源极进一步设置在所述器件层表面的一掺杂阱中，所述掺杂阱具有第二导电类型；其特征在于，进一步包括：第二栅极，所述掺杂阱的表面覆盖第二栅介质层，所述第二栅极设置在所述第二栅介质层的表面，所述第二栅介质层进一步延伸覆盖至器件层在源极一侧的表面和侧面，且第二栅介质层延伸部分的表面亦覆盖第二栅极。
2.根据权利要求1所述的带有绝缘埋层的高压晶体管，其特征在于，所述器件层中的掺杂浓度分布满足如下条件：源极下方器件层的掺杂浓度小于第一栅介质层下方器件层的掺杂浓度，且第一栅介质层下方器件层的掺杂浓度小于漏极下方器件层的掺杂浓度。
3.根据权利要求1所述的带有绝缘埋层的高压晶体管，其特征在于，所述器件层的掺杂浓度范围是1×1016cm-3至9×1017cm-3。
4.根据权利要求1所述的带有绝缘埋层的高压晶体管，其特征在于，所述漏极下方的器件层中进一步包括一从器件层表面贯穿至绝缘埋层的辅助耗尽层，所述辅助耗尽层与第一栅介质层具有一距离，所述辅助耗尽层具有第二导电类型。
5.根据权利要求4所述的带有绝缘埋层的高压晶体管，其特征在于，所述辅助耗尽层的掺杂浓度范围是1×1016cm-3至9×1017cm-3。
6.根据权利要求1所述的带有绝缘埋层的高压晶体管，其特征在于，所述第一导电类型为N型，第二导电类型为P型。
7.根据权利要求1所述的带有绝缘埋层的高压晶体管，其特征在于，所述第一导电类型为P型，第二导电类型为N型。
CN201310748915.6A 2013-12-31 2013-12-31 带有绝缘埋层的高压晶体管 Active CN103762232B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310748915.6A CN103762232B (zh) 2013-12-31 2013-12-31 带有绝缘埋层的高压晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310748915.6A CN103762232B (zh) 2013-12-31 2013-12-31 带有绝缘埋层的高压晶体管

Publications (2)

Publication Number Publication Date
CN103762232A CN103762232A (zh) 2014-04-30
CN103762232B true CN103762232B (zh) 2016-11-16

Family

ID=50529442

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310748915.6A Active CN103762232B (zh) 2013-12-31 2013-12-31 带有绝缘埋层的高压晶体管

Country Status (1)

Country Link
CN (1) CN103762232B (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008135474A (ja) * 2006-11-27 2008-06-12 Rohm Co Ltd 半導体装置
US9159786B2 (en) * 2012-02-20 2015-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. Dual gate lateral MOSFET
CN102738240B (zh) * 2012-06-04 2015-05-27 电子科技大学 一种双栅功率mosfet器件
CN102969355B (zh) * 2012-11-07 2015-06-17 电子科技大学 一种soi基pmosfet功率器件
CN103022134B (zh) * 2012-12-06 2015-09-09 电子科技大学 一种超低比导通电阻的soi横向高压功率器件

Also Published As

Publication number Publication date
CN103762232A (zh) 2014-04-30

Similar Documents

Publication Publication Date Title
CN102779836B (zh) 使用高介电常数槽结构的低比导通电阻的纵向功率器件
CN102231390B (zh) 一种超结结构的纵向双扩散金属氧化物半导体功率器件
CN102751330B (zh) 横向高压器件及其制造方法
CN103280457B (zh) 一种超低比导通电阻的横向高压功率器件及制造方法
CN104201206A (zh) 一种横向soi功率ldmos器件
CN104183646A (zh) 一种具有延伸栅结构的soi ldmos器件
CN102005473B (zh) 具有改进终端的igbt
CN107658340A (zh) 一种双沟槽的低导通电阻、小栅电荷的碳化硅mosfet器件与制备方法
CN105633137A (zh) 一种槽栅功率mosfet器件
CN105070760A (zh) 一种功率mos器件
CN106298900A (zh) 一种高速soi‑ligbt
CN102263125B (zh) 一种横向扩散金属氧化物功率mos器件
CN103325835B (zh) 一种具有结型场板的soi功率ldmos器件
CN104009089A (zh) 一种psoi横向双扩散金属氧化物半导体场效应管
CN106549041B (zh) 一种有效功率高的薄膜晶体管
CN107818964A (zh) 一种耐压半导体器件
CN102790090A (zh) 一种基于高k材料的ldmos器件
CN103762232B (zh) 带有绝缘埋层的高压晶体管
US9041142B2 (en) Semiconductor device and operating method for the same
CN102760771B (zh) 用于rf-ldmos器件的新型栅结构
CN103762237A (zh) 具有场板结构的横向功率器件
CN202772140U (zh) 一种基于高k材料的ldmos器件
CN207217534U (zh) 具有集成二极管的晶体管器件
CN107359193B (zh) 一种ldmos器件
CN104505403A (zh) 一种具有介质层固定电荷的soi功率器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant