CN103744640B - 位查找电路、cam、tlb、存储器及微处理器 - Google Patents

Abstract

本发明提供一种位查找电路、CAM、TLB、存储器及微处理器，其中，位查找电路包括位存储单元和位查找单元；位查找单元包括两组位比较组件，两组位比较组件并联且形成两个公共端，其中第一公共端用于输出查找结果；每个位比较组件包括两个数据端串联的开关器件，两个开关器件的控制端分别作为位比较组件的控制端和待查找数据输入端；两组位比较组件的控制端与位存储单元的输出端连接以接收存储数据和反相存储数据，两组位比较组件的待查找数据输入端用于输入待查找数据和反相待查找数据。本发明提供的位查找电路能够解决现有的位查找电路的误码率较高的问题，降低了误码率。

Description

位查找电路、CAM、TLB、存储器及微处理器

技术领域

本发明涉及电路技术，尤其涉及一种位查找电路、可寻址存储器CAM、旁路转换缓冲器TLB、存储器及微处理器。

背景技术

自1971年研发出第一块微处理器至今，微处理器技术得到了迅猛发展，在工业生产、航天航空及电子产品等领域有着广泛的应用。微处理器通常包括控制器、运算器和存储器，其中控制器用于控制微处理器中各器件的工作，起协调的作用，运算器用于进行各种逻辑运算。微处理器在运行过程中的程序、原始数据、临时数据及运行结果都写入存储器中用于存储，且控制器会频繁地从存储器中读取程序用于执行，或读取数据以控制运算器进行运算，然后将更新的数据再写入存储器。微处理器访问存储器的速度很大程度上影响了微处理器的运行速度。存储器中的旁路转换缓冲器（Translation lookaside buffer，TLB）是存储器的主要组成部分，用于存储虚拟地址到物理地址的转换表，实现快速寻址。可寻址存储器（Content Addressable Memory，CAM）作为TLB中关键器件，用于实现数据查找功能。

CAM通常包括多组位查找电路，每组位查找电路包括一个位存储单元和一个位查找单元，其中，位存储单元用于存储数据，例如：一位二进制数0或1，位查找单元将控制器发来的待查找二进制数与位存储单元中存储的数据进行比较，若一致，则视为与存储的数据查找匹配，若不一致，则视为查找不匹配，将查找结果传递给下一级电路。

图1为现有技术中的带掩码位查找单元的结构示意图。如图1所示，现有的带掩码位查找单元通常由源极和漏极对称的四个场效应管N1、N2、N3和N4构成，四个场效应管均为n沟道场效应管。其中，场效应管N1的一端（源极/漏极）接收待查找数据，另一端（漏极/源极）与场效应管N2的一端（源极/漏极）连接，场效应管N2的另一端（漏极/源极）接收待查找数据的反相数据（称之为反相待查找数据），场效应管N2的控制端（栅极）接收位存储单元发来的存储数据，场效应管N1的控制端（栅极）接收位存储单元发来的存储数据的反相数据（称之为反相存储数据）。场效应管N1中与场效应管N2连接的一端还与场效应管N3的控制端（栅极）连接，场效应管N3的一端（源极/漏极）作为查找结果输出端以输出查找结果，另一端（漏极/源极）与场效应管N4的一端（源极/漏极）连接，场效应管N4的另一端（漏极/源极）接地，场效应管N4的控制端（栅极）接收掩码位数据。其中，场效应管N3的作用是在掩码位数据无效时，输出查找结果，若待查找数据与存储数据一致，则N3截止，相当于关闭了查找结果输出端的放电通路，输出1，视为查找匹配，若待查找数据与存储数据不一致，则N3导通，为查找结果输出端提供放电通路，输出0，视为查找不匹配。

由于场效应管的导通需要一定的导通电压，N1（或N2）接收到的电压信号经过N1（或N2）后，电压幅值会下降，则经过N1（或N2）后传送给N3控制端的电压幅值较低，若该电压幅值等于或小于N3的导通电压，N3会出现不能完全导通的现象，降低了放电速度，甚至出现不能正常导通的现象，会导致查找数据出错，使得位查找电路的查找误码率较高。

发明内容

本发明提供一种位查找电路、可寻址存储器CAM、旁路转换缓冲器TLB、存储器及微处理器，用于解决现有的位查找电路的误码率较高的问题，以降低误码率。

本发明实施例提供一种位查找电路，包括位存储单元和位查找单元；

所述位存储单元的输出端与所述位查找单元相连，以将所述位存储单元中的存储数据传送给所述位查找单元用于比较；

所述位查找单元包括两组位比较组件，两组所述位比较组件并联且形成两个公共端，其中第一公共端用于输出查找结果；

每个所述位比较组件包括两个数据端串联的开关器件，两个所述开关器件的控制端分别作为所述位比较组件的控制端和待查找数据输入端；两组所述位比较组件的控制端与所述位存储单元的输出端连接，以接收所述存储数据和反相存储数据，两组所述位比较组件的待查找数据输入端用于输入待查找数据和反相待查找数据；当所述存储数据和待查找数据相等时，所述第一公共端输出查找匹配信号；当所述存储数据和待查找数据不相等时，所述第一公共端输出查找不匹配信号。

本发明另一实施例还提供一种可寻址存储器CAM，包括至少两个位查找电路，所述位查找电路包括：位存储单元和位查找单元；

所述位存储单元的输出端与所述位查找单元相连，以将所述位存储单元中的存储数据传送给所述位查找单元用于比较；

所述位查找单元包括两组位比较组件，两组所述位比较组件并联且形成两个公共端，其中第一公共端用于输出查找结果；两组所述位比较组件的控制端与所述位存储单元的输出端连接，以接收所述存储数据和反相存储数据，两组所述位比较组件的待查找数据输入端用于输入待查找数据和反相待查找数据；当所述存储数据和待查找数据相等时，所述第一公共端输出高电平，视为查找匹配；当所述存储数据和待查找数据不相等时，所述第一公共端输出低电平，视为查找不匹配。

本发明又一实施例提供一种旁路转换缓冲器TLB，包括可寻址存储器阵列、静态存储阵列及写信号生成电路，所述可寻址存储器阵列包括如上所述的可寻址存储器CAM。

本发明又一实施例提供一种存储器，包括旁路转换缓冲器、高速缓冲存储器、存储器地址生成器和多个存储元，其中，所述旁路转换缓冲器接收所述存储器地址生成器发送的虚拟地址的高位，并将所述虚拟地址转化为物理地址，所述旁路转换缓冲器采用如上所述的旁路转换缓冲器TLB。

本发明又一实施例提供一种微处理器，包括控制器、运算器和存储器，所述存储器采用如上所述的存储器。

本发明实施例通过采用由两个位比较组件组成的位查找单元用于将位存储单元存储的数据与待查找数据进行比较，两组位比较组件并联，分两路来进行数据的比较，每个位比较组件包括两个数据端串联的开关器件，两个开关器件的控制端分别作为位比较组件的控制端和待查找数据输入端。两个位比较组件的控制端均接收外部输入信号，由外部输入信号控制位比较组件的导通和断开，由于不存在电路内部的导通电压的损耗，因此能够实现准确地输出查找结果，解决了现有的位查找电路的误码率较高的问题，降低了位查找电路的误码率。

附图说明

图1为现有技术中的带掩码位查找单元的结构示意图；

图2为本发明实施例一提供的位查找电路的结构示意图；

图3为本发明实施例一提供的另一位查找电路的结构示意图；

图4为本发明实施例一提供的又一位查找电路的结构示意图；

图5为本发明实施例一提供的又一位查找电路的结构示意图；

图6为本发明实施例二提供的位查找电路的结构示意图；

图7为本发明实施例二提供的带掩码位的数据输入单元的结构示意图；

图8为本发明实施例二提供的位查找电路的工作时序示意图；

图9为本发明实施例三提供的位查找电路的结构示意图；

图10为本发明实施例三提供的位查找电路的工作时序示意图；

图11为本发明实施例四提供的位查找电路的结构示意图；

图12为本发明实施例四提供的位查找电路的工作时序示意图。

具体实施方式

实施例一

图2为本发明实施例一提供的位查找电路的结构示意图。如图2所示，本实施例提供一种位查找电路，可以包括位存储单元1和位查找单元2。位存储单元1的输出端与位查找单元2相连，以将位存储单元1中的存储数据传送给位查找单元2用于比较。

位查找单元2包括两组位比较组件，即：第一位比较组件21和第二位比较组件22，第一位比较组件21和第二位比较组件22并联，并联形成的两个公共端中，其中第一公共端用于输出查找结果，第二公共端接地或接高电平。每个位比较组件包括两个数据端串联的开关器件，两个开关器件的控制端分别作为位比较组件的控制端和待查找数据输入端。两组位比较组件的控制端分别与位存储单元1的输出端连接，以接收存储数据和反相存储数据，该反相存储数据与存储数据互为反相数据。两组位比较组件的待查找数据输入端用于输入待查找数据和反相待查找数据，该反相待查找数据与待查找数据互为反相数据。当存储数据和待查找数据相等时，第一公共端输出查找匹配信号；当存储数据和待查找数据不相等时，第一公共端输出查找不匹配信号。

上述位存储单元1可采用现有技术中常用的位存储单元，以实现存储二进制数的功能，并将存储数据传送给位查找单元2。上述位查找单元2的功能是接收待查找数据，并将待查找数据与存储数据进行比较，然后输出查找结果。本领域技术人员可根据位查找单元2的上述功能设计多种电路结构。

上述位查找电路可以应用在可寻址存储器CAM中，CAM通常包括至少两个位查找电路，各位查找电路可以串联，也可以并联，实现对地址进行查找。

若各位查找电路串联，则两组位比较组件中的一组位比较组件的控制端接收存储数据，待查找数据输入端接收待查找数据，另一组位比较组件的控制端接收反相存储数据，待查找数据输入端接收反相待查找数据。位查找电路串联，其优点是功耗较低。对于各位查找电路串联的结构，位比较组件中的开关器件可选用n沟道的场效应管，也可以采用p沟道的场效应管。

（1）若采用n沟道的场效应管，则可参照图3，图3为本发明实施例一提供的另一位查找电路的结构示意图。第一公共端用于输出查找结果，第二公共端接地，当存储数据与待查找数据相同时，第一公共端输出低电平信号，作为查找结果，也作为查找匹配信号，当存储数据与待查找数据不相同时，第一公共端输出高电平信号，作为查找结果，也作为查找不匹配信号。另外，若CAM及后续电路中设定接收到位查找电路输出高电平信号表示查找匹配时，则可以在上述第一公共端后连接一个反相器，以使当存储数据与待查找数据相同时，位查找电路输出高电平信号，视为查找匹配。

（2）若采用p沟道的场效应管，则可参照图4，图4为本发明实施例一提供的又一位查找电路的结构示意图。第二公共端接收高电平信号，当存储数据与待查找数据相同时，第一公共端输出高电平信号，作为查找结果，也作为查找匹配信号，当存储数据与待查找数据不相同时，第一公共端输出低电平信号，作为查找结果，也作为查找不匹配信号。

而若各位查找电路并联，则两组位比较组件中的一组位比较组件的控制端接收存储数据，待查找数据输入端接收反相待查找数据，另一组位比较组件的控制端接收反相存储数据，待查找数据输入端接收待查找数据。位查找电路并联，其优点是查找速度快，技术人员可以根据具体电路的需要设置位查找电路串联或并联的实现方式。例如：对于各位查找电路并联的结构，位比较组件中的开关器件可选用n沟道的场效应管，也可以采用p沟道的场效应管。

（1）若采用n沟道的场效应管，则可参照图2所示的结构，第一公共端用于输出查找结果，第二公共端接地，当存储数据与待查找数据相同时，第一公共端输出高电平信号，作为查找结果，也作为查找匹配信号，当存储数据与待查找数据不相同时，第一公共端输出低电平信号，作为查找结果，也作为查找不匹配信号。

（2）若采用p沟道的场效应管，则可参照图5，图5为本发明实施例一提供的又一位查找电路的结构示意图。第二公共端接收高电平信号，当存储数据与待查找数据相同时，第一公共端输出低电平信号，作为查找结果，也作为查找匹配信号，当存储数据与待查找数据不相同时，第一公共端输出高电平信号，作为查找结果，也作为查找不匹配信号。另外，若CAM及后续电路中设定接收到位查找电路输出高电平信号表示查找匹配时，则可以在上述第一公共端后连接一个反相器，以使当存储数据与待查找数据相同时，位查找电路输出高电平信号，视为查找匹配。

本实施例提供一种位查找单元的实现方式，能够适用于位查找电路并联的结构，当然，本领域技术人员也可以根据如下内容设计适用于位查找电路串联的位查找单元的实现方式。

具体的，位查找单元2中的每组位比较组件可以包括两个开关器件，该开关器件包括一个控制端和两个数据端，当控制端有控制信号输入时，开关器件导通，也即：两个数据端连通，本领域技术人员可以理解的是，开关器件可选用现有技术中常用的三极管、场效应管以及其它类型的开关器件。

以场效应管作为开关器件为例，上述第一位比较组件21包括第一开关器件T1和第二开关器件T2，第一开关器件T1的第一数据端用于输出查找结果，第一开关器件T1的第二数据端与第二开关器件T2的第一数据端连接，第一开关器件T1的控制端用于接收待查找数据；第二开关器件T2的第二数据端作为两个公共端中的第二公共端，第二开关器件T2的控制端与位存储单元1的输出端连接，以接收与存储数据反相的数据（称之为：反相存储数据）。

第二位比较组件22包括第三开关器件T3和第四开关器件T4，第三开关器件T3的第一数据端用于输出查找结果，且与第一开关器件T1的第一数据端连接，第三开关器件T3的第二数据端与第四开关器件T4的第一数据端连接，第三开关器件T3的控制端用于接收与待查找数据反相的数据（称之为：反相待查找数据）；第四开关器件T4的第二数据端作为两个公共端中的第二公共端，且与第二开关器件T2的第二数据端连接，第四开关器件T4的控制端与位存储单元1的输出端连接，以接收存储数据。

与上述第一位比较组件21和第二位比较组件22相对应的位存储单元1可输出存储数据和反相存储数据，该存储数据为位存储单元1内部真实存储的二进制数，当存储数据为1时，反相存储数据为0，当存储数据为0时，反相存储数据为1。

上述各开关器件都可以为第一类型场效应管，具体可以为n沟道场效应管，根据n沟道场效应管的特性，上述两组位比较组件并联后形成的两个公共端，其中第一公共端用于输出查找结果，需预充为高电平，而第二公共端接地。

本领域技术人员也可以采用p沟道场效应管作为开关器件来实现位查找电路2的功能，根据p沟道场效应管的特性，上述两组位比较组件并联后形成的两个公共端，其中一个用于输出查找结果，另一个公共端接高电平。另外，其中一组位比较组件的控制端接收存储数据，待查找数据输入端接收反相待查找数据，另一组位比较组件的控制端接收反相存储数据，待查找数据输入端接收待查找数据。例如第一开关器件T1的控制端接收待查找数据，第二开关器件T2的控制端接收反相存储数据，而第三开关器件T3的控制端接收反相待查找数据，第四开关器件T4的控制端接收存储数据。采用p沟道场效应管组成位查找单元2的优点是功耗较低，但数据查找的速度较慢，技术人员也可以设计适当的电路来提高p沟道场效应管查找数据的速度，本实施例对此不作限定。

本实施例以n沟道场效应管为例，构成位查找电路1的结构，该位查找单元2的工作原理可以分四种情况来进行说明：

在位查找电路的工作期间，位查找电路2的输出端提前预充为高电平。

（1）存储数据为1，待查找数据为1：

当存储数据为1时，也即位存储单元1将存储数据1发送至第四开关器件T4的控制端，以使第四开关器件T4导通，且将反相存储数据0发送至第二开关器件T2的控制端，以使第二开关器件T2关断。

当待查找数据为1时，也即第一开关器件T1的控制端接收待查找数据1，则第一开关器件T1导通，且第三开关器件T3的控制端接收反相待查找数据0，则第三开关器件T3关断。

由上述内容可知，在第一位比较组件21中，第一开关器件T1导通，且第二开关器件T2关断，第一位比较组件21整体是断开状态；而在第二位比较组件22中，第三开关器件T3关断，第四开关器件T4导通，第二位比较组件22整体也是断开状态，则位查找电路2的输出端仍保持为高电平，相当于查找匹配，即存储数据与待查找数据相等。

（2）存储数据为1，待查找数据为0：

当存储数据为1时，也即位存储单元1将存储数据1发送至第四开关器件T4的控制端，以使第四开关器件T4导通，且将反相存储数据0发送至第二开关器件T2的控制端，以使第二开关器件T2关断。

当待查找数据为0时，也即第一开关器件T1的控制端接收待查找数据0，则第一开关器件T1关断，且第三开关器件T3的控制端接收反相待查找数据1，则第三开关器件T3导通。

由上述内容可知，在第一位比较组件21中，第一开关器件T1关断，且第二开关器件T2关断，第一位比较组件21整体是断开状态；而在第二位比较组件22中，第三开关器件T3导通，第四开关器件T4导通，第二位比较组件22整体时导通状态，为位查找电路2的输出端提供了放电通路，使得位查找电路2的输出端输出低电平，相当于查找不匹配，即存储数据与待查找数据不相等。

（3）存储数据为0，待查找数据为1：

当存储数据为0时，也即位存储单元1将存储数据0发送至第四开关器件T4的控制端，以使第四开关器件T4关断，且将反相存储数据1发送至第二开关器件T2的控制端，以使第二开关器件T2导通。

当待查找数据为1时，也即第一开关器件T1的控制端接收待查找数据1，则第一开关器件T1导通，且第三开关器件T3的控制端接收反相待查找数据0，则第三开关器件T3关断。

由上述内容可知，在第二位比较组件22中，第三开关器件T3导通，第四开关器件T4导通，第二位比较组件22整体时导通状态；而在第一位比较组件21中，第一开关器件T1导通，且第二开关器件T2导通，第一位比较组件21整体是导通状态，为位查找电路2的输出端提供了放电通路，使得位查找电路2的输出端输出低电平，相当于查找不匹配，即存储数据与待查找数据不相等。

（4）存储数据为0，待查找数据为0：

当存储数据为0时，也即位存储单元1将存储数据0发送至第四开关器件T4的控制端，以使第四开关器件T4关断，且将反相存储数据1发送至第二开关器件T2的控制端，以使第二开关器件T2导通。

当待查找数据为0时，也即第一开关器件T1的控制端接收待查找数据0，则第一开关器件T1关断，且第三开关器件T3的控制端接收反相待查找数据1，则第三开关器件T3导通。

由上述内容可知，在第一位比较组件21中，第一开关器件T1关断，且第二开关器件T2导通，第一位比较组件21整体是断开状态；而在第二位比较组件22中，第三开关器件T3导通，第四开关器件T4关断，第二位比较组件22整体也是断开状态，则位查找电路2的输出端仍保持为高电平，相当于查找匹配，即存储数据与待查找数据相等。

本领域技术人员可参照上述具体的实现方式，采用开关器件构成多种形式的位比较组件，使得位比较组件的控制端直接接收外部信号，而不产生开关器件内部的传递，以提高位查找电路的查找准确度。

本实施例的技术方案通过采用由两组位比较组件组成的位查找单元用于将位存储单元存储的数据与待查找数据进行比较，两组位比较组件并联，分两路来进行数据的比较，每个位比较组件包括两个数据端串联的开关器件，两个开关器件的控制端分别作为位比较组件的控制端和待查找数据输入端。两个位比较组件的控制端均接收外部输入信号，由外部输入信号控制位比较组件的导通和断开，由于不存在电路内部的导通电压的损耗，因此能够实现准确地输出查找结果，解决了现有的位查找电路的误码率较高的问题，降低了位查找电路的误码率。

实施例二

上述实施例提供的位查找电路，既能够适应于带掩码位控制的电路中，又能够适应于不带掩码位控制的普通的电路中。本实施例提供一种应用于带掩码位查找电路的实现方式，掩码位是由外部电路发来的数据，当掩码位有效时，不执行查找操作，直接将查找结果置为查找匹配，当掩码位无效时，执行查找操作，并根据实际的存储数据和待查找数据输出查找结果。

图6为本发明实施例二提供的位查找电路的结构示意图。如图6所示，本实施例是在上述实施例的基础上，提供一种带掩码位控制的位查找电路，包括位存储单元1、上述实施例所提供的位查找单元2以及带掩码位的数据输入单元3。

其中，带掩码位的数据输入单元3用于输入待存储数据和掩码位，当掩码位无效时，带掩码位的数据输入单元3输出第一数据、第二数据、第三数据和第四数据，其中，第一数据与第二数据数值相反，第三数据与第四数据数值相反，第一数据与第三数据数值相反；当掩码位有效时，带掩码位的数据输入单元3输出查找无效码，查找无效码用于控制位查找单元2不执行查找操作，直接输出查找匹配信号。

位存储单元1包括第一位存储单元11和第二位存储单元12，其中，第一位存储单元11的输入端与带掩码位的数据输入单元3相连，用于输入第一数据和第二数据，并存储为第一存储数据，第二位存储单元12的输入端与带掩码位的数据输入单元3相连，用于输入第三数据和第四数据，并存储为第二存储数据。

第一位存储单元11的输出端与位查找单元2的一个控制端相连，以将第一存储数据传送给位查找单元2用于比较，第二位存储单元12的输出端与位查找单元2的另一个控制端相连，以将第二存储数据传送给位查找单元2用于比较，第一存储数据和第二存储数据互为反相。具体的，可以将第一位存储单元11的输出端与位查找单元2中的第四开关器件T4的控制端连接，且将第二位存储单元12的输出端与位查找单元2中的第二开关器件T2的控制端连接，实现将第一存储数据和第二存储数据发送给位查找单元2用于比较。

上述带掩码位的数据输入单元3的功能在于可以根据掩码位的数据和输入的待存储数据产生四组数据，且在掩码位有效时，无论待存储数据的数值为多少，均由带掩码位的数据输入单元3将输出的四组数据直接置为查找无效码，该查找无效码用于控制位查找单元2不执行查找操作，直接视为待存储数据与待查找数据匹配。在掩码位无效时，则带掩码位的数据输入单元3输出的第一数据和第三数据互为反相，其具体数值随输入的待存储数据数值的变化而变化。

对于带掩码位的数据输入单元3，本领域技术人员可设计多种电路结构，以实现根据掩码位的无效状态来控制位查找电路2执行位查找操作，或根据掩码位的有效状态来控制位查找单元2不执行查找操作。本实施例提供一种可实现的方案，如图7所示，图7为本发明实施例二提供的带掩码位的数据输入单元的结构示意图。该带掩码位的数据输入单元3可以包括第一或非门31、第二或非门32、第一非门33、第二非门34和第三非门35。其中，第一或非门31的第一输入端用于输入掩码位，第二输入端用于输入待存储数据，第一或非门31的输出端与第一非门33的输入端连接，第一或非门31的输出端用于输出上述第三数据，第一非门33的输出端用于输出第四数据。第二或非门32的第一输入端用于输入掩码位，第二输入端与第三非门35的输出端连接，第三非门35的输入端用于输入待存储数据，第二或非门32的输出端与第二非门34的输入端连接，第二或非门32的输出端用于输出上述第一数据，第二非门34的输出端用于输出第二数据。

带掩码位的数据输入单元3的工作过程为：当掩码位为高电平有效时，第一或非门31和第二或非门32的输出均为低电平，第一非门33和第二非门34的输出均为高电平，即第一数据和第三数据为0，第二数据和第四数据为1，即查找无效码为0，以使位查找单元2不执行查找操作，直接视为待存储数据与待查找数据匹配。当掩码位为低电平无效时，第一或非门31和第二或非门32的输出取决于待存储数据，例如，当待存储数据为1时，第一或非门31输出的第三数据为0，第一非门33输出的第四数据为1，而由于第三非门35的反相作用，使得第二或非门32输出的第一数据为1，第二非门34输出的第二数据为0；当待存储数据为0时，第一或非门31输出的第三数据为1，第一非门33输出的第四数据为0，第二或非门32输出的第一数据为0，第二非门34输出的第二数据为1。由此可知，当掩码位为低电平无效时，第一数据和第三数据数值互为反相，且第一数据和第二数据数值互为反相，第三数据和第四数据数值互为反相。

对于上述第一位存储单元11和第二位存储单元12，本领域技术人员可采用现有技术中常用的位存储单元电路结构，也可以自行设计具有存储二进制数功能的电路结构。第二位存储单元12与第一位存储单元11的结构可以相同，本实施例以第一位存储单元11为例提供一种具体的实现方案：

第一位存储单元11包括第一场效应管M1、第二场效应管M2和具有存储二进制数功能的交叉耦合反相器，该第一场效应管M1和第二场效应管M2为第一类场效应管，该第一类场效应管可以为n沟道场效应管。本实施例采用源极和漏极对称、可互换的场效应管，各场效应管的栅极作为控制端，源极和漏极作为两个数据端。第一场效应管M1的控制端连接至写字线，第一场效应管M1的第一数据端用于接收第一数据，将该第一数据端称为第一存储数据输入端101，第一场效应管M1的第二数据端连接至交叉耦合反相器的正相输入端，第二场效应管M2的控制端连接至写字线，第二场效应管M2的第一数据端用于接收第二数据，将该第一数据端称为第二存储数据输入端102，第二场效应管M2的第二数据端连接至交叉耦合反相器的反相输入端。

当与位查找电路连接的控制器通过写字线发出的写使能信号有效时，上述写字线为高电平，反之，当写使能信号无效时，写字线为低电平。当写字线为高电平时允许第一场效应管M1和第二场效应管M2接收数据。第一存储数据输入端101为第一位存储单元11的正相输入端，第二存储数据输入端102为第一位存储单元11的反相输入端，两者用于输入互为反相的数据。

上述交叉耦合反相器的功能为存储二进制数，其具体电路结构也可以由技术人员自行设计，本实施例提供一种实现方案：交叉耦合反相器包括第三场效应管M3、第四场效应管M4、第五场效应管M5和第六场效应管M6，其中，第三场效应管M3和第四场效应管M4为第一类场效应管，该第一类场效应管可以为n沟道场效应管，第五场效应管M5和第六场效应管M6为第二类场效应管，该第二类场效应管可以为p沟道场效应管。第三场效应管M3、第四场效应管M4、第六场效应管M6和第五场效应管M5的各数据端顺次连接成环形。第三场效应管M3的控制端与第五场效应管M5的控制端连接，且与第四场效应管M4中与第六场效应管M6连接的数据端连接，还作为交叉耦合反相器的反相输入端与第二场效应管M2的第二数据端连接。第四场效应管M4的控制端与第六场效应管M6的控制端连接，且与第三场效应管M3中与第五场效应管M5连接的数据端连接，并且作为交叉耦合反相器的正相输入端与第一场效应管M1的第二数据端连接，另外，还作为第一位存储单元11输出端与位查找单元2中对应的一个控制端连接，具体可与第四开关器件T4的控制端连接。

第二位存储单元12的电路结构与第一位存储单元11相同，与第一位存储单元11对应的，第二位存储单元12中的第一场效应管M1的第一数据端用于接收第三数据，将该数据端称为第三存储数据输入端103，第二场效应管M2的第一数据端用于接收第四数据，称为第四存储数据输入端104，第三存储数据输入端103为第二位存储单元12的正相输入端，第四存储数据输入端104为第二位存储单元12的反相输入端，两者用于输入相互反相的数据。第二位存储单元12中的第四场效应管M4的控制端还作为第二位存储单元12的输出端与位查找单元2中对应的一个控制端连接，具体可与第二开关器件T2的控制端连接。

上述位存储单元1的工作过程为：以第一位存储单元11为例，当写字线为高电平有效时，第一场效应管M1和第二场效应管M2导通，第一场效应管M1接收第一数据，第二场效应管M2接收第二数据。其中，第一数据存储的原理根据第一位存储单元11的具体电路结构设定，对于本实施例提供的第一位存储单元11而言，当掩码位为低电平无效时，假设第一数据为1，由上述内容可知第二数据与第一数据互为反相，则第二数据为0，第四场效应管M4和第五场效应管M5导通，由于第五场效应管M5和第六场效应管M6数据端的连线一直置为高电平，而第三场效应管M3和第四场效应管M4数据端的连线一直置为低电平，因此第一位存储单元11能够保持第四场效应管M4的控制端，也即第一位存储单元11的输出端在本周期内一直保持为1，视为将第一数据存储在第一位存储单元11中。第一位存储单元11将存储的第一数据输出给位查找单元2中的第四开关器件T4的控制端。同样的，第二位存储单元12将存储的第三数据输出给位查找单元2中的第二开关器件T2的控制端。

同理，当写字线为高电平有效时，第二位存储单元12中的第一场效应管M1接收第三数据，第二场效应管M2接收第四数据，并将第三数据存储在第二位存储单元12中。第二位存储单元12还将存储的第三数据输出给位查找单元2中的第四开关器件T4的控制端。

图8为本发明实施例二提供的位查找电路的工作时序示意图，结合图8以及上述各单元的结构对位查找电路在掩码位无效时的工作原理进行详细的说明：

（1）第一周期，待存储数据为1：

在t1时刻，写字线为高电平，第一位存储单元11接收到的第一数据为1，第二数据为0（未在附图中标明），第二位存储单元12接收到的第三数据为0，第四数据为1（未在附图中标明），则将二进制数1存入第一位存储单元11，二进制数0存入第二位存储单元12。

在t2时刻，第一数据和第三数据为0，第二数据和第四数据为1，由于写字线为低电平，各数据的变化不影响存储数据，因此第一位存储单元11中存储的二进制数保持不变，仍为1，第二位存储单元12中存储的二进制数保持不变，仍为0。且第一位存储单元11输出1，第二位存储单元12输出0，分别给位查找单元2的两个控制端。

在t3时刻，查使能信号有效时，假设待查找二进制数为0，则位查找单元2接收到的待查找二进制数为0，反相待查找二进制数为1，则位查找单元2的输出端输出0，作为查找结果，表示待查找二进制数与存储的二进制数不一致，视为查找不匹配。

（2）第二周期，待存储数据为0：

在t4时刻，写字线为高电平，第一位存储单元11接收到的第一数据为0，第二数据为1，第二位存储单元12接收到的第三数据为1，第四数据为0，则将二进制数0存入第一位存储单元11，二进制数1存入第二位存储单元12。

在t5时刻，第一数据和第三数据为0，第二数据和第四数据为1，由于写字线为低电平，各数据的变化不影响存储数据，因此第一位存储单元11中存储的二进制数保持不变，仍为0，第二位存储单元12中存储的二进制数保持不变，仍为1。且第一位存储单元11输出0，第二位存储单元12输出1，分别给位查找单元2的两个控制端。

在t6时刻，查使能信号有效时，假设待查找二进制数为0，位查找单元2接收到的待查找二进制数为0，反相待查找二进制数为1，则位查找单元2的输出端输出1，作为查找结果，表示待查找二进制数与存储的二进制数一致，视为查找匹配。

（3）第三周期，待存储数据为1：

在t7时刻，写字线为高电平，第一位存储单元11接收到的第一数据为1，第二数据为0，第二位存储单元12接收到的第三数据为0，第四数据为1，则将二进制数1存入第一位存储单元11，二进制数0存入第二位存储单元12。

在t8时刻，第一数据和第三数据为0，第二数据和第四数据为1，由于写字线为低电平，各数据的变化不影响存储数据，因此第一位存储单元11中存储的二进制数保持不变，仍为1，第二位存储单元12中存储的二进制数保持不变，仍为0。且第一位存储单元11输出1，第二位存储单元12输出0，分别给位查找单元2的两个控制端。

在t9时刻，查使能信号有效时，假设待查找二进制数为1，位查找单元2接收到的待查找二进制数为1，反相待查找二进制数为0，则位查找单元2的输出端输出1，作为查找结果，表示待查找二进制数与存储的二进制数一致，视为查找匹配。

（4）第四周期，待存储数据为0：

在t10时刻，写字线为高电平，第一位存储单元11接收到的第一数据为0，第二数据为1，第二位存储单元12接收到的第三数据为1，第四数据为0，则将二进制数0存入第一位存储单元11，二进制数1存入第二位存储单元12。

在t11时刻，第一数据和第三数据为0，第二数据和第四数据为1，由于写字线为低电平，各数据的变化不影响存储数据，因此第一位存储单元11中存储的二进制数保持不变，仍为0，第二位存储单元12中存储的二进制数保持不变，仍为1。且第一位存储单元11输出0，第二位存储单元12输出1，分别给位查找单元2的两个控制端。

在t12时刻，查使能信号有效时，假设待查找二进制数为1，位查找单元2接收到的待查找二进制数为1，反相待查找二进制数为0，则位查找单元2的输出端输出0，作为查找结果，表示待查找二进制数与存储的二进制数不一致，视为查找不匹配。

上述位存储单元1和位查找单元2不限于本实施例提供的具体结构，也可采用现有技术中常用的电路结构，带掩码位的数据输入单元3也可以在本实施例的基础上做适当的改进，得到其它的电路结构。

本实施例的技术方案通过采用由两组位比较组件组成的位查找单元用于将位存储单元存储的数据与待查找数据进行比较，两组位比较组件并联，分两路来进行数据的比较，每个位比较组件包括两个数据端串联的开关器件，两个开关器件的控制端分别作为位比较组件的控制端和待查找数据输入端。两个位比较组件的控制端均接收外部输入信号，由外部输入信号控制位比较组件的导通和断开，由于不存在电路内部的导通电压的损耗，因此能够实现准确地输出查找结果，解决了现有的位查找电路的误码率较高的问题，降低了位查找电路的误码率。

实施例三

图9为本发明实施例三提供的位查找电路的结构示意图。本实施例是在上述实施例的基础上，提供另一种位查找电路的结构，其中的位查找单元2的数量可以为至少两个，各位查找单元2中的控制端与对应的位存储单元1的输出端连接。本实施例以位查找单元2数量为两个来进行具体说明，如图9所示：

位查找单元2包括第一位查找单元201和第二位查找单元202，其中，第一位查找单元201用于接收第一待查找二进制数和与第一待查找二进制数反相的二进制数（称之为：反相第一待查找二进制数），第一位查找单元201的构成及连接方式可参照上述实施例提供的位查找单元2的实现方式，此处不再赘述。

第二位查找单元202与第一位查找单元201的结构相同，第二位查找单元202中的第一开关器件T1的控制端用于接收第二待查找二进制数，第三开关器件T3的控制端用于接收与第二待查找二进制数反相的二进制数（称之为：反相第二待查找二进制数），第二位查找单元202中的第四开关器件T4的控制端与第一存储单元11的输出端连接，以接收第一存储数据，第二开关器件T2的控制端月第二存储单元12的输出端连接，以接收第二存储数据。

图10为本发明实施例三提供的位查找电路的工作时序示意图。在上述技术方案的基础上，结合图9和图10，下面对本实施例提供的位查找电路在掩码位无效时的工作原理进行详细的说明：

（1）第一周期，待存储数据为1：

在t1时刻和t2时刻，第一位存储单元11存储二进制数1，第二位存储单元12存储二进制数0。

在t3时刻，查使能信号有效时，第一位查找单元201接收到的第一待查找二进制数为0，反相第一待查找二进制数为1，第二位查找单元202接收到的第二待查找二进制数为0，反相第二待查找二进制数为1，则第一位查找单元201输出0，作为第一查找结果，表示第一待查找二进制数与存储的二进制数不一致，视为查找不匹配，且第二位查找单元202也输出0，作为第二查找结果，表示第二待查找二进制数与存储的二进制数不一致，视为查找不匹配。

（2）第二周期，待存储数据为0：

在t4时刻和t5时刻，第一位存储单元11存储二进制数0，第二位存储单元12存储二进制数1。

在t6时刻，查使能信号有效时，第一位查找单元201接收到的第一待查找二进制数为0，反相第一待查找二进制数为1，第二位查找单元202接收到的第二待查找二进制数为0，反相第二待查找二进制数为1，则第一位查找单元201输出1，作为第一查找结果，表示第一待查找二进制数与存储的二进制数一致，视为查找匹配，且第二位查找单元202也输出1，作为第二查找结果，表示第二待查找二进制数与存储的二进制数一致，视为查找匹配。

（3）第三周期，待存储数据为1：

在t7时刻和t8时刻，第一位存储单元11存储二进制数1，第二位存储单元12存储二进制数0。

在t9时刻，查使能信号有效时，第一位查找单元201接收到的第一待查找二进制数为1，反相第一待查找二进制数为0，第二位查找单元202接收到的第二待查找二进制数为0，反相第二待查找二进制数为1，则第一位查找单元201输出1，作为第一查找结果，表示第一待查找二进制数与存储的二进制数一致，视为查找匹配，第二位查找单元202输出0，作为第二查找结果，表示第二待查找二进制数与存储的二进制数不一致，视为查找不匹配。

（4）第四周期，待存储数据为0：

在t10时刻和t11时刻，第一位存储单元11存储二进制数0，第二位存储单元12存储二进制数1。

在t12时刻，查使能信号有效时，第一位查找单元201接收到的第一待查找二进制数为1，反相第一待查找二进制数为0，第二位查找单元202接收到的第二待查找二进制数为0，反相第二待查找二进制数为1，则第一位查找单元201输出0，作为第一查找结果，表示第一待查找二进制数与存储的二进制数不一致，视为查找不匹配，第二位查找单元202输出1，作为第二查找结果，表示第二待查找二进制数与存储的二进制数一致，视为查找匹配。

由上述内容可得出，本实施例提供的技术方案不但能解决现有技术的缺陷，实现降低位查找电路的误码率，并且采用两个位查找单元能够在一个周期内实现两路并行查找，提高了二进制数的查找速率，实现了在一个周期内，既可以查找又可以通过虚拟地址读出物理地址，或者查找出两组物理地址。

本领域技术人员可以设置至少两个位查找单元，实现多路并行查找，进一步提高二进制数的查找速率。

实施例四

图11为本发明实施例四提供的位查找电路的结构示意图。本实施例是在实施例一的基础上，提供一种应用于不带掩码位的普通的位查找电路的实现方式，如图11所示，

位查找电路包括位存储单元1和位查找单元2，其中，位存储单元1可与实施例二中的第一位存储单元11的结构相同，唯一的区别在于：本实施例提供的位存储单元1中，第四场效应管M4的控制端作为位存储单元1的第一输出端，与位查找电路2的第四开关器件T4的控制端连接，而位存储单元1中的第三场效应管M3的控制端作为位存储单元1的第二输出端，与位查找电路2中的第二开关器件T2的控制端连接，实现位存储单元1同时将存储数据和反相存储数据发送给位查找单元2。

位查找单元2的数量可以为一个，或者可以为至少两个。本实施例以一个为例来进行具体说明，可参照图12所示，图12为本发明实施例四提供的位查找电路的工作时序示意图。

（1）第一周期，待存储数据为1：

在t1时刻，当写字线为高电平时，位存储单元1接收到的待存储二进制数为1，反相待存储二进制数为0，并将待存储二进制数1存入位存储单元1，也即位存储单元1的第一输出端输出1，第二输出端输出0。

在t2时刻，待存储二进制数和反相待存储二进制数均为0，由于写字线为低电平，各数据的变化不影响存储的二进制数，因此位存储单元1中存储的二进制数保持不变，仍为1。

在t3时刻，查使能信号有效时，待查找二进制数为0，则位查找单元2输出0，作为查找结果，表示待查找二进制数与存储的二进制数不一致，视为查找不匹配。

（2）第二周期，待存储数据为0：

在t4时刻，当写字线为高电平时，位存储单元1接收到的待存储二进制数为0，反相待存储二进制数为1，并将待存储二进制数0存入位存储单元1，也即位存储单元1的第一输出端输出0，第二输出端输出1。

在t5时刻，待存储二进制数和反相待存储二进制数均为0，由于写字线为低电平，各数据的变化不影响存储的二进制数，因此位存储单元1中存储的二进制数保持不变，仍为0。

在t6时刻，查使能信号有效时，待查找二进制数为0，则位查找单元2输出1，作为查找结果，表示待查找二进制数与存储的二进制数一致，视为查找匹配。

（3）第三周期，待存储数据为1：

在t7时刻，当写字线为高电平时，位存储单元1接收到的待存储二进制数为1，反相待存储二进制数为0，并将待存储二进制数1存入位存储单元1，也即位存储单元1的第一输出端输出1，第二输出端输出0。

在t8时刻，待存储二进制数和反相待存储二进制数均为0，由于写字线为低电平，各数据的变化不影响存储的二进制数，因此位存储单元1中存储的二进制数保持不变，仍为1。

在t9时刻，查使能信号有效时，待查找二进制数为1，则位查找单元2输出1，作为查找结果，表示待查找二进制数与存储的二进制数一致，视为查找匹配。

（4）第四周期，待存储数据为0：

在t10时刻，当写字线为高电平时，位存储单元1接收到的待存储二进制数为0，反相待存储二进制数为1，并将待存储二进制数0存入位存储单元1，也即位存储单元1的第一输出端输出0，第二输出端输出1。

在t11时刻，待存储二进制数和反相待存储二进制数均为0，由于写字线为低电平，各数据的变化不影响存储的二进制数，因此位存储单元1中存储的二进制数保持不变，仍为0。

在t12时刻，查使能信号有效时，待查找二进制数为1，则位查找单元2输出0，作为查找结果，表示待查找二进制数与存储的二进制数不一致，视为查找不匹配。

本实施例的技术方案通过采用由两组位比较组件组成的位查找单元用于将位存储单元存储的数据与待查找数据进行比较，两组位比较组件并联，分两路来进行数据的比较，每个位比较组件包括两个数据端串联的开关器件，两个开关器件的控制端分别作为位比较组件的控制端和待查找数据输入端。两个位比较组件的控制端均接收外部输入信号，由外部输入信号控制位比较组件的导通和断开，由于不存在电路内部的导通电压的损耗，因此能够实现准确地输出查找结果，解决了现有的位查找电路的误码率较高的问题，降低了位查找电路的误码率。

本发明实施例还提供一种可寻址存储器CAM，包括至少两个位查找电路，其中，各位查找电路之间可以串联，也可以并联。

具体的，若各位查找电路并联，则两组位比较组件中的一组位查找组件的控制端接收存储数据，待查找数据输入端接收反相待查找数据，另一组位查找组件的控制端接收反相存储数据，待查找数据输入端接收待查找数据。位查找电路的具体实现方式可参照上述实施例，此处不再赘述。

或者，若各位查找电路串联，则两组位比较组件中的一组位比较组件的控制端接收存储数据，待查找数据输入端接收待查找数据，另一组位查找组件的控制端接收反相存储数据，待查找数据输入端接收反相待查找数据。类似的，本领域技术人员可参照上述实施例提供的并联的实现方式，修改位查找电路的线路连接，实现串联的实现方式。

采用上述可寻址存储器，能够提高二进制数查找的速度，进而提高微处理器访问存储器的速度。

本发明实施例还提供一种旁路转换缓冲器TLB，可以包括可寻址存储器阵列、静态存储阵列及写信号生成电路，其中的可寻址存储器阵列可采用上述可寻址存储器CAM，即：可包括上述实施例所提供的带掩码位查找电路。可寻址存储器阵列分别与静态存储阵列及写信号生成电路相连，用于将查找到地址的命中信号分别发送给静态存储阵列及写信号生成电路，以使静态存储阵列读出物理地址。具体的，可寻址存储器阵列可包括多个并联的基本查找电路，以及多个并联的带掩码位查找电路，能够实现并行查找二进制数。该基本查找电路与带掩码位查找电路的区别在于，基本查找电路不受控制器发出的掩码位的控制。静态存储阵列及写信号生成电路可采用现有技术中常用的器件，或由本领域技术人员设计实现，可寻址存储器阵列与其它器件的具体连接方式可以采用本领域技术人员常用的技术方案来实现。采用上述旁路转换缓冲器，能够提高二进制数查找的速度，进而提高微处理器访问存储器的速度。

本发明实施例还提供一种存储器，包括旁路转换缓冲器TLB、高速缓冲存储器、存储器地址生成器和多个存储元，其中，旁路转换缓冲器TLB与存储器地址生成器相连，用于接收存储器地址生成器发送的虚拟地址的高位，并将虚拟地址转化为物理地址。该旁路转换缓冲器TLB采用本实施例所提供的旁路转换缓冲器TLB。

存储器还可以包括标志位比较（Tag Compare,简称TAGCMP）模块和访存队列模块，具体的，旁路转换缓冲器TLB和高速缓冲存储器与多个存储元连接，接收存储的数据，存储器地址生成器还与高速缓冲存储器相连，主要执行地址加法，形成虚拟地址，并将虚拟地址的高位和低位分别送到旁路转换缓冲器TLB和高速缓冲存储器。旁路转换缓冲器TLB将得到的虚拟地址转化为物理地址，高速缓冲存储器根据得到的虚拟地址的低位索引对应的数据及其物理地址。TAGCMP模块分别与旁路转换缓冲器TLB、高速缓冲存储器和访存队列模块排队相连，将旁路转换缓冲器TLB和高速缓冲存储器得到的物理地址进行比较，确定高速缓冲存储器是否命中。若高速缓冲存储器中缺失物理地址，则要从二级高速缓冲存储器或内存读取相应的数据，否则读写高速缓冲存储器的操作将进入访存队列模块排队，等待执行。采用上述实施例提供的存储器，能够提高二进制位查找的速度，进而提高微处理器访问存储器的速度。

本发明实施例还提供一种微处理器，包括控制器、运算器和存储器，其中存储器采用上述实施例所提供的存储器。控制器分别与运算器和存储器相连，用于从存储器中读取程序和数据，控制运算器进行数据运算和分析，然后将处理后的结果再写入存储器中。采用本实施例所提供的微处理器，提高了对二进制位查找的速度，进而提高了存储器进行访问的速度，大大提高了微处理器的性能。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (20)

1.一种位查找电路，其特征在于，包括位存储单元和位查找单元以及带掩码位的数据输入单元；

所述位存储单元的输出端与所述位查找单元相连，以将所述位存储单元中的存储数据传送给所述位查找单元用于比较；

所述位查找单元包括两组位比较组件，两组所述位比较组件并联且形成两个公共端，其中第一公共端用于输出查找结果；

每个所述位比较组件包括两个数据端串联的开关器件，两个所述开关器件的控制端分别作为所述位比较组件的控制端和待查找数据输入端；两组所述位比较组件的控制端与所述位存储单元的输出端连接，以接收所述存储数据和反相存储数据，两组所述位比较组件的待查找数据输入端用于输入待查找数据和反相待查找数据；当所述存储数据和待查找数据相等时，所述第一公共端输出查找匹配信号；当所述存储数据和待查找数据不相等时，所述第一公共端输出查找不匹配信号；

所述位存储单元包括第一位存储单元和第二位存储单元；

所述带掩码位的数据输入单元用于输入待存储数据和掩码位，当所述掩码位无效时，所述带掩码位的数据输入单元输出第一数据、第二数据、第三数据和第四数据，其中，第一数据与第二数据数值相反，第三数据与第四数据数值相反，第一数据与第三数据数值相反；当所述掩码位有效时，所述带掩码位的数据输入单元输出查找无效码，所述查找无效码用于控制所述位查找单元不执行查找操作，直接输出为查找匹配；

所述第一位存储单元的输入端与所述带掩码位的数据输入单元相连，用于输入所述第一数据和第二数据，并存储为第一存储数据，所述第二位存储单元的输入端与所述带掩码位的数据输入单元相连，用于输入所述第三数据和第四数据，并存储为第二存储数据；

所述第一位存储单元的输出端与所述位查找单元的一个控制端相连，以将所述第一存储数据传送给所述位查找单元用于比较，所述第二位存储单元的输出端与所述位查找单元的另一个控制端相连，以将所述第二存储数据传送给所述位查找单元用于比较，所述第一存储数据和第二存储数据互为反相。

2.根据权利要求1所述的位查找电路，其特征在于，两组所述位比较组件中，一组位比较组件的控制端接收所述存储数据，待查找数据输入端接收所述反相待查找数据，另一组位比较组件的控制端接收所述反相存储数据，待查找数据输入端接收所述待查找数据。

3.根据权利要求2所述的位查找电路，其特征在于，所述位查找单元包括第一位比较组件和第二位比较组件；其中，

所述第一位比较组件包括第一开关器件和第二开关器件，所述第一开关器件的第一数据端用于输出查找结果，所述第一开关器件的第二数据端与所述第二开关器件的第一数据端连接，所述第一开关器件的控制端用于接收所述待查找数据；所述第二开关器件的第二数据端作为所述两个公共端中的第二公共端，所述第二开关器件的控制端与所述位存储单元的输出端连接，以接收所述反相存储数据；

所述第二位比较组件包括第三开关器件和第四开关器件，所述第三开关器件的第一数据端用于输出查找结果，且与所述第一开关器件的第一数据端连接，所述第三开关器件的第二数据端与所述第四开关器件的第一数据端连接，所述第三开关器件的控制端用于接收反相待查找数据；所述第四开关器件的第二数据端作为所述两个公共端中的第二公共端，且与所述第二开关器件的第二数据端连接，所述第四开关器件的控制端与所述位存储单元的输出端连接，以接收存储数据。

4.根据权利要求3所述的位查找电路，其特征在于，所述第一开关器件、第二开关器件、第三开关器件和第四开关器件均为n沟道场效应管；所述第二公共端接地。

5.根据权利要求1所述的位查找电路，其特征在于，所述带掩码位的数据输入单元包括第一或非门、第二或非门、第一非门、第二非门和第三非门；

所述第一或非门的第一输入端用于输入所述掩码位，所述第一或非门的第二输入端用于输入所述待存储数据，所述第一或非门的输出端与所述第一非门的输入端连接，所述第一或非门的输出端用于输出所述第三数据，所述第一非门的输出端用于输出所述第四数据；

所述第二或非门的第一输入端用于输入所述掩码位，所述第二或非门的第二输入端与所述第三非门的输出端连接，所述第三非门的输入端用于输入所述待存储数据，所述第二或非门的输出端与所述第二非门的输入端连接，所述第二或非门的输出端用于输出所述第一数据，所述第二非门的输出端用于输出所述第二数据。

6.根据权利要求5所述的位查找电路，其特征在于，所述第一位存储单元包括：第一场效应管、第二场效应管和具有存储二进制数功能的交叉耦合反相器，所述第一场效应管和第二场效应管为第一类场效应管；

所述第一场效应管的控制端连接至写字线，所述第一场效应管的第一数据端用于接收所述第一数据，所述第一场效应管的第二数据端连接至所述交叉耦合反相器的正相输入端；

所述第二场效应管的控制端连接至写字线，所述第二场效应管的第一数据端用于接收所述第二数据，所述第二场效应管的第二数据端连接至所述交叉耦合反相器的反相输入端；

所述第二位存储单元与所述第一位存储单元的结构相同；所述第二位存储单元中的第一场效应管的第一数据端用于接收所述第三数据，所述第二位存储单元中的第二场效应管的第一数据端用于接收所述第四数据。

7.根据权利要求6所述的位查找电路，其特征在于，所述第一类场效应管为n沟道场效应管。

8.根据权利要求6所述的位查找电路，其特征在于，所述交叉耦合反相器包括第三场效应管、第四场效应管、第五场效应管和第六场效应管，所述第三场效应管和第四场效应管为所述第一类场效应管，所述第五场效应管和第六场效应管为第二类场效应管；

所述第三场效应管、第四场效应管、第六场效应管和第五场效应管的各数据端顺次连接成环形；

所述第三场效应管的控制端与所述第五场效应管的控制端连接，且与所述第四场效应管中与第六场效应管连接的数据端连接，还作为所述交叉耦合反相器的反相输入端与所述第二场效应管的第二数据端连接；

所述第四场效应管的控制端与所述第六场效应管的控制端连接，且与所述第三场效应管中与第五场效应管连接的数据端连接，并且作为所述交叉耦合反相器的正相输入端与所述第一场效应管的第二数据端连接，还作为所述第一位存储单元或第二位存储单元的输出端与所述位查找单元中对应的一控制端连接。

9.根据权利要求8所述的位查找电路，其特征在于，所述第一类场效应管为n沟道场效应管，所述第二类场效应管为p沟道场效应管。

10.根据权利要求1-4任一项所述的位查找电路，其特征在于，所述位查找单元的数量为至少两个，各所述位查找单元中的控制端与对应的位存储单元的输出端连接。

11.一种可寻址存储器CAM，包括至少两个位查找电路，其特征在于，所述位查找电路包括：位存储单元和位查找单元以及带掩码位的数据输入单元；

所述位存储单元的输出端与所述位查找单元相连，以将所述位存储单元中的存储数据传送给所述位查找单元用于比较；

所述位查找单元包括两组位比较组件，两组所述位比较组件并联且形成两个公共端，其中第一公共端用于输出查找结果；

每个所述位比较组件包括两个数据端串联的开关器件，两个所述开关器件的控制端分别作为所述位比较组件的控制端和待查找数据输入端；两组所述位比较组件的控制端与所述位存储单元的输出端连接，以接收所述存储数据和反相存储数据，两组所述位比较组件的待查找数据输入端用于输入待查找数据和反相待查找数据；当所述存储数据和待查找数据相等时，所述第一公共端输出查找匹配信号；当所述存储数据和待查找数据不相等时，所述第一公共端输出查找不匹配信号；

所述位存储单元包括第一位存储单元和第二位存储单元；

所述带掩码位的数据输入单元用于输入待存储数据和掩码位，当所述掩码位无效时，所述带掩码位的数据输入单元输出第一数据、第二数据、第三数据和第四数据，其中，第一数据与第二数据数值相反，第三数据与第四数据数值相反，第一数据与第三数据数值相反；当所述掩码位有效时，所述带掩码位的数据输入单元输出查找无效码，所述查找无效码用于控制所述位查找单元不执行查找操作，直接输出所述查找匹配信号；

所述第一位存储单元的输入端与所述带掩码位的数据输入单元相连，用于输入所述第一数据和第二数据，并存储为第一存储数据，所述第二位存储单元的输入端与所述带掩码位的数据输入单元相连，用于输入所述第三数据和第四数据，并存储为第二存储数据；

所述第一位存储单元的输出端与所述位查找单元的一个控制端相连，以将所述第一存储数据传送给所述位查找单元用于比较，所述第二位存储单元的输出端与所述位查找单元的另一个控制端相连，以将所述第二存储数据传送给所述位查找单元用于比较，所述第一存储数据和第二存储数据互为反相。

12.根据权利要求11所述的可寻址存储器CAM，其特征在于：

各所述位查找电路串联，各所述位查找电路中两组位比较组件中的一组位比较组件的控制端接收存储数据，待查找数据输入端接收待查找数据，另一组位查找组件的控制端接收反相存储数据，待查找数据输入端接收反相待查找数据。

13.根据权利要求11所述的可寻址存储器CAM，其特征在于：

各所述位查找电路并联，各所述位查找电路中两组位比较组件中的一组位比较组件的控制端接收所述存储数据，待查找数据输入端接收所述反相待查找数据，另一组位比较组件的控制端接收所述反相存储数据，待查找数据输入端接收所述待查找数据。

14.根据权利要求13所述的可寻址存储器CAM，其特征在于，所述位查找单元包括第一位比较组件和第二位比较组件；

其中，所述第一位比较组件包括第一开关器件和第二开关器件，所述第一开关器件的第一数据端用于输出查找结果，所述第一开关器件的第二数据端与所述第二开关器件的第一数据端连接，所述第一开关器件的控制端用于接收所述待查找数据；所述第二开关器件的第二数据端作为所述两个公共端中的第二公共端，所述第二开关器件的控制端与所述位存储单元的输出端连接，以接收所述反相存储数据；

所述第二位比较组件包括第三开关器件和第四开关器件，所述第三开关器件的第一数据端用于输出查找结果，且与所述第一开关器件的第一数据端连接，所述第三开关器件的第二数据端与所述第四开关器件的第一数据端连接，所述第三开关器件的控制端用于接收反相待查找数据；所述第四开关器件的第二数据端作为所述两个公共端中的第二公共端，且与所述第二开关器件的第二数据端连接，所述第四开关器件的控制端与所述位存储单元的输出端连接，以接收存储数据。

15.根据权利要求14所述的可寻址存储器CAM，其特征在于，所述第一开关器件、第二开关器件、第三开关器件和第四开关器件均为n沟道场效应管；所述第二公共端接地。

16.根据权利要求11所述的可寻址存储器CAM，其特征在于，所述带掩码位的数据输入单元包括第一或非门、第二或非门、第一非门、第二非门和第三非门；

所述第一或非门的第一输入端用于输入所述掩码位，所述第一或非门的第二输入端用于输入所述待存储数据，所述第一或非门的输出端与所述第一非门的输入端连接，所述第一或非门的输出端用于输出所述第三数据，所述第一非门的输出端用于输出所述第四数据；

所述第二或非门的第一输入端用于输入所述掩码位，所述第二或非门的第二输入端与所述第三非门的输出端连接，所述第三非门的输入端用于输入所述待存储数据，所述第二或非门的输出端与所述第二非门的输入端连接，所述第二或非门的输出端用于输出所述第一数据，所述第二非门的输出端用于输出所述第二数据。

17.根据权利要求16所述的可寻址存储器CAM，其特征在于，各所述位查找电路中的位查找单元的数量为至少两个，各所述位查找电路中的各位查找单元中的控制端与对应的位存储单元的输出端连接。

18.一种旁路转换缓冲器TLB，包括可寻址存储器阵列、静态存储阵列及写信号生成电路，其特征在于，所述可寻址存储器阵列包括权利要求11-17任一项所述的可寻址存储器CAM。

19.一种存储器，包括旁路转换缓冲器、高速缓冲存储器、存储器地址生成器和多个存储元，其中，所述旁路转换缓冲器接收所述存储器地址生成器发送的虚拟地址的高位，并将所述虚拟地址转化为物理地址，其特征在于，所述旁路转换缓冲器采用权利要求18所述的旁路转换缓冲器TLB。

20.一种微处理器，包括控制器、运算器和存储器，其特征在于，所述存储器采用权利要求19所述的存储器。