CN203465714U - 位查找电路、旁路转换缓冲器、存储器及微处理器 - Google Patents

Abstract

本实用新型提供一种位查找电路、旁路转换缓冲器、存储器及微处理器，其中位查找电路包括位存储单元和至少两个位查找单元，所述位存储单元的输出端分别与所述至少两个位查找单元的控制端相连，以将所述位存储单元中的存储数据传送给所述至少两个位查找单元用于比较。旁路转换缓冲器包括可寻址存储器阵列、静态存储阵列及写信号生成电路，所述可寻址存储器阵列包括多个位查找电路。本实用新型提供的位查找电路及旁路转换缓冲器及存储器能够提高微处理器进行数据查找的速度。

Description

位查找电路、旁路转换缓冲器、存储器及微处理器

技术领域

本实用新型涉及电路技术，尤其涉及一种位查找电路、旁路转换缓冲器、存储器及微处理器。

背景技术

自1971年研发出第一块微处理器至今，微处理器技术得到了迅猛发展，在工业生产、航天航空及电子产品等领域有着广泛的应用。微处理器通常包括控制器、运算器和存储器，其中控制器用于控制微处理器中各器件的工作，起协调的作用，运算器用于进行各种逻辑运算。微处理器在运行过程中的程序、原始数据、临时数据及运行结果都写入存储器中用于存储，且控制器会频繁地从存储器中读取程序用于执行，或读取数据以控制运算器进行运算，然后将更新的数据再写入存储器。微处理器访问存储器的速度很大程度上影响了微处理器的运行速度。存储器中的旁路转换缓冲器（Translationlookaside buffer，TLB）是存储器的主要组成部分，用于存储虚拟地址到物理地址的转换表，实现快速寻址。可寻址存储器（Content AddressableMemory，CAM）作为TLB中关键器件，用于实现数据查找功能。

CAM通常包括多组位查找电路，每组位查找电路包括一个位存储单元和一个位查找单元，其中，一个位存储单元用于存储一位二进制数0或1，位查找单元将控制器发来的待查询二进制数与位存储单元中存储的数据进行比较，若一致，则视为与存储的数据查找匹配，若不一致，则视为查找不匹配，将查找结果传递给下一级电路。微处理器对存储器的每一次访问都要执行很多次位查找，因此，改善CAM电路结构，提高位查找的速度，对提高微处理器访问存储器的速度有着积极的推动作用。

实用新型内容

本实用新型提供一种位查找电路、旁路转换缓冲器、存储器及微处理器，用于提高微处理器进行数据查找的速度。

本实用新型实施例提供一种位查找电路，包括位存储单元和至少两个位查找单元，所述位存储单元的输出端分别与所述至少两个位查找单元的控制端相连，以将所述位存储单元中的存储数据传送给所述至少两个位查找单元用于比较。

如上所述的位查找电路，所述位存储单元包括第一场效应管、第二场效应管和具有存储二进制数功能的交叉耦合反相器；

所述第一场效应管和第二场效应管为第一类型场效应管；

所述第一场效应管的控制端连接至写字线，所述第一场效应管的第一数据端用于接收待存储二进制数，所述第一场效应管的第二数据端连接至所述交叉耦合反相器的正相输入端；

所述第二场效应管的控制端连接至所述写字线，所述第二场效应管的第一数据端用于接收反相待存储二进制数，所述第二场效应管的第二数据端连接至所述交叉耦合反相器的反相输入端。

如上所述的位查找电路，所述第一类型场效应管为n沟道场效应管。

如上所述的位查找电路，所述交叉耦合反相器包括第三场效应管、第四场效应管、第五场效应管和第六场效应管；

所述第三场效应管和第四场效应管为第一类型场效应管，所述第五场效应管和第六场效应管为第二类型场效应管；

所述第三场效应管、第四场效应管、第六场效应管和第五场效应管的各数据端顺次连接成环形；

所述第四场效应管的控制端和第六场效应管的控制端连接，且与所述第三场效应管中与第五场效应管连接的数据端连接，并作为所述交叉耦合反相器的正相输入端与所述第一场效应管的第二数据端连接，还作为所述位存储单元的第一输出端与所述位查找单元对应的一控制端连接；

所述第三场效应管的控制端和第五场效应管的控制端连接，并且与第四场效应管中与第六场效应管连接的数据端连接，还作为所述交叉耦合反相器的反相输入端与所述第二场效应管的第二数据端连接，还作为所述位存储单元的第二输出端与所述位查找单元对应的另一控制端连接。

如上所述的位查找电路，所述位查找单元的数量为两个，每个位查找单元包括第七场效应管、第八场效应管和第九场效应管，所述第七场效应管、第八场效应管和第九场效应管为第一类型场效应管；

所述第七场效应管的控制端与所述位存储单元的第二输出端连接，所述第七场效应管的第一数据端用于接收第一待查找二进制数，所述第七场效应管的第二数据端与所述第八场效应管的第一数据端连接，所述第八场效应管的控制端与所述位存储单元的第一输出端连接，所述第八场效应管的第二数据端用于接收反相第一待查找二进制数；

所述第七场效应管的第二数据端还与所述第九场效应管的控制端连接，所述第九场效应管的第一数据端接地，所述第九场效应管的第二数据端作为所述位查找单元的输出端，用于输出查找结果。

如上所述的位查找电路，所述第一类型场效应管为n沟道场效应管，所述第二类型场效应管为p沟道场效应管。

本实用新型实施例提供一种旁路转换缓冲器，包括可寻址存储器阵列、静态存储阵列及写信号生成电路，所述可寻址存储器阵列包括如上所述的位查找电路。

本实用新型实施例提供一种存储器，包括旁路转换缓冲器、高速缓冲存储器、存储器地址生成器和多个存储元，其中，所述旁路转换缓冲器接收所述存储器地址生成器发送的虚拟地址的高位，并将所述虚拟地址转化为物理地址，所述旁路转换缓冲器采用如上所述的旁路转换缓冲器。

本实用新型实施例提供一种微处理器，包括控制器、运算器和存储器，所述存储器采用如上所述的存储器。

本实用新型实施例提供的位查找电路采用两个位查找单元在一个周期内实现两路并行查找，提高了二进制数的查找速率，进而提高了微处理器进行数据查找的速度。实现了在一个周期内，既可以查找又可以通过虚拟地址读出物理地址，或者查找出两组物理地址，提高了寻址速度。

附图说明

图1为本实用新型实施例提供的位查找电路的结构示意图；

图2为本实用新型实施例提供的位查找电路的工作时序示意图。

具体实施方式

图1为本实用新型实施例提供的位查找电路的结构示意图。如图1所示，位查找电路是CAM中的基本组成部分，CAM可包括多个位查找电路，用于同时查找多个二进制数。

每个位查找电路包括位存储单元1和至少两个位查找单元，位存储单元1的输出端分别与至少两个位查找单元的控制端相连，以将位存储单元1中的存储数据传送给至少两个位查找单元用于比较。具体的，如图1所示，位存储单元1中的数据输入端接收控制器发送的二进制数并实现存储，位查找单元中的数据输入端接收控制器发送的待查找二进制数，并将该待查找二进制数与位存储单元1中存储的二进制数进行比较，若一致，则视为查找匹配，若不一致，则视为查找不匹配，并输出对应的查找结果。

位存储单元1包括第一场效应管（第一MOS101）、第二场效应管（第二MOS102）和具有存储二进制数功能的交叉耦合反相器。本实施例采用源极和漏极对称、可互换的场效应管，将场效应管均记为MOS管，各MOS管的栅极作为控制端，源极和漏极作为数据端。其中，第一MOS101和第二MOS102为第一类型场效应管，该第一类型场效应管可以为n沟道MOS管。第一MOS101的控制端连接至写字线，第一MOS101的第一数据端作为位存储单元1的第一存储数据输入端41，用于接收待存储二进制数，第一MOS101的第二数据端连接至交叉耦合反相器的正相输入端。第二MOS102的控制端连接至写字线，第二MOS102的第一数据端作为位存储单元1的第二存储数据输入端42，用于接收与待存储二进制数反相的二进制数，称之为反相待存储二进制数，第二MOS102的第二数据端连接至所述交叉耦合反相器的反相输入端。当控制器通过写字线发出的写使能信号有效时，该写字线为高电平，反之，当写使能信号无效时，写字线为低电平。当写字线为高电平时允许第一MOS101和第二MOS102接收数据。第一存储数据输入端41作为位存储单元1的正相输入端，第二存储数据输入端42作为位存储单元1的反相输入端，两者用于输入相互反相的数据。

上述交叉耦合反相器的功能为存储二进制数，其具体电路结构也可以由技术人员自行设计，本实施例提供一种实现方案：包括第三场效应管（第三MOS103）、第四场效应管（第四MOS104）、第五场效应管（第五MOS105）和第六场效应管（第六MOS106）。其中，第三MOS103和第四MOS104为第一类型场效应管，具体该第一类型场效应管可以为n沟道MOS管，第五MOS105和第六MOS106为第二类型场效应管，该第二类型场效应管可以为p沟道场效应管。第三MOS103、第四MOS104、第六MOS106和第五MOS105的各数据端顺次连接成环形。第四MOS104的控制端和第六MOS106的控制端连接，且与第三MOS103中与第五MOS105连接的数据端连接，并作为交叉耦合反相器的正相输入端与第一MOS101的第二数据端连接，同时还作为位存储单元1的第一输出端与位查找单元对应的一个控制端连接。第三MOS103的控制端和第五MOS105的控制端连接，且与第四MOS104中与第六MOS106连接的数据端连接，还作为交叉耦合反相器的反相输入端与第二MOS102的第二数据端连接，同时还作为位存储单元1的第二输出端与位查找单元对应的另一个控制端连接。

位查找单元的数量可以为至少两个，本实施例以位查找单元的数量为两个进行说明：

在如图1所示的实施例中，位查找单元包括第一位查找单元21和第二位查找单元22，二者的结构相同。以第一位查找单元21为例：第一位查找单元21包括第七MOS107、第八MOS108和第九MOS109，均为第一类型场效应管，具体该第一类型场效应管可以为n沟道MOS管。第七MOS107的控制端与位存储单元1的第二输出端连接，具体与第三MOS103的控制端连接，第七MOS107的第一数据端作为第一位查找单元21的正相输入端，用于接收控制器发出的第一待查找二进制数，第七MOS107的第二数据端与第八MOS108的第一数据端连接。第八MOS108的第二数据端作为第一位查找单元21的反相输入端，用于接收与第一待查找二进制数反相的二进制数，称之为反相第一待查找二进制数，第八MOS108的控制端与位存储单元1的第一输出端连接，具体与第四MOS104的控制端连接。另外，第七MOS107中的第二数据端还与第九MOS109的控制端连接。第九MOS109的第一数据端接地，第二数据端作为第一位查找单元21的输出端，用于输出第一查找结果，该输出端通常在待查找数据到来之前先预充为高电平。

第二位查找单元22的结构与第一位查找单元21相同，可参照上述结构和连接关系进行具体设置。其中，第七MOS107的控制端和第八MOS108的控制端接收的数据互为反相。第二位查找单元22中的正相输入端用于接收控制器发出的第二待查找二进制数，反相输入端用于接收与第二待查找二进制数反相的二进制数，称之为反相第二待查找二进制数。第二位查找单元22的输出端输出第二查找结果。

位存储单元的工作过程为：当写字线为高电平有效时，第一MOS101和第二MOS102导通，存储单元1的第一存储数据输入端41接收待存储二进制数并实现存储，存储单元1的第二存储数据输入端42接收反相待存储二进制数。其中，二进制数存储的原理根据位存储单元具体电路结构设定，对本实施例提供的位存储单元1而言，假设待存储二进制数为1，第四MOS104和第五MOS105导通，由于第五MOS105和第六MOS106数据端的连接线一直置为高电平，而第三MOS103和第四MOS104数据端的连接线一直置为低电平，因此位存储单元1能够保持第一输出端在本周期内一直为1，而第二输出端一直为0，视为将待存储二进制数1存储在位存储单元1中。位存储单元1的第一输出端将存储的二进制数输出给每个位查找单元中的第八MOS108的控制端。位存储单元1的第二输出端将与存储的二进制数反相的二进制数输出给每个位查找单元中的第七MOS107的控制端。

位查找单元的工作过程为：以第一位查找单元21为例，当控制器发出的查使能信号有效时，第一位查找单元21的正相输入端和反相输入端分别接收到控制器发来的第一待查找二进制数和反相的二进制数。在待查找数据到来之前，第一位查找单元21的输出端预充为高电平。下面根据位存储单元1输出二进制数的不同进行具体的说明：

当位存储单元1的第一输出端输出1，第二输出端输出0时，第七MOS107截止，第八MOS108导通。若第一位查找单元21接收到第一待查找二进制数为1，则第九MOS109的控制端也为0，第九MOS109截止，第一位查找单元21的输出端保持为高电平，表示待查找数据与存储数据一致，视为查找匹配。若第一位查找单元21接收到待查找二进制数为0，反相待查找二进制数为1，则第九MOS109的控制端也为1，第九MOS109导通，第一位查找单元21的输出端通过第九MOS109的导通电阻进行放电后，转变为低电平，查找结果为0，表示待查找数据与存储数据不一致，视为查找不匹配。

当位存储单元1的第一输出端输出0，第二输出端输出1时，第七MOS107导通，第八MOS108截止。若第一位查找单元21接收到第一待查找二进制数为1，则第九MOS109的控制端也为1，第九MOS109导通，第一位查找单元21的输出端通过第九MOS109的导通电阻进行放电后，转变为低电平，表示待查找数据与存储数据不一致，视为查找不匹配。若第一位查找单元21接收到第一待查找二进制数为0，则第九MOS109的控制端也为0，第九MOS109截止，第一位查找单元21的输出端保持为高电平，查找结果为1，表示待查找数据与存储数据一致，视为查找匹配。第二位查找单元22的工作过程与第一位查找单元21相同。

图2为本实用新型实施例提供的位查找电路的工作时序示意图，结合图2以及上述各单元的工作过程，下面对位查找电路的工作过程进行说明：

在第一周期，设定待存储数据为1，则在t1时刻，写字线为高电平，位存储单元1接收到的待存储二进制数为1，反相待存储二进制数为0，将待存储二进制数1存入位存储单元1，也即位存储单元1的第一输出端输出1，第二输出端输出0。在t2时刻，待存储二进制数和反相待存储二进制数均为0，由于写字线为低电平，各数据的变化不影响存储的二进制数，因此位存储单元1中存储的二进制数保持不变，仍为1。在t3时刻，查使能信号有效时，假设第一待查找二进制数和第二待查找二进制数均为0，第一位查找单元21接收到的第一待查找二进制数为0，则第一位查找单元21输出0，作为第一查找结果，表示第一待查找二进制数与存储的二进制数不一致，视为查找不匹配。第二位查找单元22接收到的第二待查找二进制数也为0，第二位查找单元22也输出0，作为第二查找结果，表示第二待查找二进制数与存储的二进制数不一致，视为查找不匹配。

在第二周期，设定待存储数据为0，则在t4时刻，写字线为高电平，位存储单元1接收到的待存储二进制数为0，反相待存储二进制数为1，将待存储二进制数0存入位存储单元1，也即位存储单元1的第一输出端输出0，第二输出端输出1。在t5时刻，待存储二进制数和反相待存储二进制数均为0，由于写字线为低电平，各数据的变化不影响存储的二进制数，因此位存储单元1中存储的二进制数保持不变，仍为0。在t6时刻，查使能信号有效时，假设第一待查找二进制数和第二待查找二进制数均为0，第一位查找单元21接收到的第一待查找二进制数为0，则第一位查找单元21输出1，作为第一查找结果，表示第一待查找二进制数与存储的二进制数一致，视为查找匹配。第二位查找单元22接收到的第二待查找二进制数也为0，则第二位查找单元22也输出1，作为第二查找结果，表示第二待查找二进制数与存储的二进制数一致，视为查找匹配。

在第三周期，设定待存储数据为1，则在t7时刻，写字线为高电平，位存储单元1接收到的待存储二进制数为1，反相待存储二进制数为0，将待存储二进制数1存入位存储单元1，也即位存储单元1的第一输出端输出1，第二输出端输出0。在t8时刻，待存储二进制数和反相待存储二进制数均为0，由于写字线为低电平，各数据的变化不影响存储的二进制数，因此位存储单元1中存储的二进制数保持不变，仍为1。在t9时刻，查使能信号有效时，假设第一待查找二进制数为1，第二待查找二进制数为0，第一位查找单元21接收到的第一待查找二进制数为1，则第一位查找单元21输出1，作为第一查找结果，表示第一待查找二进制数与存储的二进制数一致，视为查找匹配。第二位查找单元22接收到的第二待查找二进制数为0，则第二位查找单元22输出0，作为第二查找结果，表示第二待查找二进制数与存储的二进制数不一致，视为查找不匹配。

在第四周期，设定待存储数据为0，则在t10时刻，写字线为高电平，位存储单元1接收到的待存储二进制数为0，反相待存储二进制数为1，将待存储二进制数0存入位存储单元1，也即位存储单元1的第一输出端输出0，第二输出端输出1。在t11时刻，待存储二进制数和反相待存储二进制数均为0，由于写字线为低电平，各数据的变化不影响存储的二进制数，因此位存储单元1中存储的二进制数保持不变，仍为0。在t12时刻，查使能信号有效时，假设第一待查找二进制数为1，第二待查找二进制数为0，第一位查找单元21接收到的第一待查找二进制数为1，则第一位查找单元21输出0，作为第一查找结果，表示第一待查找二进制数与存储的二进制数不一致，视为查找不匹配。第二位查找单元22接收到的第二待查找二进制数为0，则第二位查找单元22输出1，作为第二查找结果，表示第二待查找二进制数与存储的二进制数一致，视为查找匹配。

上述实施例采用两个位查找单元在一个周期内实现两路并行查找，提高了二进制数的查找速率，进而提高了微处理器进行数据查找的速度。实现了在一个周期内，既可以查找又可以通过虚拟地址读出物理地址，或者查找出两组物理地址，提高寻址速度。

基于相同的原理，本领域技术人员可以设计多个位查找单元，参照上述实施例提供的连接方式，得到多种类似的位查找电路，用于提高位查找的速度，进而提高微处理器进行数据查找的速度。

本实用新型还提供一种旁路转换缓冲器，包括可寻址存储器阵列、静态存储阵列及写信号生成电路，其中，可寻址存储器阵列可包括多个上述实施例提供的位查找电路。可寻址存储器阵列分别与静态存储阵列及写信号生成电路相连，用于将查找到地址的命中信号分别发送给静态存储阵列及写信号生成电路，以使静态存储阵列读出物理地址。具体的，可寻址存储器阵列可包括多个并联的位查找电路，以及多个并联的带掩码位查找电路，能够实现并行查找二进制数。其中，带掩码位查找电路为受控制器发出的掩码位控制的位查找电路，能够控制查找二进制数的位数。静态存储阵列及写信号生成电路可采用现有技术中常用的器件，或由本领域技术人员设计实现，可寻址存储器阵列与其它器件的具体连接方式可以采用本领域技术人员常用的技术方案来实现。采用上述旁路转换缓冲器，能够提高二进制位查找的速度，进而提高微处理器访问存储器的速度，提高微处理器的性能。

本实用新型实施例还提供一种存储器，包括旁路转换缓冲器、高速缓冲存储器、存储器地址生成器和多个存储元，其中，所述旁路转换缓冲器与存储器地址生成器相连，用于接收所述存储器地址生成器发送的虚拟地址的高位，并将所述虚拟地址转化为物理地址。该旁路转换缓冲器采用本实施例所提供的旁路转换缓冲器。

存储器还可以包括标志位比较（Tag Compare,简称TAGCMP）模块和访存队列模块，具体的，旁路转换缓冲器和高速缓冲存储器与多个存储元连接，接收存储的数据，存储器地址生成器还与高速缓冲存储器相连，主要执行地址加法，形成虚拟地址，并将虚拟地址的高位和低位分别送到旁路转换缓冲器和高速缓冲存储器。旁路转换缓冲器将得到的虚拟地址转化为物理地址，高速缓冲存储器根据得到的虚拟地址的低位索引对应的数据及其物理地址。TAGCMP模块分别与旁路转换缓冲器、高速缓冲存储器和访存队列模块排队相连，将旁路转换缓冲器和高速缓冲存储器得到的物理地址进行比较，确定高速缓冲存储器是否命中。若高速缓冲存储器中缺失物理地址，则要从二级高速缓冲存储器或内存读取相应的数据，否则读写高速缓冲存储器的操作将进入访存队列模块排队，等待执行。采用上述存储器，能够提高二进制位查找的速度，进而提高微处理器访问存储器的速度。

本实用新型实施例还提供一种微处理器，包括控制器、运算器和存储器，其中存储器采用上述实施例所提供的存储器。控制器分别与运算器和存储器相连，用于从存储器中读取程序和数据，控制运算器进行数据运算和分析，然后将处理后的结果再写入存储器中。采用本实施例所提供的微处理器，提高了对二进制位的查找速度，进而提高了存储器进行访问的速度，大大提高了微处理器的性能。

最后应说明的是：以上各实施例仅用以说明本实用新型的技术方案，而非对其限制；尽管参照前述各实施例对本实用新型进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本实用新型各实施例技术方案的范围。

Claims (10)

1.一种位查找电路，其特征在于，包括位存储单元和至少两个位查找单元，所述位存储单元的输出端分别与所述至少两个位查找单元的控制端相连，以将所述位存储单元中的存储数据传送给所述至少两个位查找单元用于比较。 

2.根据权利要求1所述的位查找电路，其特征在于，所述位存储单元包括第一场效应管、第二场效应管和具有存储二进制数功能的交叉耦合反相器； 

所述第一场效应管和第二场效应管为第一类型场效应管； 

所述第一场效应管的控制端连接至写字线，所述第一场效应管的第一数据端用于接收待存储二进制数，所述第一场效应管的第二数据端连接至所述交叉耦合反相器的正相输入端； 

所述第二场效应管的控制端连接至所述写字线，所述第二场效应管的第一数据端用于接收反相待存储二进制数，所述第二场效应管的第二数据端连接至所述交叉耦合反相器的反相输入端。 

3.根据权利要求2所述的位查找电路，其特征在于，所述第一类型场效应管为n沟道场效应管。 

4.根据权利要求2所述的位查找电路，其特征在于，所述交叉耦合反相器包括第三场效应管、第四场效应管、第五场效应管和第六场效应管； 

所述第三场效应管和第四场效应管为第一类型场效应管，所述第五场效应管和第六场效应管为第二类型场效应管； 

所述第三场效应管、第四场效应管、第六场效应管和第五场效应管的各数据端顺次连接成环形； 

所述第四场效应管的控制端和第六场效应管的控制端连接，且与所述第三场效应管中与第五场效应管连接的数据端连接，并作为所述交叉耦合反相器的正相输入端与所述第一场效应管的第二数据端连接，还作为所述位存储单元的第一输出端与所述位查找单元对应的一控制端连接； 

所述第三场效应管的控制端和第五场效应管的控制端连接，并且与第四场效应管中与第六场效应管连接的数据端连接，还作为所述交叉耦合反相器的反相输入端与所述第二场效应管的第二数据端连接，还作为所述位存储单元的第二输出端与所述位查找单元对应的另一控制端连接。 

5.根据权利要求1所述的位查找电路，其特征在于，所述位查找单元的数量为两个，每个位查找单元包括第七场效应管、第八场效应管和第九场效应管，所述第七场效应管、第八场效应管和第九场效应管为第一类型场效应管； 

所述第七场效应管的控制端与所述位存储单元的第二输出端连接，所述第七场效应管的第一数据端用于接收第一待查找二进制数，所述第七场效应管的第二数据端与所述第八场效应管的第一数据端连接，所述第八场效应管的控制端与所述位存储单元的第一输出端连接，所述第八场效应管的第二数据端用于接收反相第一待查找二进制数； 

所述第七场效应管的第二数据端还与所述第九场效应管的控制端连接，所述第九场效应管的第一数据端接地，所述第九场效应管的第二数据端作为所述位查找单元的输出端，用于输出查找结果。 

6.根据权利要求4所述的位查找电路，其特征在于，所述第一类型场效应管为n沟道场效应管，所述第二类型场效应管为p沟道场效应管。 

7.根据权利要求5所述的位查找电路，其特征在于，所述第一类型场效应管为n沟道场效应管。 

8.一种旁路转换缓冲器，包括可寻址存储器阵列、静态存储阵列及写信号生成电路，其特征在于，所述可寻址存储器阵列包括多个权利要求1-7任一所述的位查找电路。 

9.一种存储器，包括旁路转换缓冲器、高速缓冲存储器、存储器地址生成器和多个存储元，其中，所述旁路转换缓冲器接收所述存储器地址生成器发送的虚拟地址的高位，并将所述虚拟地址转化为物理地址，其特征在于，所述旁路转换缓冲器采用权利要求8所述的旁路转换缓冲器。 

10.一种微处理器，包括控制器、运算器和存储器，其特征在于，所述存储器采用权利要求9所述的存储器。 

Images