CN110580231A - 处理电路、缓冲器、存储器及处理器 - Google Patents
处理电路、缓冲器、存储器及处理器 Download PDFInfo
- Publication number
- CN110580231A CN110580231A CN201810589803.3A CN201810589803A CN110580231A CN 110580231 A CN110580231 A CN 110580231A CN 201810589803 A CN201810589803 A CN 201810589803A CN 110580231 A CN110580231 A CN 110580231A
- Authority
- CN
- China
- Prior art keywords
- data
- search
- lookup
- signal
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/10—Address translation
- G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System (AREA)
Abstract
本发明实施例提供了一种内容寻址存储器的处理电路、缓冲器、存储器以及处理器,涉及电路技术领域。该内容寻址存储器的处理电路,包括:内容寻址存储器和地址输出模块;其中,内容寻址存储器包括:锁存器和至少两个查找单元,每个查找单元中包括至少一个查找表电路,每个查找单元具有对应的控制信号;查找单元,用于接收锁存器输出的查找数据信号,依据控制信号,将查找数据信号携带的查数据与查找表电路中存储的待查找数据进行匹配,输出查找结果信号;地址输出模块,用于在查找单元输出的查找结果信号为查找匹配信号时,获取查找单元对应的虚拟地址,依据虚拟地址进行输出。本发明实施例能够提高提高内容寻址存储器的查找速度。
Description
技术领域
本发明涉及电路技术领域,特别是涉及一种处理电路、一种存储器、一种旁路转换缓冲器以及一种微处理器。
背景技术
随着微处理器技术的快速发展,微处理器在工业生产、航天航空及电子产品等领域有着广泛的应用。
微处理器的存储系统通常由存储器地址生成器、旁路转换缓冲器(Translationlookaside buffer,TLB)、高速缓存存储器、标志位比较模块和访存队列模块组成。其中,TLB处于微处理器的关键访存路径上,直接影响微处理器访存的速度。TLB中的查找表功能是通过内容寻址存储器(Content Addressable Memory,CAM)电路实现的。
CAM通常包括查找阵列,并可通过查找阵列中的各个查找单元(Entry)存储待查找数据。现有CAM在工作的每个周期内允许至多一操作有效,如每个周期进行写操作或者查找操作。由于查找操作的查数据是要与查找阵列中所有Entry存储的待查找数据进行比较,所以在查找之前每个Entry中存储的待查找数据必须是确定的。因此,在查找阵列包含n个Entry的情况下,现有CAM在查找之前至少有n个周期是在进行写操作,即在将待查找数据存储到查找阵列中之后,才可以进行查找操作,影响了查找速度。n为整数。
发明内容
鉴于上述问题,提出了本发明实施例以便提供一种克服上述问题或者至少部分地解决上述问题的一种处理电路,以提高CAM的查找速度。
相应的,本发明实施例还提供了一种存储器、一种旁路转换缓冲器以及一种微处理器,用以保证上述电路的实现及应用。
为了解决上述问题,本发明实施例公开了一种内容寻址存储器的处理电路,包括:内容寻址存储器和地址输出模块;
其中,所述内容寻址存储器包括:锁存器和至少两个查找单元,每个查找单元中包括至少一个查找表电路,每个查找单元具有对应的控制信号;
所述查找单元,用于接收所述锁存器输出的查找数据信号,依据所述控制信号,将所述查找数据信号携带的查数据与所述查找表电路中存储的待查找数据进行匹配,输出查找结果信号;
所述地址输出模块,用于在所述查找单元输出的查找结果信号为查找匹配信号时,获取所述查找单元对应的虚拟地址,依据所述虚拟地址进行输出。
可选地,所述至少两个查找单元以查找阵列的形式分布在所述内容寻址存储器中,所述内容寻址存储器包含至少两组查找阵列,每组查找阵列包括至少一个查找单元;
所述锁存器分别与所述内容寻址存储器中所包含的至少两组查找阵列相连接,用于对接收到的查找操作对应的查数据进行锁存,依据所述查数据生成查找数据信号,以及将所述查找数据信号分别传输给所述至少两组查找阵列,其中,所述查找数据信号包括正向查找信号和反向查找信号;
所述查找阵列,用于接收所述查找数据信号,触发各查找单元依据所述控制信号,将所述查找表电路中存储的待查找数据与所述查数据进行匹配,输出查找结果信号,其中,所述查找结果信号包括查找匹配信号和查找不匹配信号。
可选地,所述查找单元依据所述控制信号,将所述查找表电路中存储的待查找数据与所述查数据进行匹配,输出查找结果信号,包括:
所述查找单元在所述控制信号为预设的有效信号时,将所述查找表电路中存储的待查找数据与所述查数据进行比较;若所述待查找数据与所述查找数据相同,则输出查找匹配信号;否则,输出查找不匹配信号。
可选地,还包括:检测模块;所述检测模块与所述内容寻址存储器中各查找单元相连接,用于检测所述所述查找单元中的查找表电路是否存储有待查找数据;若查找表电路未存储有待查找数据,则将所述查找单元对应的控制信号设置为非有效信号。
可选地,还包括寄存器;所述寄存器与所述内容寻址存储器中的各查找单元相连接,用于存储所述各查找单元对应的控制信号,所述控制信号在所述查找单元的查找表电路中存储有待查找数据时为有效信号,否则为无效信号。
可选地,所述锁存器,还用于对接收到的写操作对应的待查找数据进行锁存,依据所述待查找数据生成写数据信号,以及将所述写数据信号传输给对应的查找单元;
所述查找单元,用于依据所述写数据信号,将所述待查找数据写入到查找表电路中,并触发所述控制信号设置为有效信号。
可选地,所述锁存器包括第一锁存器和第二锁存器;
所述第一锁存器,用于在接收到查找操作时,对所述查找操作对应的查数据进行锁存,生成查找数据信号;
所述第二锁存器,用于在接收到写操作时,对所述写操作对应的待查找数据进行锁存,生成写数据信号。
可选地,所述地址输出模块,具体用于依据所述虚拟地址查找目标存储阵列;将所述目标存储阵列中存储的数据确定为物理地址;对所述物理地址进行输出。
本发明实施例还公开了一种旁路转换缓冲器,包含静态存储阵列和如上所述的内容寻址存储器的处理电路;其中,所述静态存储阵列与所述地址输出模块相连接,用于存储所述查找单元对应的虚拟地址。
本发明实施例还公开了一种存储器,包括:旁路转换缓冲器、高速缓冲存储器、存储器地址生成器,所述旁路转换缓冲器采用本发明实施例所述的旁路转换缓冲器。
本发明实施例还公开了一种微处理器,包括控制器、运算器和存储器,其特征在于,所述存储器采用本发明实施例所述的存储器。
本发明实施例包括以下优点:
本发明实施例可以依据查找单元对应的控制信号,将查找单元的查找表电路中存储的待查找数据与查找数据信号携带的查数据相匹配,从而可基于该控制信号将未写入待查找数据的查找单元关闭,不让未写入的查找单元进行查找操作,使得内容寻址存储器不用等查找阵列中所有查找单元写入之后再进行查找操作,极大地提高寻找虚拟地址的速度,进而可以提升寻找物理地址的速度,以及提高微处理器的访存速度。
附图说明
图1是一种查找单元的一个查找表电路的结构示意图;
图2是本发明实施例的一种内容寻址存储器的处理电路的结构示意图;
图3是本发明的一种内容寻址存储器的处理方法实施例的步骤流程图;
图4是本发明的一种内容寻址存储器的处理方法可选实施例的步骤流程图;
图5是本发明一个示例中的锁存器SIO与查找阵列之间的连接示意图;
图6是本发明一个示例中的写查操作同周期有效结构的示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图和具体实施方式对本发明作进一步详细的说明。
在现有CAM中,每个周期至多只有一操作有效。由于写操作和查操作都是同步操作,查操作的查数据需要在CAM的锁存器中锁存后,再提供给查找阵列的Entry作为输入。为了保证查找结果的有效性,在查找之前,查找阵列的每Entry中存储的待查找数据必须是确定的,查数据到来之后才可与这CAM的所有Entry中存储的待查找进行查找匹配。可见,现有CAM在查找操作之前需要进行写操作,将查找阵列中的所有Entry写入相应的待查找数据,然后再进行查找操作或读取操作,严重影响了寻找物理地址的速度。
需要说明的是,Entry可以包括一个或多个查找表电路,具体可以包含多位(Bit)存储待查找数据的存储结构及多bit查数据的查找结构。例如,Entry中1Bit存储待查找数据和查数据的查找结构,可以包括标准的6管静态随机存取存储器(Static Random AccessMemory,SRAM)单元和具体比较功能的比较单元。
如图1所示,SRAM单元可以是由图1中的金属—绝缘体—半导体(Metal-Oxide-Semiconductor,MOS)管M0、MOS管M1、反向器I0以及反向器I1组成的存储单元。比较功能可以由比较单元中的MOS管M2、MOS管M3以及MOS管M4实现的。
在写使能信号有效时,写字线wwl可以为高电平有效信号,并可以把需要存储的待查找数据送到写数据正向输入端wbl和写数据反向输入端nwbl,然后可以通过MOS管M0、MOS管M1,存储到由反向器I0和反向器I1组成的一对交叉耦合的反相器中。其中,写数据正向输入端wbl和写数据反向输入端nwbl可以为一对相反的信号输入端,是写入数据的端口。
在查数据到来之前,可以先将查找结果输出端ml预充为高电平。当查使能信号有效时,把查数据分别送到查数据正向输入端sbl和查数据反向输入端nsbl,与交叉耦合反相器中存储的待查找数据进行比较。其中,查数据正向输入端sbl和查数据反向输入端nsbl可以一对相反的信号输入端,是查找数据端口。
如果送到查数据正向输入端sbl的查数据和通过写数据正向输入端wbl存储的待查找数据一致,比如存储单元中的数据为1,即通过写数据正向输入端wbl写入到节点n1的数字信号为高电平信号“1”,并且通过写数据反向输入端nwbl写入节点n0的数字信号为低电平信号“0”,由图1中的连接关系知,此时MOS管M2管关断,MOS管M3导通。
当查数据为1时,查数据正向输入端sbl所输入的数字信号为高电平信号“1”,且查数据反向输入端nsbl所输入的数字信号为低电平信号“0”,节点n2被查数据反向输入端nsbl所输入的数字信号下拉至低电平信号“0”,使得MOS管M4被关断。可见,在待查找数据与查数据匹配(Match)的情况下,即Match时,不会产生从查找结果输出端ml到地gnd的通路。
当查数据为0时,查数据正向输入端sbl所输入的数字信号为低电平信号“0”,且查数据反向输入端nsbl所输入的数字信号为高电平信号“1”,节点n2被查数据反向输入端nsbl所输入的数字信号上拉至高电平信号“1”,使得MOS管M4打开,即在不匹配(Mismatch)的情况下,查找结果输出端ml通过MOS管M4到地gnd产生放电通路,被放电下拉至低电平信号“0”,然后可以将“查找不匹配”这个查找结果传递到下一级。
为了提高查找速度,本发明实施例提供一种内容寻址存储器的处理电路。如图2所示,本发明实施例中的处理电路可以包括:内容寻址存储器210和地址输出模块220。其中,内容寻址存储器210可以包括:锁存器211和至少两个查找单元212,每个查找单元212中包括至少一个查找表电路,每个查找单元具有对应的控制信号VAL。所述查找单元212,可以用于接收所述锁存器211输出的查找数据信号,依据所述控制信号VAL,将所述查找数据信号携带的查数据与所述查找表电路中存储的待查找数据进行匹配,输出查找结果信号。所述地址输出模块220,可以用于在所述查找单元212输出的查找结果信号为查找匹配信号时,获取所述查找单元对应的虚拟地址,依据所述虚拟地址进行输出。
可见,本发明实施例中的CAM的处理电路在查找时,可依据查找单元对应的控制信号,可以将该查找单元的查找表电路中存储的待查找数据与查找数据信号携带的查数据相匹配,从而可基于该控制信号将未写入待查找数据的查找单元关闭,不让未写入的查找单元进行查找操作,使得内容寻址存储器不用等查找阵列中所有查找单元写入之后再进行查找操作,进而极大地提高寻找虚拟地址的速度。
参照图3,示出了本发明的一种内容寻址存储器的处理方法实施例的步骤流程图。该方法可以应用于CAM的处理电路中,具体可以包括如下步骤:
步骤301,依据锁存器输出的查找数据信号,获取内容寻址存储器中各查找单元对应的控制信号。
在具体实现中,在接收到查找操作时,可以通过CAM中的锁存器对该查找操作的查数据进行时钟锁存,产生该锁存器输出的查找数据信号。锁存器可以将该查找数据信号传输给CAM中的查找阵列,以依据查找数据信号在查找阵列中查找匹配的查找单元Entry。其中,查找阵列可以包括一个或多个查找单元,本发明实施对此不作限制。
本发明实施例中,在锁存器输出查找数据信号后,可针对该查找数据信号,获取CAM中各查找单元Entry对应的控制信号,以在查找时依据各查找单元Entry对应的控制信号分别确定各查找单元Entry是否已写入确定的待查找数据,从而可以在已写入待查找数据的查找单元Entry进行查找操作,而不让未写入待查找数据的查找单元Entry中进行查找操作,提高CAM整体的查找速度。
步骤302,依据控制信号,将各查找单元的查找表电路中存储的待查找数据与所述查找数据信号携带的查数据进行匹配,输出各查找单元的查找结果信号。
具体而言,在获取到某一查找单元Entry对应的控制信号后,可以通过检测该查找单元Entry对应的控制信号是否为预先设置的有效信号,以判断出该查找单元Entry中的查找表电路是否存储有预先写入的待查找数据。
当某一查找单元Entry对应的控制信号不是预先设置的有效信号时,如在查找单元Entry对应的控制信号为无效信号时,可以确定该查找单元Entry的查找表电路未存储有待查找数据,从而忽略该查找单元Entry的查找表电路,不让其进行查找操作,进而提高查找速度。
当某一查找单元Entry对应的控制信号为有效信号时,可以确定该查找单元Entry的查找表电路存储有待查找数据,进而可以将该查找单元Entry的查找表电路中存储的待查找数据与锁存器输出的查找数据信号所携带的查数据进行比较,以确定该查找单元Entry中存储的待查找数据是否与查数据相同。当该查找单元Entry的查找表电路存储的待查找数据与查数据不同时,即在查找到的查找单元Entry不是当前所需要查找的匹配Entry时,则输出该查找单元Entry的查找不匹配信号,即输出查找结果信号。若查找单元Entry的查找表电路中存储的待查找数据与查数据相同,即在查找单元Entry为当前所需要查找的匹配查找单元Entry时,则可以输出该查找单元Entry的查找匹配信号,即输出查找结果信号,然后可以执行步骤303。
需要说明的是,本发明实施例中的查找操作可以在多各查找单元Entry中同时进行的,从而提高查找效率。此外,本发明实施例可以通过分组查找,减小查数据的负载和版图走线。
步骤303,当查找单元的查找结果信号为查找匹配信号时,获取所述查找单元对应的虚拟地址,以及依据所述虚拟地址进行输出。
本发明实施例中,查找结果信号可以用于确定查找单元是否是当前所需要查找的匹配查找单元,可以包括查找匹配信号和查找不匹配信号。其中,查找匹配信号可以用于确定查找到与查数据对应匹配的查找单元。例如,在某一查找单元Entry为当前所需要查找的匹配查找单元时,可以产生该查找单元Entry的查找匹配信号,然后可以基于该查找匹配信号获取该查找单元Entry对应的虚拟地址。
随后,可以依据获取到的虚拟地址进行输出,完成虚拟地址的寻找。例如,在获取到虚拟地址后,可以通过该虚拟地址查找到对应的目标存储阵列,然后可以将查找到的目标存储阵列中的存储的数据确定为虚拟地址对应的物理地址,完成虚拟地址到物理地址之间的映射。
综上,本发明实施例可以依据查找单元对应的控制信号,将查找单元中所包含的查找表电路中存储的待查找数据与查找数据信号携带的查数据相比较,从而可采用该控制信号将未写入待查找数据的查找单元关闭,不让未写入的查找单元进行查找操作,使得内容寻址存储器不用等查找阵列中所有查找单元写入之后再进行查找操作,极大地提高寻找虚拟地址的速度,进而可以提升寻找物理地址的速度,以及提高微处理器的访存速度。
在具体实现中,在时钟信号和查使能信号有效的情况下,查数据被锁存器锁存后,可以去查找比较阵列中查找匹配Eentry。此时,查数据的负载可以为CAM中所有查找阵列的MOS管和线负载。其中,线负载的长度可以为查找阵列所包含的所有查找单元Eentry的高度和,如在CAM只有一个查找阵列,且这个查找阵列包含了n个查找单元Eentry的情况下,线负载的长度可以为这n个查找单元Entry的高度和。为了减少线负载,可选地,本发明实施例可以将CAM中的查找阵列分成两组或者多组,使得查数据可以同时在两组或多组的查找阵列中进行查找操作,从而减少了查数据负载,提高查找速度。
在本发明的一个可选实施例中,上述至少两个查找单元212可以以查找阵列的形式分布在所述内容寻址存储器210中,所述内容寻址存储器可以包含至少两组查找阵列,且每组查找阵列包括至少一个查找单元212。所述锁存器211分别与所述内容寻址存储器210中所包含的至少两组查找阵列相连接,用于对接收到的查找操作对应的查数据进行锁存,依据所述查数据生成查找数据信号,以及将所述查找数据信号分别传输给所述至少两组查找阵列,其中,所述查找数据信号包括正向查找信号和反向查找信号。所述查找阵列,用于接收所述查找数据信号,触发各查找单元212依据所述控制信号,将所述查找表电路中存储的待查找数据与所述查数据进行匹配,输出查找结果信号,其中,所述查找结果信号包括查找匹配信号和查找不匹配信号。
可选地的,CAM的处理方法在依据锁存器输出的查找数据信号,获取查找阵列中各查找单元的控制信号之前,还可以包括:依据锁存器锁存的查数据,生成至少两组查找数据信号,所述查找数据信号包括正向输出信号和反向输出信号;确定每一组查找数据信号对应的查找阵列,将所述查找数据信号传输给对应的查找阵列。
在本发明的一个可选实施例中,查找单元212依据所述控制信号,将所述查找表电路中存储的待查找数据与所述查数据进行匹配,输出查找结果信号,可以包括:所述查找单元212在所述控制信号为预设的有效信号时,将所述查找表电路中存储的待查找数据与所述查数据进行比较;若所述待查找数据与所述查找数据相同,则输出查找匹配信号;否则,输出查找不匹配信号。
具体而言,上述CAM的处理方法中,依据所述控制信号,将所述各查找单元的查找表电路中存储的待查找数据与所述查找数据信号携带的查数据进行匹配,可以包括:在每一组查找阵列中,检测各查找单元对应的控制信号是否为预设的有效信号;当查找单元对应的控制信号为有效信号时,将该查找单元中所包含的查找表电路中存储的待查找数据是否与所述查数据进行比较。当查找单元对应的控制信号不是有效信号时,可以关闭该查找单元,不让其进行查找操作,进而提高查找速度。
参照图4,示出了本发明的一种内容寻址存储器的处理方法可选实施例的步骤流程图,具体可以包括如下步骤:
步骤401,依据锁存器锁存的查数据,生成至少两组查找数据信号。
具体而言,在查找操作的查找数据被锁定器锁存后,锁定器可以针对锁存的查数据,生成至少两组查找数据信号,以便可以采用生成的至少两组查找数据信号进行查找操作。其中,查找数据信号可以用于携带查数据,具体可以包括正向输出信号和反向输出信号;正向输出信号可以是经过锁存器锁存后的查数据的正向输出信号,并且可以传输到查找阵列的查数据正向输入端sbl;反向输出信号可以是经过锁存器锁存后的查数据的反向输出信号,并且可以传输到查找阵列的查数据反向输入端nsbl。
需要说明的是,在查找周期内,正向输出信号和反向输出信号可以是反相数据信号,如在正向输出信号为高电平信号“1”时,反向输出信号可以为低电平信号“0”;而在正向输出信号为低电平信号“0”时,反向输出信号可以为高电平信号“1”。在查找结束后,正向输出信号和反向输出信号都可以置为低电平信号“0”。
步骤402,确定每一组查找数据信号对应的查找阵列,将所述查找数据信号传输给对应的查找阵列。
本发明实施例中,在锁存器生成至少两组查找数据信号后,可以基于锁存器的输出端所连接各查找阵列,确定出每一组查找数据信号对应的查找阵列,并可以通过该锁存器的输出端分别将各组查找数据信号传输给对应的查找阵列,以触发各组查找阵列中的查找单元分别依据查找数据信号进行查找匹配。
在本发明的一个可选实施例中,所述确定每一组查找数据信号对应的查找阵列之前,还可以包括:对内容寻址存储器中的查找单元进行划分,得到至少两组查找阵列,所述查找阵列包含至少一个查找单元。具体的,为了减少查找数据的负载,可以将内容寻址存储器中所包含的查找表电路分成至少两组查找阵列,使得内容寻址存储器可以在至少两组查找阵列中的查找单元进行查找匹配,从而减少了在进行查找操作时查数据的转化(Transition)时间。其中,锁存器生成的查找数据信号的组数可以与查找阵列的组数相同。
作为本发明的一个示例,在CAM中包含了n个查找单元Eentry的情况下,可以对这n个查找单元Eentry进行划分,得到两组查找阵列,如可以将CAM中的前n/2个查找单元Eentry划分为第一组查找阵列,将CAM中的后N/2个查找单元Eentry划分为第二组查找阵列。每一组查找阵列可以包含n/2个查找单元Eentry。在锁存器SIO生成两组查找数据信号后,可以将第一组查找阵列确定为两组查找数据信号中的一组查找数据信号对应的查找阵列,而将第二组查找阵列确定为另一组查找数据信号对应的查找阵列。如图5所示,在将第一查找阵列确定为锁存器SIO生成的第一组查找数据信号对应的查找阵列后,可以将第一组查找数据信号中的正向输出信号sbl0和反向输出信号nsbl0传输给第一组查找阵列,从而使得第一组查找数据信号中的正向输出信号sbl0和反向输出信号nsbl0可以在第一组查找阵列中进行查找匹配,即在CAM的前n/2个查找单元Eentry中进行查找匹配,减少了在进行查找操作时查数据的转化时间,直接提高查找速度;同理,可以将第二组查找数据信号中的正向输出信号sbl1和反向输出信号nsbl1传输给第二组查找阵列,使得第二组查找数据信号中的正向输出信号sbl1和反向输出信号nsbl1可以在CAM的后n/2个查找单元Eentry中进行查找匹配,进而提高查找到匹配Eentry的速度,即提升找到虚拟地址的速度。其中,第一组查找数据信号中的正向输出信号sbl0的值和第二查找数据信号中的正向输出信号sbl1的值相等;第一组查找数据信号中的反向输出信号nsbl0的值和第二查找数据信号中的反向输出信号nsbl1的值相等。
当然,也可以将CAM中的查找单元分成为其他组数的查找阵列,如可以分成三组或四组的查找阵列,本发明实施例对此不作限制。
步骤403,依据锁存器输出的查找数据信号,获取内容寻址存储器中各查找单元对应的控制信号。
步骤404,在每一组查找阵列中,检测各查找单元对应的控制信号是否为预设的有效信号。
具体而言,在将锁存器生成的各组查找数据信号传输到对应的查找阵列后,可以每一组查找阵列中,检测该组查找阵列中的每一个查找单元Eentry对应的控制信号是否为预设的有效信号,以确定是否需要将该查找单元Eentry的查找表电路中存储的待查找数据与当前所需要查找的查数据进行比较。若查找单元Entry对应的控制信号不是预设的有效信号,即在检测到查找单元Entry对应的控制信号为非有效信号时,则可以关闭该查找单元Entry,不让其进行查找操作,以提高查找速度。若查找单元Entry对应的控制信号为预设的有效信号,则可以确定该查找单元Entry存储有预先写入的待查找数据,然后执行步骤405。
步骤405,当查找单元对应的控制信号为有效信号时,将该查找单元中所包含的查找表电路中存储的待查找数据是否与所述查数据进行比较。
具体而言,在查找单元Entry对应的控制信号有效的情况下,可以将该查找单元Entry中存储的待查找数据与查找数据信号携带的查数据相比较,以确定该查找单元Entry中存储的待查找数据是否与查数据相同。若查找单元Entry存储的待查找数据与查数据不同,则可以确定该查找单元Entry不是该查找数据对应的匹配Eentry,输出查找不匹配信号。若查找表电路中存储的待查找数据与所述查数据相同,则可以将该查找单元Entry确定为该查找数据对应的匹配Eentry,输出查找匹配信号,然后执行步骤406。
步骤406,获取所述查找单元对应的虚拟地址。
步骤407,依据所述虚拟地址进行输出。
在本发明的一个可选实施例中,依据所述虚拟地址进行输出,可以包括:依据所述虚拟地址查找目标存储阵列;将所述目标存储阵列中存储的数据确定为物理地址;对所述物理地址进行输出。
在本发明实施例中,地址输出模块220,具体可以用于依据所述虚拟地址查找目标存储阵列;将所述目标存储阵列中存储的数据确定为物理地址;对所述物理地址进行输出。具体而言,在将锁存器输出的查找数据信号分为两组或多组后,CAM可以依据分成的两组或多组查找数据信号分别将查数据与查找阵列中的各查找单元Entry内存储的数据进行比较,从而找到与查数据匹配的这一查找单元Entry,然后可以将这查找单元Entry对应的地址确定为虚拟地址,从而可以触发地址输出模块220依据该虚拟地址在预先设定的静态存储阵列进行查找。地址输出模块220可以在静态存储阵列中查找到该虚拟地址对应的存储阵列,并可以将查找找到的存储阵列确定为目标存储阵列,以将目标存储阵列中存储的数据确定为对应的物理地址,随后可以将该物理地址输出给微处理器,使得微处理器可以依据该物理地址进行数据处理。
在CAM的操作中,所有操作都可以是同步操作,这些操作的数据都可以通过锁存器进行锁存。为了解决现有技术在写完CAM中所有查找单元Entry再进行查找导致寻找物理地址的速度慢的问题,本发明实施例可以通过锁相器对查找操作的查数据和写操作所需要写入的待存储数据进行同步锁存,使得CAM中查找阵列可以允许同周期内进行写操作和查操作,从而使得CAM不用等到所有查找单元Entry存储的待查找数据写入之后再进行查找匹配,进而提高寻找虚拟地址的速度。
在本发明的一个可选实施例中,所述锁存器,还用于对接收到的写操作对应的待查找数据进行锁存,依据所述待查找数据生成写数据信号,以及将所述写数据信号传输给对应的查找单元;所述查找单元,用于依据所述写数据信号,将所述待查找数据写入到查找表电路中,并触发所述控制信号设置为有效信号。具体而言,在接收到写操作时,可以通过CAM中的锁存器对该写找操作所需要写入的待查找数据进行时钟锁存,产生锁存器输出的写数据信号。其中,写数据信号可以携带有需要写入的待查找数据。随后,锁存器可将该写数据信号传输给CAM中的查找阵列,以将该写数据信号中携带的待查找数据写入到查找阵列的查找单元Entry中。
需要说明的是,当使用同一个锁存器对查找操作的查数据和需要写入的待查找数据进行锁存时,可以采用串行方式执行查找操作和写操作;当使用不同的锁存器对查数据和需要写入的待查找数据进行锁存时,如在使用两个锁存器分别对查数据和需要写入的待查找数据进行锁存时,可以采用并行方式执行查找操作和写操作,本发明实施例对此不作具体限制。
在本发明实施例中,可选的,CAM的处理电路还可以包括寄存器。所述寄存器与所述内容寻址存储器中的各查找单元相连接,用于存储所述各查找单元对应的控制信号。所述控制信号在所述查找单元的查找表电路中存储有待查找数据时为有效信号,否则为无效信号。
上述内容寻址存储器的处理方法还可以包括:将所述锁存器输出的写数据信号传输给所述查找阵列,所述写数据信号携带有待查找数据;触发所述查找阵列将所述待查找数据写入到查找单元Entry中,并将所述查找单元Entry对应的控制信号设置为有效信号。具体的,在查找阵列接收到写数据信号后,可以依据该写数据信号将其所携带的待查找数据存储到查找单元Entry的存储结构中。在查找单元Entry存储了待查找数据后,可以触发寄存器将该查找单元Entry对应的控制信号设置为有效信号,以便在后续查找时可以依据该信号确定查找单元Entry已存储有待查找数据。
在本发明的一个可选实施例中,内容寻址存储器的处理电路还可以包括:检测模块。所述检测模块与所述内容寻址存储器中各查找单元相连接,用于检测查找单元中的查找表电路是否存储有待查找数据;若查找表电路未存储有待查找数据,则将所述查找单元对应的控制信号设置为非有效信号。
在具体实现中,检测模块可以检测内容寻址存储的查找阵列中的各查找单元Entry是否存储有已写入的待查找数据;当某一个查找单元Entry未存储有待查找数据,如在查找单元Entry未写入待查找数据时,可以将该查找单元Entry对应的控制信号设置为非有效信号,以通过该非有效信号关闭该查找单元Entry,禁止其进行查找操作;当某一查找单元Entry存储有待查找数据时,即在查找单元Entry已写入待查找数据的情况下,可将该查找单元Entry对应的控制信号设置为有效信号,以依据该有效信号在该查找单元Entry中进行查找匹配。
可见,本发明实施例在某查找单元Entry未写入之前,在查找时可以用此查找单元Entry对应的控制信号,把此查找单元Entry关掉,不让其进行查找操作,从而使得CAM的查找操作不用等到查找阵列中所有查找单元Entry都写入之后再进行查找匹配,极大地提高寻找虚拟地址的速度。
此外,本发明实施例中的查找阵列允许同周期内同时进行写操作和查操作。在一种可选实施方式中,锁存器可以包括第一锁存器和第二锁存器。其中,第一锁存器,用于在接收到查找操作时,对所述查找操作对应的查数据进行锁存,生成查找数据信号;所述第二锁存器,用于在接收到写操作时,对所述写操作对应的待查找数据进行锁存,生成写数据信号。
本发明实施例提供的方法还可以包括:在接收到查找操作时,通过所述第一锁存器对所述查找操作对应的查数据进行锁存;当接收到写操作时,通过所述第二锁存器对所述写操作对应的待查找数据进行锁存,生成写数据信号。
在具体实现中,查找操作对应的查数据和写操作对应的写数据都可以通过时钟同步锁存。其中,写操作对应的写数据可以包括需要写入的待查找数据。当CAM接收到查找操作时,可以采用第一锁存器对查找操作对应的查数据进行锁存,生成至少两组查找数据信号,并可通过第一锁存器将生成的至少两组查找数据信号传输给CAM的查找阵列,以在查找阵列的查找表电路中Entry中进行查找匹配。当接收到的写操作时,可以采用第二锁存器对写操作对应的待查找数据进行锁存,生成一组或多组写数据信号,并可通过第二锁存器将生成的写数据信号传输给CAM的查找阵列,以将该写数据信号携带的待查找数据写入到查找阵列的查找表电路中。
作为本发明的一个示例,如图6所示,锁存器可以包括第一锁存器SIO和第二锁存器WIO。第一锁存器SIO可以用于对查找操作对应的查数据进行锁存,生成两组查找数据信号。其中,第一组查找数据信号中的正向输出信号sbl0和反向输出信号nsbl0,可以传输给前n/2查找单元Eentry所组成的第一组查找阵列中,以在第一组查找阵列中进行查找操作;第二组查找数据信号中的正向输出信号sbl1和反向输出信号nsbl1,可以传输给后n/2查找单元Eentry所组成的第二组查找阵列中,以在第二组查找阵列中进行查找操作。第二锁存器WIO可以用于对写操作对应待写入的待查找数据进行锁存,生成一组写数据信号。该组写数据信号中的正向输入信号wbl和反向输入信号nwbl,可以传输给第一组查找阵列和第二组查找阵列,以在这两组查找阵列中的任一查找表电路中写入当前所需要写入的待查找数据。
其中,图6中所示的T1~Tn可以用于表示n个时钟周期。每个时钟周期内可以往一查找单元Entry中写入待查找数据,同时可以在查找阵列的另一查找单元Entry中进行查找操作,即图6中所述的查找阵列可以允许同周期内同时进行写查操作。n为整数。
图6中所示的VAL0~VAL(n-1)可以用于表示n个查找单元Entry对应的控制信号,如VAL0可以用于表示CAM中的第一个查找单元Entry对应的控制信号,VAL1可以用于表示CAM中的第二个查找单元Entry对应的控制信号,VAL2可以用于表示CAM中的第三个查找单元Entry对应的控制信号……,如此类推,VAL(n-1)可以用于表示CAM中的第n个查找单元Entry对应的控制信号。
本示例中,某个查找单元Entry未写入之前,在查找时可以用此查找单元Entry对应的控制信号把该查找单元Entry关掉,不让其进行查找操作。这样,查找操作就不用等到查找阵列中所有查找单元Entry都写入之后再进行查找操作,极大地提高寻找虚拟地址的速度。例如,可以通过写入某一个查找单元Entry对应的控制信号,将这个查找单元Entry对应的控制信号设置为无效信号,就可以将该查找单元Entry关掉,从而可以不用等到这个查找单元Entry的待查找数据写入之后再让查数据与其进行查找匹配,可以省掉很多只进行写操作的周期,进而能够提高寻找虚拟地址的速度。
综上,本发明实施例可以将CAM中n个查找表电路分为至少两组查找阵列,以在至少两组查找阵列中进行并行查找,使得查数据的线负载至少减少一半;并且,CAM的版图上走线短,其转换开销会小很多,从而可以得到提升寻找虚拟地址的速度,进而可以提升虚拟地址映射到物理地址的速度,解决了相关技术中查找速度较慢和工作进程相对冗余的问题,达到了较快得到物理地址的技术效果,以及可以缓解由于查找速度慢造成的访存的瓶颈问题,降低了访存开销。
进一步的,本发明实施例可在不影响CAM查找速度的基础上,将查找阵列的电路扩为允许同周期进行写查找操作,即在一个时钟周期内可以既可以把待查找数据存入查找阵列中,又可以通过查找比较得到的虚拟地址映射出物理地址,解决了由于电路工作模式的局限性造成每个周期只能进行一种操作,严重影响寻找物理地址速度的问题提高寻址速度;以及,未被存入待查找数据的查找表电路可以控制信号关掉,禁止其进行查找操作,从而可以在整个工作路径上要节省很多只允许进行写操作的周期,极大地提升查找到虚拟地址的速度,进而可以提升寻址到对应物理地址的速度,进一步缓解访存的瓶颈问题,降低访存开销。
需要说明的是,对于方法实施例,为了简单描述,故将其都表述为一系列的动作组合,但是本领域技术人员应该知悉,本发明实施例并不受所描述的动作顺序的限制,因为依据本发明实施例,某些步骤可以采用其他顺序或者同时进行。其次,本领域技术人员也应该知悉,说明书中所描述的实施例均属于优选实施例,所涉及的动作并不一定是本发明实施例所必须的。
本发明实施例还提供了一种旁路转换缓冲器,包含静态存储阵列和如上述实施所述的内容寻址存储器的处理电路。其中,所述静态存储阵列与所述地址输出模块相连接,用于存储所述查找单元对应的虚拟地址。
作为本发明的一个示例,旁路转换缓冲器可以包括:静态存储阵列、写信号生成电路以及上述实施例所提及的内容寻址存储器的处理电路。其中,内容寻址存储器的处理电路可以分别与静态存储阵列及写信号生成电路相连,用于将查找到地址的命中信号分别发送给静态存储阵列及写信号生成电路,以使静态存储阵列读出物理地址。具体的,内容寻址存储器的处理电路可包括内容寻址存储器和地址输出模块。该内容寻址存储器可以包括:一个或多个锁存器和至少两个查找单元,每个查找单元中包括至少一个查找表电路,每个查找单元具有对应的控制信号。其中,查找单元接收锁存器输出的查找数据信号,且可以依据所述控制信号,将所述查找数据信号携带的查数据与所述查找表电路中存储的待查找数据进行匹配,输出查找结果信号。在查找单元输出的查找结果信号为查找匹配信号时,所述地址输出模块可获取所述查找单元对应的虚拟地址,依据所述虚拟地址触发晶体存储阵列读出对应的物理地址。静态存储阵列及写信号生成电路可采用现有技术中常用的器件,或由本领域技术人员设计实现,可寻址存储器阵列与其它器件的具体连接方式可以采用本领域技术人员常用的技术方案来实现。采用上述旁路转换缓冲器,能够提高二进制数查找的速度,进而提高微处理器访问存储器的速度。
本发明实施例还提供了一种存储器,可包括:旁路转换缓冲器、高速缓冲存储器、存储器地址生成器;并且,该旁路转换缓冲器采用上述实施例所述的旁路转换缓冲器。
一个可选示例中,存储器可以包括:旁路转换缓冲器、高速缓存存储器、存储器地址生成器和多个存储元。其中,所述旁路转换缓冲器可以与存储器地址生成器相连,用于接收所述存储器地址生成器发送的虚拟地址的高位,并将虚拟地址转化为物理地址。该旁路转换缓冲器可以包括:内容寻址存储器,如可以包括:可寻址存储器阵列、静态存储阵列及写信号生成电路,其中的可寻址存储器阵列可采用上述实施例所提及的内容寻址存储器。
在本示例中,存储器还可以包括标志位比较(Tag Compare,TAGCMP)模块和访存队列模块。具体的,旁路转换缓冲器和高速缓冲存储器可以与多个存储元连接,接收存储的数据。存储器地址生成器还可以与高速缓冲存储器相连,主要执行地址加法,形成虚拟地址,并可以将虚拟地址的高位和低位分别送到旁路转换缓冲器和高速缓冲存储器。旁路转换缓冲器可以将得到的虚拟地址转化为物理地址,高速缓冲存储器可以根据得到的虚拟地址的低位索引对应的数据及其物理地址。TAGCMP模块可以分别与旁路转换缓冲器、高速缓冲存储器和访存队列模块排队相连,并可以将旁路转换缓冲器和高速缓冲存储器得到的物理地址进行比较,确定高速缓冲存储器是否命中。若高速缓冲存储器中缺失物理地址,则可以从二级高速缓冲存储器或内存读取相应的数据,否则读写高速缓冲存储器的操作将进入访存队列模块排队,等待执行。采用上述实施例提供的存储器,能够提高二进制位查找的速度,进而提高微处理器访问存储器的速度。
本发明实施例还提供一种微处理器,可以包括控制器、运算器和存储器,其中存储器采用上述实施例所提供的存储器。控制器分别与运算器和存储器相连,用于从存储器中读取程序和数据,控制运算器进行数据运算和分析,然后将处理后的结果再写入存储器中。采用本实施例所提供的微处理器,提高了对二进制位查找的速度,进而提高了存储器进行访问的速度,大大提高了微处理器的性能。
本说明书中的各个实施例均采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似的部分互相参见即可。
本领域内的技术人员应明白,本发明实施例的实施例可提供为方法、装置、或计算机程序产品。因此,本发明实施例可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且,本发明实施例可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本发明实施例是参照根据本发明实施例的方法、终端设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理终端设备的处理器以产生一个机器,使得通过计算机或其他可编程数据处理终端设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理终端设备以预测方式工作的计算机可读存储器中,使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品,该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理终端设备上,使得在计算机或其他可编程终端设备上执行一系列操作步骤以产生计算机实现的处理,从而在计算机或其他可编程终端设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
尽管已描述了本发明实施例的优选实施例,但本领域内的技术人员一旦得知了基本创造性概念,则可对这些实施例做出另外的变更和修改。所以,所附权利要求意欲解释为包括优选实施例以及落入本发明实施例范围的所有变更和修改。
最后,还需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者终端设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者终端设备中还存在另外的相同要素。
以上对本发明所提供的一种内容寻址存储器的处理电路、一种旁路转换缓冲器、一种存储器以及一种微处理器,进行了详细介绍,本文中应用了具体个例对本发明的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本发明的方法及其核心思想;同时,对于本领域的一般技术人员,依据本发明的思想,在具体实施方式及应用范围上均会有改变之处,综上所述,本说明书内容不应理解为对本发明的限制。
Claims (11)
1.一种处理电路,其特征在于,包括:内容寻址存储器和地址输出模块;
其中,所述内容寻址存储器包括:锁存器和至少两个查找单元,每个查找单元中包括至少一个查找表电路,每个查找单元具有对应的控制信号;
所述查找单元,用于接收所述锁存器输出的查找数据信号,依据所述控制信号,将所述查找数据信号携带的查数据与所述查找表电路中存储的待查找数据进行匹配,输出查找结果信号;
所述地址输出模块,用于在所述查找单元输出的查找结果信号为查找匹配信号时,获取所述查找单元对应的虚拟地址,依据所述虚拟地址进行输出。
2.根据权利要求1所述的电路,其特征在于,所述至少两个查找单元以查找阵列的形式分布在所述内容寻址存储器中,所述内容寻址存储器包含至少两组查找阵列,每组查找阵列包括至少一个查找单元;
所述锁存器分别与所述内容寻址存储器中所包含的至少两组查找阵列相连接,用于对接收到的查找操作对应的查数据进行锁存,依据所述查数据生成查找数据信号,以及将所述查找数据信号分别传输给所述至少两组查找阵列,其中,所述查找数据信号包括正向查找信号和反向查找信号;
所述查找阵列,用于接收所述查找数据信号,触发各查找单元依据所述控制信号,将所述查找表电路中存储的待查找数据与所述查数据进行匹配,输出查找结果信号,其中,所述查找结果信号包括查找匹配信号和查找不匹配信号。
3.根据权利要求1或2所述的电路,其特征在于,所述查找单元依据所述控制信号,将所述查找表电路中存储的待查找数据与所述查数据进行匹配,输出查找结果信号,包括:
所述查找单元在所述控制信号为预设的有效信号时,将所述查找表电路中存储的待查找数据与所述查数据进行比较;若所述待查找数据与所述查找数据相同,则输出查找匹配信号;否则,输出查找不匹配信号。
4.根据权利要求1或2所述的电路,其特征在于,还包括:检测模块;
所述检测模块与所述内容寻址存储器中各查找单元相连接,用于检测所述查找单元中的查找表电路是否存储有待查找数据;若查找表电路未存储有待查找数据,则将所述查找单元对应的控制信号设置为非有效信号。
5.根据权利要求1-4任一所述的电路,其特征在于,还包括寄存器;
所述寄存器与所述内容寻址存储器中的各查找单元相连接,用于存储所述各查找单元对应的控制信号,所述控制信号在所述查找单元的查找表电路中存储有待查找数据时为有效信号,否则为无效信号。
6.根据权利要求1-4任一所述的电路,其特征在于,所述锁存器,还用于对接收到的写操作对应的待查找数据进行锁存,依据所述待查找数据生成写数据信号,以及将所述写数据信号传输给对应的查找单元;
所述查找单元,用于依据所述写数据信号,将所述待查找数据写入到查找表电路中,并触发所述控制信号设置为有效信号。
7.根据权利要求5所述的电路,其特征在于,所述锁存器包括第一锁存器和第二锁存器;
所述第一锁存器,用于在接收到查找操作时,对所述查找操作对应的查数据进行锁存,生成查找数据信号;
所述第二锁存器,用于在接收到写操作时,对所述写操作对应的待查找数据进行锁存,生成写数据信号。
8.根据权利要求1至4任一所述的电路,其特征在于,所述地址输出模块,具体用于依据所述虚拟地址查找目标存储阵列;将所述目标存储阵列中存储的数据确定为物理地址;对所述物理地址进行输出。
9.一种旁路转换缓冲器,其特征在于,包含静态存储阵列和如权利要求1-8任一所述的内容寻址存储器的处理电路;其中,所述静态存储阵列与所述地址输出模块相连接,用于存储所述查找单元对应的虚拟地址。
10.一种存储器,包括:旁路转换缓冲器、高速缓冲存储器、存储器地址生成器,其特征在于,所述旁路转换缓冲器采用如权利要求8所述的旁路转换缓冲器。
11.一种微处理器,包括控制器、运算器和存储器,其特征在于,所述存储器采用权利要求10所述的存储器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810589803.3A CN110580231B (zh) | 2018-06-08 | 2018-06-08 | 处理电路、缓冲器、存储器及处理器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810589803.3A CN110580231B (zh) | 2018-06-08 | 2018-06-08 | 处理电路、缓冲器、存储器及处理器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110580231A true CN110580231A (zh) | 2019-12-17 |
CN110580231B CN110580231B (zh) | 2022-03-25 |
Family
ID=68809136
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810589803.3A Active CN110580231B (zh) | 2018-06-08 | 2018-06-08 | 处理电路、缓冲器、存储器及处理器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110580231B (zh) |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101030438A (zh) * | 1999-07-12 | 2007-09-05 | 莫塞德技术公司 | 内容可寻址存储器中多重匹配检测的电路和方法 |
CN101194245A (zh) * | 2005-03-02 | 2008-06-04 | 思科技术公司 | 具有宽寄存器组体系结构的分组处理器 |
US7657703B1 (en) * | 2004-10-29 | 2010-02-02 | Foundry Networks, Inc. | Double density content addressable memory (CAM) lookup scheme |
CN102792263A (zh) * | 2010-03-19 | 2012-11-21 | 高通股份有限公司 | 用于内容可寻址存储器中的地址总和比较的方法和设备 |
CN102937969A (zh) * | 2012-10-12 | 2013-02-20 | 浪潮电子信息产业股份有限公司 | 一种快速搜索cam的方法 |
CN103226971A (zh) * | 2013-03-21 | 2013-07-31 | 苏州宽温电子科技有限公司 | 一种防止数据破坏的cam快速回写机制 |
US20140032831A1 (en) * | 2012-07-27 | 2014-01-30 | International Business Machines Corporation | Multi-updatable least recently used mechanism |
CN203465714U (zh) * | 2013-06-26 | 2014-03-05 | 龙芯中科技术有限公司 | 位查找电路、旁路转换缓冲器、存储器及微处理器 |
CN103744640A (zh) * | 2014-01-15 | 2014-04-23 | 龙芯中科技术有限公司 | 位查找电路、cam、tlb、存储器及微处理器 |
CN104252333A (zh) * | 2013-06-26 | 2014-12-31 | 龙芯中科技术有限公司 | 带掩码位查找电路、旁路转换缓冲器、存储器及微处理器 |
US9627063B2 (en) * | 2013-11-05 | 2017-04-18 | Cisco Technology, Inc. | Ternary content addressable memory utilizing common masks and hash lookups |
-
2018
- 2018-06-08 CN CN201810589803.3A patent/CN110580231B/zh active Active
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101030438A (zh) * | 1999-07-12 | 2007-09-05 | 莫塞德技术公司 | 内容可寻址存储器中多重匹配检测的电路和方法 |
US7657703B1 (en) * | 2004-10-29 | 2010-02-02 | Foundry Networks, Inc. | Double density content addressable memory (CAM) lookup scheme |
CN101194245A (zh) * | 2005-03-02 | 2008-06-04 | 思科技术公司 | 具有宽寄存器组体系结构的分组处理器 |
CN102792263A (zh) * | 2010-03-19 | 2012-11-21 | 高通股份有限公司 | 用于内容可寻址存储器中的地址总和比较的方法和设备 |
US20140032831A1 (en) * | 2012-07-27 | 2014-01-30 | International Business Machines Corporation | Multi-updatable least recently used mechanism |
CN102937969A (zh) * | 2012-10-12 | 2013-02-20 | 浪潮电子信息产业股份有限公司 | 一种快速搜索cam的方法 |
CN103226971A (zh) * | 2013-03-21 | 2013-07-31 | 苏州宽温电子科技有限公司 | 一种防止数据破坏的cam快速回写机制 |
CN203465714U (zh) * | 2013-06-26 | 2014-03-05 | 龙芯中科技术有限公司 | 位查找电路、旁路转换缓冲器、存储器及微处理器 |
CN104252333A (zh) * | 2013-06-26 | 2014-12-31 | 龙芯中科技术有限公司 | 带掩码位查找电路、旁路转换缓冲器、存储器及微处理器 |
US9627063B2 (en) * | 2013-11-05 | 2017-04-18 | Cisco Technology, Inc. | Ternary content addressable memory utilizing common masks and hash lookups |
CN103744640A (zh) * | 2014-01-15 | 2014-04-23 | 龙芯中科技术有限公司 | 位查找电路、cam、tlb、存储器及微处理器 |
Non-Patent Citations (3)
Title |
---|
SHAFAATUNNUR HASAN ET AL.: "Faster Convergence of BP Network with Hybridization of Improved Cost Function and Control Memory Adaptation", 《 2010 FOURTH ASIA INTERNATIONAL CONFERENCE ON MATHEMATICAL/ANALYTICAL MODELLING AND COMPUTER SIMULATION》 * |
李传鸿: "MCS-51汇编语言中对 SFR 单元直接寻址和寄存器寻址的区别和使用原则", 《牡丹江师范学院学报(自然科学版)》 * |
马金明: "《数字系统与逻辑设计》", 28 February 2007 * |
Also Published As
Publication number | Publication date |
---|---|
CN110580231B (zh) | 2022-03-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6392910B1 (en) | Priority encoder with multiple match function for content addressable memories and methods for implementing the same | |
US5617348A (en) | Low power data translation circuit and method of operation | |
US11182304B2 (en) | Memory array page table walk | |
US20070168777A1 (en) | Error detection and correction in a CAM | |
RU2414014C2 (ru) | Способ и устройство для уменьшения потребляемой мощности в ассоциативной памяти | |
US6415374B1 (en) | System and method for supporting sequential burst counts in double data rate (DDR) synchronous dynamic random access memories (SDRAM) | |
US6581140B1 (en) | Method and apparatus for improving access time in set-associative cache systems | |
KR100215183B1 (ko) | 데이타 처리 시스템용 내용 어드레싱가능 메모리 | |
US5130692A (en) | Improved data comparator for comparing plural-bit data at higher speed | |
JP3792520B2 (ja) | セルフタイム式tlbのメモリアクセス方法 | |
US8924835B2 (en) | Content addressable memory continuous error detection with interleave parity | |
US7155565B2 (en) | Automatic learning in a CAM | |
CN110580231B (zh) | 处理电路、缓冲器、存储器及处理器 | |
US8369120B2 (en) | Methods and apparatus for sum of address compare write recode and compare reduction | |
JPH0863975A (ja) | スタティックramおよびこのスタティックramを有する処理装置 | |
JPH0362243A (ja) | 情報処理システムにおいてメモリアクセスを速くする装置 | |
KR910007029B1 (ko) | 어드레스 변환장치 | |
CN109564543B (zh) | 用于多线程式模式中的功率降低的方法和装置 | |
JPH05198186A (ja) | 連想メモリシステム | |
US6809944B2 (en) | CAM with automatic next free address pointer | |
Devi et al. | Low Energy Asynchronous CAM Based On Reordered Overlapped Search Mechanism | |
JP2728434B2 (ja) | アドレス変換装置 | |
US7185170B2 (en) | Data processing system having translation lookaside buffer valid bits with lock and method therefor | |
JP3672695B2 (ja) | 半導体記憶装置、マイクロコンピュータ、及びデータ処理装置 | |
US7751219B2 (en) | Three port content addressable memory |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
CB02 | Change of applicant information |
Address after: 100095 Building 2, Longxin Industrial Park, Zhongguancun environmental protection technology demonstration park, Haidian District, Beijing Applicant after: Loongson Zhongke Technology Co.,Ltd. Address before: 100095 Building 2, Longxin Industrial Park, Zhongguancun environmental protection technology demonstration park, Haidian District, Beijing Applicant before: LOONGSON TECHNOLOGY Corp.,Ltd. |
|
CB02 | Change of applicant information | ||
GR01 | Patent grant | ||
GR01 | Patent grant |