CN103744094A - 基于复杂可编程逻辑器件的组合导航系统时序差测量模块 - Google Patents

Abstract

基于复杂可编程逻辑器件的组合导航系统时序差测量模块，其特征在于，包括测量起止控制与循环复位电路、GPS与INS时序偏差测量电路和GPS与COMPASS时序偏差测量电路；针对多传感器组合导航定位的数据融合提出，能实现各传感器已独立设计的GPS/INS/COMPASS组合导航系统GPS和INS、COMPASS导航数据时间间隔的精确测量，降低对导航计算机的资源占用，增强测量的高效性和可靠性。通过选用复杂可编程逻辑器件进行电路设计，延迟小、精度高，并可针对测量对象的数量、特性快速设计和修改电路，灵活性强，便捷性高。

Description

基于复杂可编程逻辑器件的组合导航系统时序差测量模块

技术领域

本发明涉及导航系统时序差测量模块，尤其是基于复杂可编程逻辑器件组合的导航系统时序差测量模块。 

背景技术

近年来全球定位系统，即GPS（Global Positioning System）在车辆导航领域得到了广泛的应用，但是在城市中高楼、隧道等交通环境下，GPS信号时常会被遮挡而导致定位失效。通常利用惯性导航系统，即INS（Inertial Navigation System）、电子罗盘（COMPASS）等传感器对GPS导航进行补偿以提高定位精度。GPS/INS/COMPASS多传感器组合导航的一个关键问题是实现导航信息的融合，而为了保证融合的有效性，必须确保用于融合的导航数据在融合时间点上是同步的。只有解决了不同导航子系统之间的实时数据同步问题，组合导航的设计才有实际意义。 

目前针对GPS/INS导航数据的同步，有软件实现、硬件实现和软硬件实现法。软件实现方法共同优点是不需要专门的硬件，节约成本，如将时间同步误差作为卡尔曼滤波器的状态变量对其进行滤波估计，但这种方法不仅增加了滤波计算量，而且精度有限。硬件实现方法主要针对以数字信号处理器，即DSP（Digital Signal Processor）为核心组成的微型惯性测量组合，即MIMU（Miniature Inertial Measurement Unit）和GPS组合导航系统，将MIMU数据采集子系统、GPS接收机输出数据采集子系统和DSP导航算法处理子系统三部分在硬件上进行一体化设计，在内部采集电路上实现数据同步，该方法精度较高，但需对INS电路进行修改或设计专门的INS，对已经独立设计封装的GPS、INS则不适用。 

针对上述两种实现方式的不足，软硬件结合的方法得到研究，其基本原理是测出传感器之间的时序偏差，再利用同步外推算法实现数据的同步，该方法硬件要求不高而且能达到较高的精度。软硬件结合实现的关键前提是测出多传感器间的时序偏差。时序偏差的测量，目前有利用导航计算机进行中断控制以测量，具体为将GPS、INS信号进行放大隔离后引至导航计算机中断控制器，采用中断方式进行GPS、INS信号的采集及实现精确计时，测量过程中导航计算机对这三个中断的管理必须非常小心，且该方法在同步过程中需占用较多的中央处理器（Central Processing Unit,CPU）时间，不太适合目前主要以DSP为核心的组合导航系统。当传感器数量增加时，如GPS/INS/COMPASS组合导航系统，采用中断控制测量的难度将更大。 

通过上述分析可知，组合导航系统时序同步采用的软件和硬件方法存在各自的不 足，利用软硬件结合的方法可以改善软件测量的精度问题和硬件测量的复杂度问题，但测出传感器间时序偏差的方法存在着操作难度大、应用范围小等不足。设计一种电路简单、测量精确度高且占用计算机资源少的测量模块，成为了重要的研究方向。 

发明内容

发明目的：为了克服现有技术的不足，本发明提供基于复杂可编程逻辑器件组合的导航系统时序差测量模块，解决了现有技术中硬件结构复杂、操作难度大等问题。 

技术方案基于复杂可编程逻辑器件组合的导航系统时序差测量模块，其特征在于，包括测量起止控制与循环复位电路、GPS与INS时序偏差测量电路和GPS与COMPASS时序偏差测量电路； 

所述起止控制与循环复位电路包括14位同步计数器、第一异步清零边沿D触发器、一组与门和非门； 

起止控制与循环复位电路设有三个输入端和一个输出端，三个输入端分别是PPS信号输入端、电源电压VCC和时钟信号输入端；该起止控制与循环复位电路的输出端为第一异步清零边沿D触发器的数据输出端Q； 

在起止控制与循环复位电路中，PPS信号输入端接入第一异步清零边沿D触发器的时钟脉冲CP端；电源电压VCC和时钟信号输入端接入14位同步计数器；14位同步计数器的高位数据输出端通过与门后，一路接入第一异步清零边沿D触发器的清零端CLR，另一路再通过非门后接入第一异步清零边沿D触发器的数据输入端D； 

所述GPS与INS时序偏差测量电路包括7位同步计数器、7位锁存器、第二异步清零边沿D触发器和一组非门； 

GPS与INS时序偏差测量电路设有四个输入端和七个输出端；四个输入端分别是电源电压VCC、时钟信号输入、INS信号输入端和起止控制与循环复位电路的输出端；该GPS与INS时序偏差测量电路的输出端为7位锁存器的七个数据输出端； 

在GPS与INS时序偏差测量电路中，电源电压VCC和时钟信号输入接入7位同步计数器；INS信号输入端接入第二异步清零边沿D触发器的时钟脉冲CP端；起止控制与循环复位电路的输出端在GPS与INS时序偏差测量电路中分成三路，一路接入7位同步计数器、一路通过非门接入第二异步清零边沿D触发器的清零端CLR、另一路接入第二异步清零边沿D触发器的数据输入端D； 

7位同步计数器的七个输出端接入7位锁存器；第二异步清零边沿D触发器的数据输出端Q通过非门接入7位锁存器； 

所述GPS与COMPASS时序偏差测量电路包括：10位同步计数器、10位锁存器、第三异步清零边沿D触发器和一组非门； 

GPS与COMPASS时序偏差测量电路设有四个输入端和十个输出端；四个输入端分别是电源电压VCC、时钟信号输入、COMPASS信号输入端和起止控制与循环复位电路的输出端；该GPS与COMPASS时序偏差测量电路的输出端为10位锁存器的十个输出端； 

电源电压VCC和时钟信号输入接入10位同步计数器；COMPASS信号输入端接入第三异步清零边沿D触发器的时钟脉冲CP端；起止控制与循环复位电路的输出端在GPS与COMPASS时序偏差测量电路中分成三路，一路接入10位同步计数器、一路通过非门接入第三异步清零边沿D触发器的清零端CLR、另一路接入第三异步清零边沿D触发器的数据输入端D； 

10位同步计数器的十个输出端接入10位锁存器；第三异步清零边沿D触发器的数据输出端Q通过非门接入10位锁存器。 

14位同步计数器包括一组T触发器和一组二输入与门；其输出端中，12个高位数据输出端分别接入两个六输入与门，两个六输入与门的输出端接入一个二输入与门。7位同步计数器包括一组T触发器和一组二输入与门。10位同步计数器包括一组T触发器和一组二输入与门。选用复杂可编程逻辑器件电路设计方便，且精度高。 

有益效果： 

1、针对多传感器组合导航定位的数据融合提出，能实现各传感器已独立设计的GPS/INS/COMPASS组合导航系统GPS和INS、COMPASS导航数据时间间隔的精确测量，降低对导航计算机的资源占用，增强测量的高效性和可靠性。 

2、选用复杂可编程逻辑器件（CPLD）进行电路设计，运行速度快、延迟小、精度高、掉电后编程信息不会丢失，电路设计方便，可针对测量对象的数量、特性进行修改，灵活性强，便捷性高。 

附图说明

图1为设计流程图 

图2为总体电路结构图 

图3为7位同步计数器设计电路图 

图4为10位同步计数器设计电路图 

图5为14位同步计数器测量单元设计电路图 

图6为7位锁存器设计电路图 

图7为10位锁存器设计电路图 

图8为仿真结果局部图 

图9为仿真结果局部图 

图10为仿真结果局部图 

具体实施方式

下面结合附图对本发明做更进一步的解释。 

GPS/INS/COMPASS组合导航系统的各个子系统各自使用不同的时钟频率标准，若要将它们的数据在同一时刻配准，必须先将其统一到一个公共的时间参考系中。已知GPS的秒脉冲（1Pulse Per Second，即1PPS）和世界协调时（Coordinated Universal Time，即UTC）秒点对齐，并且GPS接收机严格的在每一个1PPS脉冲的边沿时刻进行一次伪距、GPS标准授时和定位等测量。因而，可将GPS的1PPS信号作为组合导航系统的时间同步基准。测出1PPS信号与INS、COMPASS之间时间间隔即测出GPS、INS、COMPASS导航数据时间间隔，进而实现系统时序的同步。 

为了测出1PPS信号与INS、COMPASS时间间隔，考虑到INS、COMPASS均不含同步脉冲，因此只能依据1PPS、INS、COMPASS信号特征进行分析。1PPS信号为周期为1秒且包含上升沿的数字信号，INS、COMPASS经串口输出的数据同样为数字信号，包含上升沿。因此，利用信号上升沿触发计数器开启计数功能，当1PPS信号上升沿到来时计数开始，在INS、COMPASS导航数据到来时分别将此时计数器的值锁存，将计数值读取即测出1PPS与INS、COMPASS之间时间间隔。 

由于处理的数据均为数字信号且对速度要求较高而逻辑资源量不是很大，结合复杂可编程逻辑器件（Complex Programmable Logic Device,CPLD）的优点，如门资源丰富、使用方便、速度快延迟小、断电时编程信息不丢失等，本发明采用CPLD设计数字电路以实现目标功能。 

设计流程图如图1所示，整体电路如图2所示下面给出具体设计步骤： 

整体电路连接如下：基于复杂可编程逻辑器件组合的导航系统时序差测量模块，其特征在于，包括测量起止控制与循环复位电路1、GPS与INS时序偏差测量电路2和GPS与COMPASS时序偏差测量电路3； 

所述起止控制与循环复位电路1包括14位同步计数器、第一异步清零边沿D触发器41、一组与门和非门； 

起止控制与循环复位电路1设有三个输入端和一个输出端，三个输入端分别是1PPS信号输入端、电源电压VCC和时钟信号输入端；该起止控制与循环复位电路1的输出端为第一异步清零边沿D触发器41的数据输出端Q； 

在起止控制与循环复位电路1中，1PPS信号输入端接入第一异步清零边沿D触发器41的时钟脉冲CP端；电源电压VCC和时钟信号输入端接入14位同步计数器；14 位同步计数器的高位数据输出端通过与门后，一路接入第一异步清零边沿D触发器41的清零端CLR，另一路再通过非门后接入第一异步清零边沿D触发器41的数据输入端D； 

14位同步计数器输出端中，12个高位数据输出端分别接入第一六输入与门61和第二六输入与门62，两个六输入与门的输出端接入二输入与门21。 

所述GPS与INS时序偏差测量电路2包括7位同步计数器、7位锁存器、第二异步清零边沿D触发器42和一组非门； 

GPS与INS时序偏差测量电路2设有四个输入端和七个输出端；四个输入端分别是电源电压VCC、时钟信号输入、INS信号输入端和起止控制与循环复位电路1的输出端；该GPS与INS时序偏差测量电路2的输出端为7位锁存器的七个数据输出端； 

在GPS与INS时序偏差测量电路2中，电源电压VCC和时钟信号输入接入7位同步计数器；INS信号输入端接入第二异步清零边沿D触发器42的时钟脉冲CP端；起止控制与循环复位电路1的输出端在GPS与INS时序偏差测量电路2中分成三路，一路接入7位同步计数器、一路通过第二非门12接入第二异步清零边沿D触发器42的清零端CLR、另一路接入第二异步清零边沿D触发器42的数据输入端D； 

7位同步计数器的七个输出端接入7位锁存器；第二异步清零边沿D触发器42的数据输出端Q通过第三非门13接入7位锁存器； 

所述GPS与COMPASS时序偏差测量电路3包括：10位同步计数器、10位锁存器、第三异步清零边沿D触发器43和一组非门； 

GPS与COMPASS时序偏差测量电路3设有四个输入端和十个输出端；四个输入端分别是电源电压VCC、时钟信号输入、COMPASS信号输入端和起止控制与循环复位电路1的输出端；该GPS与COMPASS时序偏差测量电路3的输出端为10位锁存器的十个输出端； 

电源电压VCC和时钟信号输入接入10位同步计数器；COMPASS信号输入端接入第三异步清零边沿D触发器43的时钟脉冲CP端；起止控制与循环复位电路1的输出端在GPS与COMPASS时序偏差测量电路3中分成三路，一路接入10位同步计数器、一路通过第四非门14接入第三异步清零边沿D触发器43的清零端CLR、另一路接入第三异步清零边沿D触发器43的数据输入端D； 

10位同步计数器的十个输出端接入10位锁存器；第三异步清零边沿D触发器43的数据输出端Q通过第五非门15接入10位锁存器。 

14位同步计数器包括一组T触发器和一组二输入与门。 

7位同步计数器包括一组T触发器和一组二输入与门。 

10位同步计数器包括一组T触发器和一组二输入与门。 

具体设计过程如下： 

1）1PPS和INS、COMPASS数据时间间隔测量 

1.1）计数器位数及类型确定 

测量1PPS和INS、COMPASS数据时间间隔需用到计数器，通过测出计数次数，乘以输入时钟周期即得测量的时间。在CPLD中设计计数电路，为了保证计数精度输入时钟信号周期应尽量短，同时为了避免电路过于复杂，计数器位数不宜过高。 

由于1PPS周期为1秒，而在车辆导航领域一般采用的INS周期为10毫秒，COMPASS周期为100毫秒。若选择输入CPLD的时钟信号周期为0.2毫秒，测量1PPS与INS信号时间间隔，计数次数最多为50次，对应的计数器位数应大于等于6（6位计数器最大计数值为64）；测量1PPS信号与COMPASS时间间隔，此时需要计数的次数最多为500次，对应的计数器应设计大于等于9位（9位计数器最大计数值为512）。考虑到0.2毫秒已能满足精度要求，因而取输入时钟信号周期为0.2毫秒，对应的计数器位数分别选择7位和10位可满足要求。若对精度有更高要求，则只需依据需要增加计数器位数。 

计数器依据脉冲输入方式的不同，可分为同步计数器和异步计数器。同步计数器是将计数脉冲引到所有触发器的时钟脉冲输入端，使各个触发器的状态变化与计数脉冲同步，其较异步计数器计数的速度更快，因而本发明中选用同步计数器。 

1.2）同步计数器设计 

为了构成同步计数器，考虑T触发器在EN（使能信号输入）、SET（置位信号输入）、RESET（复位信号输入）三个输入端信号都为高电平时，当时钟脉冲输入时，若T触发器的数据输入端T为低电平，则数据输出端Q保持原来值；若数据输入端T为高电平，则数据输出端Q发生翻转。因此，利用T触发器和与门电路可设计同步计数器。 

1.2.1）7位同步计数器设计 

利用T触发器和与门电路构成7位同步计数器。首先将第一个T触发器的数据输入端T与CPLD的电源电压端相连，并将第一个T触发器数据输出端Q与第二个T触发器的数据输入端T相连，接着分别从第一个T触发器和第二个T触发器的输出端引出接线连至二输入与门的两个输入端，与门的输出则接至第三个T触发器的数据输入端T。然后从第三个T触发器数据输入端T和数据输出端Q引出接线分别连至二输入与门的两个输入端，二输入与门的输出端与第四个T触发器的数据输入端T相连。之后连线同样是从T触发器的数据输入端T与数据输出端Q引出接线经过二输入与门，将二输入与门与下一个T触发器的数据输入端T相连，直到第六个T触发器数据输入端T和数 据输出端Q引出接线分别连至二输入与门两个输入端，然后将二输入与门输出端与第七个T触发器数据输入端T相连。 

分别从每个T触发器的时钟信号输入端引出接线并接至CPLD时钟信号输入端CP，同样从每个T触发器的复位信号输入端RESET引出接线并连至同一条线上，同时使T触发器的使能端EN和置位端SET保持高电平。至此，7位同步计数器设计完成，如图3所示，共需要七个T触发器和五个二输入与门，通过控制T触发器的时钟信号端和RESET端可开启计数以及对计数器进行复位。 

1.2.2）10位同步计数器设计 

利用T触发器和与门电路构成10位同步计数器，设计步骤与7位同步计数器的设计相似。首先将第一个T触发器的数据输入端T与CPLD的电源电压端相连，并将第一个T触发器数据输出端Q与第二个T触发器的数据输入端T相连，接着分别从第一个T触发器和第二个T触发器的输出端引出接线连至二输入与门的两个输入端，与门的输出则接至第三个T触发器的数据输入端T。然后从第三个T触发器数据输入端T和数据输出端Q引出接线分别连至二输入与门的两个输入端，二输入与门的输出端与第四个T触发器的数据输入端T相连。之后连线同样是从T触发器的数据输入端T与数据输出端Q引出接线经过二输入与门，将二输入与门与下一个T触发器的数据输入端T相连，直到第九个T触发器数据输入端T和数据输出端Q引出接线分别连至二输入与门两个输入端，然后将二输入与门输出端与第十个T触发器输入端T相连。 

分别从每个T触发器的时钟信号输入端引出接线并接至CPLD时钟信号输入端CP，同样从每个T触发器的复位信号输入端RESET引出接线并连至同一条线上，同时使T触发器的使能端EN和置位端SET保持高电平。至此，10位同步计数器设计完成，如图4所示，共需要十个T触发器和八个二输入与门，通过控制T触发器的时钟信号端和复位信号输入端RESET可开启计数以及对计数器进行复位。 

2）1PPS触发测量及计数复位 

测量GPS和INS、COMPASS导航数据时间间隔的计数器设计完成后，还需保证是利用1PPS信号触发计数。同时由于INS、COMPASS导航数据更新率存在漂移，为了提高测量的精确度同时考虑设计的简便性，现设定每隔3到6秒就进行一次测量。 

上述7位和10位同步计数器主要由T触发器和与门构成，为了实现由1PPS信号触发计数并能进行复位，现从T触发器的工作特性进行分析。由于T触发器在其EN（使能信号输入）、SET（设定信号输入）端为高电平时，当RESET（复位信号输入）端为高电平，T触发器时钟信号输入端CLK输入信号上升沿到来时依据触发器的数据输入端T电平高低可实现翻转和保持；但当RESET（复位信号输入）端为低电平，则无论 时钟信号、数据输入端T电平如何，T触发器始终置0。因而通过控制7位和10位同步计数器中T触发器的RESET（复位信号输入）端，可实现开启计数与计数器的复位。 

2.1）同步计数器的开启 

为了实现利用1PPS信号控制T触发器的RESET端，考虑到异步清零边沿D触发器（以下简称为D触发器），当异步复位端CLR为“1”时，输出为“0”。当异步复位端为“0”时，输入D触发器时钟信号CLK端为上升沿时，D触发器数据输入端D的数据并行送至输出端；而当异步复位端为“0”时，输入触发器时钟信号CLK端的不是信号上升沿时，输出端保持原有值。因此，将1PPS信号输入D触发器时钟信号CLK端，D触发器的异步复位端CLR置为低电平时，1PPS信号上升沿到来时，数据输入端D的数据送至输出端，即若此时D触发器数据输入端D为高电平，则D触发器输出端为高电平，将此高电平送至用于测量GPS和INS、COMPASS时间间隔的7位和10位同步计数器中T触发器的RESET端，则开启计数。之后1PPS信号上升沿以外信号输入D触发器，D触发器输出端保持高电平，则两个同步计数器保持计数状态。实现了利用1PPS信号触发计数的目标。 

2.2）同步计数器的复位 

由于用于测量GPS和INS、COMPASS时间间隔的两个同步计数器是通过1PPS信号和异步清零边沿D触发器控制的，为了有效的修正INS、COMPASS数据更新率的漂移，在几秒内就要进行一次测量，即几秒内就要进行一次复位。在无法改变1PPS信号的基础下，对D触发器输入输出状态进行分析。考虑到D触发器异步复位端CLR为“1”时，输出为0；而异步复位端CLR为“0”时，才能在1PPS信号作用下开启计数。因此，通过控制D触发器异步复位端CLR可对两个同步计数器进行复位。 

为了实现对异步清零边沿D触发器CLR端的控制，此处同样利用同步计数器，结合计数器在计数值满后重新开始计数的特性，通过设定阈值，当计数值小于等于此阈值时输出低电平至上述D触发器的异步复位端CLR；而当计数值大于此阈值时则输出高电平至D触发器的异步复位端CLR。同时将计数器输出端经过非门接至D触发器数据输入端D，以保证异步复位端CLR为低电平时，1PPS信号上升沿到来时由输入端送至输出端的是高电平以触发计数，CLR为高电平时对7位和10位计数器进行复位。对于此处的同步计数器其输入时钟信号周期同样为0.2毫秒。现设定每隔3秒左右进行一次测量，则计数器位数需14位（14位计数器最大计数值为16384），实际最大计时为16384×0.2=3276.8毫秒，如图5所示。由于只需要短暂的对电路进行复位，因而可将阈值设置大些，此处设置为3276毫秒，对应的计数值为16380。当计数值小于等于16380时，计数器输出低电平至D触发器异步复位端CLR；计数值大于16380时，将高电平 送至D触发器异步复位端CLR，对7位和10位计数器进行复位。这样实现了每隔几秒对计数电路的复位，复位后可重新对GPS和INS、COMPASS导航数据时间间隔进行测量。 

3）测量结果的读取 

每次测量在1PPS信号上升沿到来后开始，当INS、COMPASS导航数据到来时结束，此时需要读取测量值，并在复位后准备下一次的测量。对于已经设计好的7位和10位同步计数器，不能使其在INS、COMPASS信号到来时保持这一刻的计数值不变，因而采用锁存器将此时的计数值进行锁存供外部读取及后续处理。 

因为计数器输出分别为7位和10位，若采用8位锁存器（如74373），则会带来资源的浪费，此处分别利用7个、10个D锁存器，包含数据输入端D、使能端EN和数据输出端Q。当使能端EN为高电平时，输入端D的数据直接传至输出端Q；当使能端EN为低电平时，输出端Q保持前一时刻的值。因此，将7位和10位计数器输出端与锁存器数据输入端相连，先使锁存器使能端EN为高电平，则计数器数据直接送至锁存器，然后在INS、COMPASS导航数据到来时使锁存器使能端EN为低电平，则此刻的计数值将被锁存，而当数据读取后，需重新将锁存器使能端EN置为高电平以备新的测量，即通过控制锁存器使能端EN来对数据进行锁存及复位。由于INS、COMPASS导航数据为包含上升沿的数字信号，结合之前利用1PPS信号和异步清零边沿D触发器控制7位、10位同步计数器的开启和复位，此处利用INS、COMPASS导航数据和异步清零边沿D触发器（以下简称D触发器）控制锁存器使能端EN电平。 

由于D触发器异步复位端为高电平时输出端始终为低电平，为了在此时对锁存器进行复位，即此时输入使能端EN为高电平，则将D触发器输出端经过非门与锁存器使能端EN相连。为了保证锁存电路能与两个同步计数电路同时复位，同时由于T触发器复位电平为低，D触发器复位电平为高，因而将两个同步计数器中T触发器复位端RESET经过非门连至此处D触发器的异步复位端CLR。 

当D触发器异步复位端CLR为低电平时，D触发器正常工作，因而将INS、COMPASS导航数据输入D触发器时钟信号CLK端，INS、COMPASS上升沿到来时，D触发器数据输入端D的数据送至输出端；INS、COMPASS其他部分输入时，输出端保持原来状态。为保证此时EN端为低电平，则D触发器数据输入端D需为高电平，又因为开始计数后T触发器RESET端为高电平，则将T触发器RESET端与D触发器数据输入端D相连。 

经过以上设计可实现当1PPS、COMPASS数据到来时，锁存器将7位和10位同步计数器的输出数据进行锁存，如图6、图7所示，供外部读取。同时可对7位、10位同 步计数器及锁存器进行同步复位以反复测量提高测试结果的精确度。 

具体实施例2 

为检验本发明提出的GPS/INS/COMPASS多传感器组合导航系统时序同步方法的可行性，在QuartusII9.0中设计电路并进行仿真。 

首先依据设计思路绘制电路原理图，编译无误后生成波形仿真文件vwf。仿真前需对CPLD时钟信号端CP、CPLD复位信号端RESET、GPS秒脉冲1PPS信号端、陀螺仪INS信号输入端及电子罗盘COMPASS信号输入端进行设置。本发明中CP设置为0.2毫秒，RESET端恒置为高电平，GPS的1PPS信号设置为周期为1秒，占空比为1%。下面通过设置不同周期、占空比和输出延迟的INS、COMPASS信号进行波形仿真以对本发明进行检验。 

（1）COMPASS周期为100毫秒，占空比为1%，输出延迟为0毫秒；INS周期为10毫秒，占空比为2%，输出延迟为0毫秒。 

仿真结果（如图8所示）显示1PPS信号的上升沿在990.0毫秒到来，COMPASS信号的上升沿在999.0毫秒到来，INS信号的上升沿在999.8毫秒到来，则GPS信号与COMPASS、INS信号时间间隔分别为9.0和9.8毫秒。而此时10位和7位计数器的计数值分别为0000101101、0110001，转换成10进制并乘以时钟周期0.2毫秒后分别为45×0.2=9.0毫秒，49×0.2=9.8毫秒（×表示乘号）。仿真结果表明，在这种情况下，当分别输入1PPS、COMPASS、INS信号后能够较准确的得出信号间的时间间隔。 

（2）COMPASS周期为150毫秒，占空比为1%，输出延迟为25毫秒；INS周期为20毫秒，占空比为1%，输出延迟为4毫秒。 

仿真结果（如图9所示）显示1PPS信号的上升沿在990.0毫秒到来，COMPASS信号的上升沿在1073.4毫秒到来，INS信号的上升沿在1003.8毫秒到来，则GPS信号与COMPASS、INS信号时间间隔分别为83.4和13.8毫秒。而此时10位和7位计数器的计数值分别为0110100001、1000101，转换成10进制并乘以时钟周期0.2毫秒后分别为417×0.2=83.4毫秒，69×0.2=13.8毫秒（×表示乘号）。仿真结果表明，在这种情况下，当分别输入1PPS、COMPASS、INS信号后同样能够较准确的得出信号间的时间间隔。 

（3）COMPASS周期为200毫秒，占空比为1%，输出延迟为7毫秒；INS周期为25毫秒，占空比为1%，输出延迟为18毫秒。 

仿真结果（如图10所示）显示1PPS信号的上升沿在990.0毫秒到来，COMPASS信号的上升沿在1005.0毫秒到来，INS信号的上升沿在992.8毫秒到来，则GPS信号与COMPASS、INS信号时间间隔分别为15.0和2.8毫秒。而此时10位和7位计数器的计数值分别为0001001011、0001110，转换成10进制并乘以时钟周期0.2毫秒后分别为 75×0.2=15.0毫秒，14×0.2=2.8毫秒（×表示乘号）。仿真结果表明，在这种情况下，当分别输入1PPS、COMPASS、INS信号后能够较准确的得出信号间的时间间隔。 

上述波形仿真均能得到较为精确的结果。同时由仿真结果看出，当一次测量结束后测量结果被锁存，且锁存时间小于3秒，之后输出端置为低电平等待下一次测量，表明设计能够实现对于数据的反复测量且效果较好。 

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。 

Claims (5)

1.基于复杂可编程逻辑器件组合的导航系统时序差测量模块，其特征在于，包括测量起止控制与循环复位电路（1）、GPS与INS时序偏差测量电路（2）和GPS与COMPASS时序偏差测量电路（3）；

所述起止控制与循环复位电路（1）包括14位同步计数器、第一异步清零边沿D触发器（41）、一组与门和非门；

起止控制与循环复位电路（1）设有三个输入端和一个输出端，三个输入端分别是1PPS信号输入端、电源电压VCC和时钟信号输入端；该起止控制与循环复位电路（1）的输出端为第一异步清零边沿D触发器（41）的数据输出端Q；

在起止控制与循环复位电路（1）中，1PPS信号输入端接入第一异步清零边沿D触发器（41）的时钟脉冲CP端；电源电压VCC和时钟信号输入端接入14位同步计数器；14位同步计数器的高位数据输出端通过与门后，一路接入第一异步清零边沿D触发器（41）的清零端CLR，另一路再通过非门后接入第一异步清零边沿D触发器（41）的数据输入端D；

所述GPS与INS时序偏差测量电路（2）包括7位同步计数器、7位锁存器、第二异步清零边沿D触发器（42）和一组非门；

GPS与INS时序偏差测量电路（2）设有四个输入端和七个输出端；四个输入端分别是电源电压VCC、时钟信号输入、INS信号输入端和起止控制与循环复位电路（1）的输出端；该GPS与INS时序偏差测量电路（2）的输出端为7位锁存器的七个数据输出端；

在GPS与INS时序偏差测量电路（2）中，电源电压VCC和时钟信号输入接入7位同步计数器；INS信号输入端接入第二异步清零边沿D触发器（42）的时钟脉冲CP端；起止控制与循环复位电路（1）的输出端在GPS与INS时序偏差测量电路（2）中分成三路，一路接入7位同步计数器、一路通过非门接入第二异步清零边沿D触发器（42）的清零端CLR、另一路接入第二异步清零边沿D触发器（42）的数据输入端D；

7位同步计数器的七个输出端接入7位锁存器；第二异步清零边沿D触发器（42）的数据输出端Q通过非门接入7位锁存器；

所述GPS与COMPASS时序偏差测量电路（3）包括：10位同步计数器、10位锁存器、第三异步清零边沿D触发器（43）和一组非门；

GPS与COMPASS时序偏差测量电路（3）设有四个输入端和十个输出端；四个输入端分别是电源电压VCC、时钟信号输入、COMPASS信号输入端和起止控制与循环复位电路（1）的输出端；该GPS与COMPASS时序偏差测量电路（3）的输出端为10位锁存器的十个输出端；

电源电压VCC和时钟信号输入接入10位同步计数器；COMPASS信号输入端接入第三异步清零边沿D触发器（43）的时钟脉冲CP端；起止控制与循环复位电路（1）的输出端在GPS与COMPASS时序偏差测量电路（3）中分成三路，一路接入10位同步计数器、一路通过非门接入第三异步清零边沿D触发器（43）的清零端CLR、另一路接入第三异步清零边沿D触发器（43）的数据输入端D；

10位同步计数器的十个输出端接入10位锁存器；第三异步清零边沿D触发器（43）的数据输出端Q通过非门接入10位锁存器。

2.如权利要求1所述的基于复杂可编程逻辑器件组合的导航系统时序差测量模块，其特征在于，14位同步计数器包括一组T触发器和一组二输入与门。

3.如权利要求1所述的基于复杂可编程逻辑器件组合的导航系统时序差测量模块，其特征在于，7位同步计数器包括一组T触发器和一组二输入与门。

4.如权利要求1所述的基于复杂可编程逻辑器件组合的导航系统时序差测量模块，其特征在于，10位同步计数器包括一组T触发器和一组二输入与门。

5.如权利要求1所述的基于复杂可编程逻辑器件组合的导航系统时序差测量模块，其特征在于，所述14位同步计数器输出端中，12个高位数据输出端接入两个六输入与门，两个六输入与门的输出端接入一个二输入与门。

Images