CN201331680Y - 基于fpga的时间间隔测量仪 - Google Patents

Abstract

本实用新型提供了一种基于FPGA的时间间隔测量仪。本实用新型的时间间隔测量仪以PXI接口为平台设计成为虚拟仪器，一个PXI系统可插多个PXI板卡，每个板卡可对1个起始通道与多个停止通道的信号进行时间间隔测量，同时测量停止脉冲的脉冲宽度。本实用新型的时间间隔测量仪利用锁相环倍频和时钟分相技术，测量分辨率可达到1ns，测量范围可达20ns～200ms。由于采用虚拟仪器结构，利用PXI平台与计算机结合组成自动测试系统，本实用新型的时间间隔测量仪具有结构简单、使用方便、可靠性高、可扩展性强，测量效率高的特点。

Description

基于FPGA的时间间隔测量仪

技术领域

本实用新型属于数据采集技术领域，具体涉及一种基于FPGA的时间间隔测量仪，用于测量一个起始脉冲和多个停止脉冲之间的时间间隔以及停止脉冲的脉冲宽度。

背景技术

精密时间间隔测量广泛地应用于各种科学试验中，用作时间间隔测量的仪器包括通用计数器、数字存储示波器、多通道时间间隔测量仪都有各自的特点。通用计数器价格昂贵，操作不便、测量通道很少，已逐渐退出时间间隔测量的场合。示波器一直在电子测量仪器中占领着主要的地位，但独立的测试点数量达到几十几百个时，示波器的通道数量就显得过少，几百个测试点就需要购买上百台示波器，价格相当昂贵。示波器虽然有强大的功能，但在作专门用来作多路时间间隔测量时，它的其他绝大部分功能都难以用上，这在资金上就造成了浪费。示波器数量过多，一定程度上会降低实验的可靠性，也增加了整个实验系统集成化的困难。法国汤姆逊公司的TSN-632型多通道精密数字测量仪，国产的32路时间间隔测量仪，因操作简单、测量准确和测量通道数多而在科研实验中被大量使用。但随着技术的发展和实验的要求越来越高，时间间隔测量仪仍需要进一步改进，一是它的串行接口不能满足测试系统自动化的要求；二是电路部分多为分立式元件，集成度不高，因而结构复杂，安装不便，可靠性还需要提高；三是机箱过于笨重，强度不够，承重能力较差，且拆卸不便，给维修带来了困难。

中国专利文献公开号101013304A公开了名称为《一种高精度时间间隔测量PCI卡》的专利申请技术，该技术由于采用专用芯片，测量通道较少，可扩展性较差；由于采用PCI作为数据接口，可靠性和抗干扰性较差，不适合用于高可靠性、多通道等测量要求高的场合。

发明内容

本实用新型提供一种基于FPGA的时间间隔测量仪。

本实用新型的一种基于FPGA的时间间隔测量仪由硬件系统和控制软件组成虚拟仪器，其中硬件系统包括用于时间间隔测量的板卡和PXI系统，板卡以FPGA为时间间隔测量的核心，板卡由前端信号调理单元、时间/数据转换单元、数据接口单元组成；安装设置在PXI系统的控制软件包括以Windriver为开发平台的驱动程序和以VB为开发平台控制程序。

本实用新型的一种基于FPGA的时间间隔测量仪，以PXI接口为平台设计成为虚拟仪器，一个PXI系统可插多个PXI板卡，每个板卡可对1个起始通道与多个停止通道的信号进行时间间隔测量，同时测量停止脉冲的脉冲宽度。本实用新型的时间间隔测量仪利用锁相环倍频和时钟分相技术，测量分辨率可达到1ns，测量范围可达20ns～200ms。本实用新型的基于FPGA的时间间隔测量仪的每个板卡上的测时功能仅在一片FPGA中实现，由于采用虚拟仪器结构，利用PXI平台与计算机结合组成自动测试系统，不仅结构简单，使用方便，而且可靠性高，可扩展性强，极大地提高了测量效率。

附图说明

图1本实用新型的一种基于FPGA的时间间隔测量仪的原理框图

图2本实用新型的一种基于FPGA的时间间隔测量仪实施例的四级时钟分相时序示意图；

图3本实用新型的一种基于FPGA的时间间隔测量仪的硬件结构框图；

图4本实用新型的一种基于FPGA的时间间隔测量仪的软件结构框图；

图5本实用新型的一种基于FPGA的时间间隔测量仪的前端信号调理结构框图；

图6本实用新型的一种基于FPGA的时间间隔测量仪的时钟倍频和时钟分相设计原理图；

图7本实用新型的一种基于FPGA的时间间隔测量仪的四个计数器对分相时钟分别计数的设计原理图；

图8本实用新型的一种基于FPGA的时间间隔测量仪在FPGA中数据处理及数据传输框图；

图9本实用新型的一种基于FPGA的时间间隔测量仪的控制软件总流程图；

图10本实用新型的一种基于FPGA的时间间隔测量仪的应用软件界面。

具体实施方式

下面结合附图和实施例对本实用新型作进一步的详细说明。

图1是本实用新型的一种基于FPGA的时间间隔测量仪的提高测量分辨率的一种量化时延方法-时针分相。精确测量时间间隔的方法包括直接计数法、内插法、时间电压变换法等。从结构尽量简单同时兼顾测量精度的角度出发，本实用新型采用了一种基于延迟线技术的时间间隔测量方法一量化时延法。量化时延法是随着近年来大规模集成电路的应用而发展起来的，它是将信号或时钟作一定延时后分别测量，从而提高测量精度的方法。量化时延思想的实现依赖于延时单元的延时稳定性，其分辨率取决于单位延时单元的延迟时间。量化时延法的基本原理是“串行延迟，并行计数”，而不同于传统计数器的串行计数方法。其实现方法有两种，一种是让信号通过一系列的延时单元，依靠延时单元的延时稳定性，利用高稳时钟对各延时信号分别计数，这种方法被称为信号延时；一种是让时钟通过一系列的延时单元，利用各延时时钟对信号分别计数再做数据处理，这种方法被称为时钟分相，如图1。信号延时和时钟分相在本质上是一样的，只是实现方法略有不同，并且有时为了实现更高的分辨率，两种方法还被结合起来用在一个测时系统中。本实用新型从设计和使用范围方面考虑，采用了时针分相技术。

图2是本实用新型的一种基于FPGA的时间间隔测量仪的四级时钟分相时序图，将250MHz时钟频率经四级延迟，每级相位滞后90°，即每级延迟时间都为1ns，单用一个时钟CLK1对起始停止信号的时间间隔测量时，记到4个时钟周期，得到的结果为16ns，分辨率为4ns。若采用时钟分相技术，由于从CLK1到CLK3记到的时钟个数为4，CLK4记到时钟个数为3，可得到的结果为12ns+1ns×3＝15ns，分辨率为1ns，这实际上是将测量分辨率提高了4倍。

作为延时单元的器件可以是无源导线，有源门器件或其它电路。其中，导线(同轴线)的延迟时间较短，可实现接近光速传播的延迟，但是为了实现高精度测量，需要数目众多的抽头，因而电路庞大，使得这个技术在早期无法推广，随着半导体技术的发展，特别是大规模集成电路的发展，这种方法被移植到集成电路上，才得到迅速推广。门电路的延迟时间相对较长。随着电子技术的快速发展，有人把计数器设计在ASIC中，实现对时间的直接数字编码，但其造价很高。相对廉价得多的大规模集成电路的出现为我们提供了新的选择。本实用新型完成时间间隔的主要转换电路就是再现场可编程门阵列(FPGA)中实现的。

图3是本实用新型的一种基于FPGA的时间间隔测量仪的硬件结构框图。精密时间间隔测量仪系统结构采用典型的虚拟仪器结构。虚拟仪器一般由完成数据采集功能的硬件部分和完成数据分析功能的软件部分组成。硬件部分一般为各种形式的数据采集设备，将采集到的各种形式的信号转换为电信号后输入计算机内。计算机通过软件实现从计算机的各类接口中读取数据，并用软件实现信号的分析处理过程，将处理结果显示出来。精密时间间隔测量仪的硬件基础就是一块基于PXI接口的数据采集卡，结构如图3所示。待测脉冲信号输入后经信号调理送入FPGA模块转换，转换后的数据送到接口芯片PLX9054，经PXI总线传到PC机，等待软件作后期处理。

图4是本实用新型的一种基于FPGA的时间间隔测量仪的软件结构框图。其中基于WinDriver开发工具的硬件驱动程序完成由硬件和软件的数据接口功能，基于VB开发工具的数据处理程序完成对硬件的配置和数据的转换等功能，基于VB的用户界面程序完成处理用户事件和测量结果的显示等功能。由于测量系统很多的工作都交给计算机完成，因而不但系统的智能化程度和可扩展性提高，同时设计的复杂程度和设计周期都大大减小。

图5是本实用新型的一种基于FPGA的时间间隔测量仪的前端信号调理结构框图。前端信号调理单元完成信号衰减，钳位，幅度比较和电平转换功能，其结构框图如图5所示。幅度衰减采用电阻电容网络实现，幅度钳位采用快速二极管实现，比较器选用MAXIM公司的电压快速比较器MAX9602，以虑除小于阈值电压的无效信号。MAX9602是四通道的PECL比较器，500ps的传输延时而且精度可以达到30ps，另外还具有Latch使能和可调回滞功能。Latch控制功能可以实现操作的跟踪和保持功能，回滞功能可以消除噪声的影响而且可以降低输入信号的摆动。比较器的阈值电压由电阻网络分压或AD5235提供，AD5235是AD公司生产的双通道数字电位器，其设置由软件通过接口控制。采用AD5235可在线调节比较器的阈值电压，使用方便灵活，但会增加电路复杂性；采用电阻网络只能通过改变电阻阻值或电压基准大小来调节比较器的阈值电压，但设计简单可靠。考虑使用的实际情况，需要在线改变阈值电压的使用场合很少，因此本设计中采用电阻网络实现。

图6是本实用新型的一种基于FPGA的时间间隔测量仪在QuartusII中的时钟倍频和时钟分相设计原理图。本实用新型实现主要时间间隔测量功能的途径是利用FPGA自行研发专用芯片。FPGA可采用Altera公司Cylone系列的EP1C6Q240C6，内嵌存储器，时钟管理方便且性价比高。FPGA的设计软件利用了Altera公司的QuartusII。我们采用20MHz高稳定度恒温晶振，并利用FPGA中的两个锁相环(PLL)将时钟频率倍频到320MHz，将时钟分CLK1、CLK2、CLK3、CLK4四路输出，每路相位差为90°，四个固定延迟量之和刚好覆盖一个时钟周期。直接计数可使测量分辨率达到3.125ns。

图7是本实用新型的一种基于FPGA的时间间隔测量仪在QuartusII中的四个计数器对分相时钟分别计数的设计原理图。利用时钟分相方法，利用4个4位计数器，将倍频后的CLK1、CLK2、CLK3、CLK4这四路时钟独立对同一时间间隔timechannel1(即将起始停止脉冲时间间隔表现为timechannel1的脉冲宽度，该脉冲上升沿以起始信号上升沿同步，下降沿与停止脉冲上升沿同步)计数，利用时钟分相方法可使测量分辨率达到0.78125ns。。

图8是本实用新型的一种基于FPGA的时间间隔测量仪在FPGA中数据处理及数据传输框图。本实用新型为降低线路抖动，将8路停止通道信号在前端信号调理电路中被分为16路，FPGA实际上是将接收到的16路停止信号进行独立处理。起始通道信号与各停止通道信号进入FPGA后首先按两者上升沿被处理为时间间隔脉冲，再和停止信号一起分别送入32组计数器计数，每组包含1个32位粗计数器和4个4位细计数器，因此组计数器输出的数据为48位。一次测量包括16个时间间隔数据和16个停止脉冲宽度数据，这32个48位的时间数据在地址映射单元中被拆分192个8位数据并被映射到RAM中按地址顺序存储起来，通过FPGA与接口芯片PLX9054的本地总线，按照PLX9054接口协议实现本地数据通信。本系统中，本地数据总线和地址总线都为8位。

图9是本实用新型的一种基于FPGA的精密时间间隔测量仪控制软件总流程图。控制软件在基于VB下的框架程序下开发，通过驱动程序提供的库函数访问底层硬件，完成时间间隔和脉冲宽度数据的采集，并实现算法程序的编写，控制系统的运行。主要功能有数据采样、触发中断、系统自检、数据的导入导出。其中：

数据采样：利用WinDriver提供的Plx9054_ReadByte函数读取数据，将数据存放到数组中，根据算法进行计算，计算得到的时间间隔数据或脉冲宽度显示在表格中。

触发中断：使能中断函数，硬件每次产生中断，中断由WinDriver内核自动调用，在中断函数处理例程中调用数据采样功能。

系统自检：对测量系统进行检测，对硬件发送自检信号，硬件系统收到该信号后执行自检功能并将自检数据返回控制软件。

数据的导入导出：数据的导入是将本次采集的所有数据导入到电子表格excel里并保存起来，数据的导出是从已有的excel文件导出数据显示在当前表格里。

图10是本实用新型的一种基于FPGA的精密时间间隔测量仪应用软件界面。分为时间间隔测量，脉冲宽度测量和校准值设置三个选项卡。时间间隔测量选项卡如图10所示。脉冲宽度测量选项卡与此界面基本一致，都包括通道序号，均方根σ值，最大值，最小值和各次测量值，测量值在界面上可显示10次，测量超过10次后，第11次的数据将覆盖第1次的数据，依此类推。通道的顺序和板卡插入PXI机箱扩展槽的顺序有关，不同板卡的通道号码用不同颜色区分，利用滚动条可显示35号以后的通道。

Claims (1)

1.一种基于FPGA的时间间隔测量仪，其特征在于：所述的时间间隔测量仪由硬件系统和设置在硬件系统中的控制软件组成，其中硬件系统包括用于时间间隔测量的板卡和PXI系统，板卡以FPGA为时间间隔测量的核心，板卡由前端信号调理单元、时间/数据转换单元、数据接口单元组成；以Windriver为开发平台的驱动程序和以VB为开发平台控制程序组成的控制软件设置在PXI系统中。

Images