CN103730416A - 一种半导体器件及其制造方法 - Google Patents

一种半导体器件及其制造方法 Download PDF

Info

Publication number
CN103730416A
CN103730416A CN201210382864.5A CN201210382864A CN103730416A CN 103730416 A CN103730416 A CN 103730416A CN 201210382864 A CN201210382864 A CN 201210382864A CN 103730416 A CN103730416 A CN 103730416A
Authority
CN
China
Prior art keywords
pmos
stressor layers
nmos
semiconductor device
stress
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201210382864.5A
Other languages
English (en)
Inventor
张海洋
王新鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201210382864.5A priority Critical patent/CN103730416A/zh
Publication of CN103730416A publication Critical patent/CN103730416A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer

Abstract

本发明提供一种半导体器件及其制造方法，涉及半导体技术领域。本发明的半导体器件的制造方法，通过在形成双应力衬垫之前在形成层间介电层，填平了NMOS和PMOS之间的间隙，使得在形成DSL前整个器件的上表面保持平整，保证了NMOS的第一应力层和PMOS的第二应力层可以在半导体衬底表面规则的形成，并在NMOS和PMOS的交界位置实现良好接触，避免了双应力衬垫的不良，因此，可以更好的发挥DSL的应力增强作用，提高器件的载流子迁移率，降低了半导体器件的功耗并提高了半导体器件的速度。相应地，本发明提供的半导体器件，设置层间介电层填平了NMOS和PMOS之间的间隙从而形成了平整的器件表面，亦具有上述优点。

Description

一种半导体器件及其制造方法
技术领域
本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制造方法。
背景技术
在半导体技术领域中，随着纳米加工技术的迅速发展,晶体管的特征尺寸已进入纳米级。通过等比例缩小的方法来提高当前主流的硅CMOS器件的性能这一方式，受到越来越多的物理及工艺的限制。为了提高CMOS器件中NMOS和PMOS晶体管的性能，应力工程（stressengineering）越来越受到业界的关注。
应力影响半导体中的载流子的迁移率。一般而言，硅中电子的迁移率随着沿着电子迁移方向的拉应力的增加而增加，并且随着压应力的增加而减少。相反，硅中带正电的空穴的迁移率随着空穴移动方向的压应力的增加而增加，并且随着拉应力的增加而减小。因此，可以通过在沟道中引入适当的压应力和拉应力能分别提高PMOS的空穴迁移率和NMOS的电子迁移率。
双应力衬垫（Dual Stress Liner，简称DSL）技术，是目前被广泛应用的应力技术，其通过向不同的晶体管施加不同的应力，提高了载流子的迁移率，因而同时实现了速度的提高与耗电量的降低。现有技术中，应用双应力衬垫DSL技术的半导体器件，通常在NMOS和PMOS的栅极结构（包括栅极、还可能包括栅极侧壁）的外侧直接设置双应力层（即双应力衬垫）。典型的应用DSL的半导体器件的结构，如图1所示，其包括半导体衬底100，其中，半导体衬底100包括用于形成NMOS器件的NMOS区和用于形成PMOS器件的PMOS区，在该半导体衬底100上形成有NMOS的栅极101A和PMOS的栅极101B，第一应力层102A直接设置于NMOS的栅极结构（包括栅极101A和侧壁）外侧，第二应力层102B直接设置于PMOS的栅极结构（包括栅极101B和侧壁）的外侧。
随着半导体器件中的晶体管的尺寸越来越小，晶体管之间的间距越来越小，加之NMOS和PMOS表面以及他们之间的区域的不规则的轮廓，现有技术中的上述器件结构（图1所示）面临的问题越来越多，表现尤为明显的是，DSL技术中所使用的衬垫（即第一应力层和第二应力层）在交界位置越来越难以实现良好接触，以及双应力衬垫在半导体表面越来越难以规则的形成，因此，现有的DSL技术的作用在不断被减弱。尤其当半导体技术的工艺节点发展到28nm及以下，传统的DSL技术对沟道应力的增强作用已经被极大的削弱。
由于现有技术存在上述问题，因此，需要提出一种新的半导体器件的结构及其制造方法，通过采用合适的应力技术方案，满足半导体器件对应力的要求，提高半导体器件的性能。
发明内容
针对现有技术的不足，本发明提供了一种半导体器件及其制造方法。
一方面，本发明提供一种半导体器件的制造方法，该方法包括如下步骤：
步骤S101：提供半导体衬底，所述半导体衬底包括用于形成NMOS的NMOS区和用于形成PMOS的PMOS区，以及所述NMOS的栅极与所述PMOS的栅极；
步骤S102：在所述半导体衬底上形成层间介电层，所述层间介电层位于所述NMOS和所述PMOS以外的区域，并与所述NMOS的栅极以及所述PMOS的栅极的顶端保持水平；
步骤S103：在所述半导体衬底上形成位于所述NMOS上方的第一应力层和位于所述PMOS上方的第二应力层。
其中，所述NMOS的栅极与所述PMOS的栅极为金属栅极。
其中，所述步骤S102包括：
在所述半导体衬底上形成一层介电材料薄膜；
对所述介电材料薄膜进行化学机械抛光，去除所述介电材料薄膜高于所述NMOS的栅极和所述PMOS的栅极的部分。
其中，所述步骤S 103包括：
步骤S1031：在所述半导体衬底上形成一层第一应力薄膜，刻蚀去除所述第一应力薄膜位于所述PMOS上方的部分，以形成位于所述NMOS上方的第一应力层；
步骤S1032：在所述半导体衬垫上形成一层第二应力薄膜，刻蚀去除所述第二应力薄膜位于所述NMOS上方的部分，以形成位于所述PMOS上方的第二应力层；
其中，步骤S1031和S1032的顺序可以互换。
其中，所述第一应力层为拉应力层，所述第二应力层为压应力层。
其中，所述第一应力层的材料为拉伸应力的氮化硅，所述第二应力层的材料为压缩应力的氮化硅。
进一步的，所述第一应力层和所述第二应力层毗邻而不交迭。
优选的，所述第一应力层和所述第二应力层毗邻的位置为：相邻的所述NMOS和PMOS之间的中间区域。
其中，在所述步骤S101和所述步骤S102之间，还包括在所述半导体衬底上形成单应力衬垫的步骤。
其中，所述单应力衬垫覆盖所述半导体衬底除了所述NMOS的栅极的顶部和所述PMOS的栅极的顶部以外的区域。
其中，所述半导体衬底上形成单应力衬垫的步骤包括：
在所述半导体衬底上形成一层单应力材料薄膜；
对所述单应力材料薄膜进行CMP，去除所述单应力材料薄膜位于所述NMOS的栅极和所述PMOS的栅极顶部的部分。
其中，另一种实现单应力衬垫的方案为：在所述步骤S102中，除形成层间介电层之外，还包括同时形成单应力衬垫的步骤，此时所述步骤S102包括：
在所述半导体衬底上形成一层单应力材料薄膜；
在所述单应力材料薄膜上形成一层介电材料薄膜；
对所述介电材料薄膜和所述单应力材料薄膜进行CMP，去除所述介电材料薄膜和所述单应力材料薄膜高于所述NMOS的栅极和所述PMOS的栅极的部分，以形成所述层间介电层和单应力衬垫。
其中，所述单应力衬垫为拉应力衬垫或压应力衬垫。
在上述任一项所述的半导体器件的制造方法中，在所述步骤S103之后还可以包括步骤S104：
在所述半导体衬底上的所述第一应力层和所述第二应力层的表面形成另一层间介电层。
进一步的，在所述步骤S104之后还包括步骤S105：刻蚀所述另一层间介电层以及位于其下方的所述第一应力层、第二应力层和所述层间介电层，以形成所述NMOS和所述PMOS的接触孔。
其中，所述NMOS的接触孔包括位于所述NMOS的源极上方的方形接触孔以及位于所述NMOS的漏极和栅极上方的共享接触孔，所述PMOS的接触孔包括位于所述PMOS的源极上方的方形接触孔以及位于所述PMOS的漏极和栅极上方的共享接触孔。
进一步的，在所述步骤S105之后还包括步骤S106：在所述NMOS和所述PMOS的接触孔内形成接触金属。
另一方面，本发明提供一种半导体器件，所述器件包括：半导体衬底和位于其上的NMOS和PMOS，其特征在于，还包括层间介电层、第一应力层和第二应力层；所述层间介电层位于所述半导体衬底上的所述NMOS和所述PMOS以外的区域，并与所述NMOS的栅极的顶端以及所述PMOS的栅极的顶端保持水平；所述第一应力层和所述第二应力层位于所述层间介电层的上方，并且，所述第一应力层位于所述NMOS的上方，所述第二应力层位于所述PMOS的上方。
其中，所述NMOS的栅极与所述PMOS的栅极为金属栅极。
其中，所述第一应力层为拉应力层，所述第二应力层为压应力层。
其中，所述第一应力层的材料为拉伸应力的氮化硅，所述第二应力层的材料为压缩应力的氮化硅。
其中，所述第一应力层和所述第二应力层在所述层间介电层的上方毗邻但不交迭。
其中，所述第一应力层和所述第二应力层毗邻的位置为：相邻的所述NMOS和PMOS之间的中间区域。
进一步的，所述半导体器件还包括位于所述半导体衬底与所述层间介电层之间的单应力衬垫，所述单应力衬垫覆盖所述半导体衬底除了所述NMOS的栅极的顶部和所述PMOS的栅极的顶部以外的区域。
其中，所述单应力衬垫为拉应力衬垫或压应力衬垫。
其中，所述半导体器件还包括：位于所述第一应力层和所述第二应力层的表面的另一层间介电层，以及贯穿所述另一层间介电层和位于其下方的所述第一应力层或第二应力层以及所述层间介电层的所述NMOS和所述PMOS的接触孔。
本发明实施例的半导体器件的制造方法，通过在形成双应力衬垫（DSL）之前在半导体衬底上形成层间介电层，填平了NMOS和PMOS之间的间隙，使得在形成DSL前整个半导体器件的上表面保持平整，进而保证了NMOS的第一应力层和PMOS的第二应力层可以在半导体衬底表面规则的形成，并可以在NMOS和PMOS的交界位置实现良好接触，避免了双应力衬垫的不良，因此，可以更好的发挥DSL的应力增强作用，提高器件的载流子迁移率，降低了半导体器件的功耗并提高了半导体器件的速度。本发明实施例的半导体器件，由于设置了层间介电层，其填平了NMOS和PMOS之间的间隙从而形成了平整的器件表面，使得双应力衬垫即NMOS的第一应力层和PMOS的第二应力层在半导体衬底表面可以规则的形成，并可以在NMOS和PMOS的交界位置实现良好接触，因而更好的发挥了DSL对应力的增强作用，提高了半导体器件的载流子迁移率，进而降低了半导体器件的功耗提高了半导体器件的速度。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1为现有技术中的半导体器件的结构的剖面图；
图2A-图2D为本发明实施例的一种半导体器件的制造方法的各步骤完成后形成的结构的剖面图；
其中，图2D为本发明实施例的一种半导体器件的典型结构的剖面图；
图3为本发明实施例提出的一种半导体器件的制造方法的流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出的半导体器件及其制造方法。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
实施例1
本发明实施例提供一种半导体器件的制造方法。下面，参照图2A-2D和图3来描述本发明提出的半导体器件的制造方法的一个示例性方法的详细步骤。其中，图2A-图2D为本发明实施例的一种半导体器件的制造方法的各步骤完成后形成的结构的剖面图；图3为本发明实施例提出的一种半导体器件的制造方法的流程图。
该半导体器件的制造方法，具体包括如下步骤：
步骤1、提供一半导体衬底，所述半导体衬底包括用于形成NMOS的NMOS区和用于形成PMOS器件的PMOS区，以及位于所述NMOS区的NMOS的栅极和位于所述PMOS区的PMOS的栅极。
具体地，如图2A所示，提供一半导体衬底200，该半导体衬底200包括用于形成NMOS器件的NMOS区和用于形成PMOS器件的PMOS区，并且，在该半导体衬底200上形成有NMOS的栅极201A和PMOS的栅极201B。其中，栅极201A和201B可以为普通的多晶硅栅极，也可以为金属栅极，并且，栅极201A和201B还可能在其两侧形成有栅极侧壁，在此不做限定。
优选地，本发明实施例的半导体器件采用高k金属栅极技术，所述栅极201A和201B为金属栅极。
作为示例，在本实施例中，所述半导体衬底选用单晶硅材料构成。在所述半导体衬底中形成有隔离结构，所述隔离结构为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构，所述隔离结构将半导体衬底分为NMOS区和PMOS区，所述半导体衬底中还形成有各种阱(well)结构。为了简化，对前述隔离结构及阱结构等，图示中予以省略。上述形成阱(well)结构、隔离结构、栅极结构的工艺步骤已经为本领域技术人员所熟习，在此不再详细加以描述。
步骤2、在所述半导体衬底上形成单应力衬垫，所述单应力衬垫覆盖所述半导体衬底上除了所述NMOS的栅极的顶部和所述PMOS的栅极的顶部以外的区域。
如图2B所示，在所述半导体衬底200上形成单应力衬垫202，所述单应力衬垫202覆盖所述半导体衬底200上除了所述NMOS的栅极201A的顶部和所述PMOS的栅极201B的顶部以外的区域。即，覆盖了半导体衬底200上的NMOS的栅极201A和PMOS的栅极201B之外的区域以及栅极201A和201B的侧壁区域，而NMOS的栅极201A和PMOS的栅极201B的顶部被暴露出来。
具体的，形成所述单应力衬垫202的方法，可以为：在所述半导体衬底200上形成一层单应力材料薄膜；对所述单应力材料薄膜进行刻蚀或CMP，去除所述单应力材料薄膜位于所述NMOS的栅极201A和PMOS的栅极201B的顶部的部分。其中，形成单应力薄膜的方法，可以为沉积、溅射等。形成所述单应力衬垫202的方法，还可以为：利用掩膜版遮挡所述NMOS的栅极201A和PMOS的栅极201B的顶部，然后进行单应力材料沉积以形成所述单应力衬垫202。
在本发明实施例中，相对普通的半导体器件，增加了单应力衬垫202，其作用在于：单应力衬垫202可以保持使用DSL技术的半导体器件的稳定性。其中，单应力衬垫202，可以是拉应力衬垫（即采用拉应力材料，比如拉伸应力的氮化硅材料），也可以是压应力衬垫（即采用压应力材料，比如压缩应力的氮化硅材料），具体采用何种应力材料，可以根据实际需要进行设置。比如，需要增强NMOS的应力但同时需要减小PMOS的应力以提高器件稳定性时，可以采用拉应力材料制作单应力衬垫。
在本发明实施例中，步骤2可以根据实际需要进行设置，如不需要对NMOS和PMOS的应力进行相反调整，则该步骤可以省略。
步骤3、在所述半导体衬底200上形成层间介电层203，如图1C所示，所述层间介电层位于所述NMOS和所述PMOS之间的区域（即半导体衬底上NMOS和PMOS以外的区域），并与所述NMOS和PMOS的栅极的顶端保持水平。
具体地，步骤3可以通过如下示例性步骤来实现：
步骤3001、在所述半导体衬底上形成一层介电材料薄膜。
所述介电材料薄膜完全覆盖包括NMOS和PMOS的栅极顶部在内的所述半导体衬底的表面。形成所述层间介电层的方法，可以为CVD等。
步骤3002、对所述介电材料薄膜进行化学机械抛光（CMP），去除其高于所述NMOS和PMOS的栅极的部分，形成层间介电层203，形成的图形如图2C所示。
当然，层间介电层203还可以通过其他方法实现，在此不作限定。
其中，层间介电层203的作用在于，填平NMOS和PMOS之间的间隙，以使在后续形成的DSL的双衬垫（即第一应力层和第二应力层）在半导体衬底表面规则的形成并在NMOS和PMOS的交界位置实现良好接触。
并且，在本发明实施例中，步骤3和步骤2可以合并，即在所述步骤S103中，除形成层间介电层之外，还包括同时形成单应力衬垫的步骤，具体实现方法为：
首先，在所述半导体衬底200上形成一层单应力材料薄膜；
然后，在所述半导体衬底上（即所述单应力材料薄膜上）形成一层介电材料薄膜；
最后，对所述介电材料薄膜和所述单应力材料薄膜进行刻蚀或CMP，去除所述介电材料薄膜和所述单应力材料薄膜位于所述NMOS的栅极201A和PMOS的栅极201B的顶部的部分，形成层间介电层203和单应力衬垫202。
步骤4、在所述半导体衬底200上形成位于所述NMOS上方的第一应力层和位于所述PMOS上方的第二应力层。
其中，第一应力层为拉应力层，可以采用拉应力材料，比如拉伸应力的氮化硅制作；第二应力层为压应力层，可以采用压应力材料，比如压缩应力的氮化硅制作。
在本步骤中，在所述半导体衬底200上，形成双应力层（或称双应力衬垫），包括位于NMOS上方的第一应力层和位于所述PMOS上方的第二应力层。其中，所述第一应力层和所述第二应力层可以毗邻并且相交迭，也可以毗邻而不交迭，还可以不毗邻。
优选的，如图1D所示，所述第一应力层204A和所述第二应力层204B毗邻而不交迭。当第一应力层204A和第二应力层204B毗邻不交迭的情况下，可以使半导体衬底200的表面保持平坦，可以在后续工艺中形成其他膜层时减少CMP工艺。
更优选的，在所述第一应力层204A和所述第二应力层204B毗邻而不交迭的情况下，所述第一应力层204A和所述第二应力层204B毗邻的位置（即交界的位置）为：相邻的NMOS和PMOS之间中间区域，如图1D所示。此时，可以在充分发挥第一应力层204A和所述第二应力层204B的应力增强作用的同时，有效避免它们对另外的器件造成负面影响，即避免第一应力层204A施加拉应力于PMOS或避免第二应力层施加压应力于NMOS。如果毗邻的位置靠近NMOS，则第二应力层会施加压应力于NMOS，进而影响NMOS器件的性能，反之亦然。
具体地，一个实现步骤4的示例性方法，可以包括如下步骤：
步骤4001：在所述半导体衬底上形成一层第一应力薄膜，利用掩膜板刻蚀去除所述第一应力薄膜位于所述PMOS上方的部分以形成位于NMOS上方的第一应力层；
步骤4002：在所述半导体衬底上形成一层第二应力薄膜，利用另一掩膜板刻蚀去除所述第二应力薄膜位于所述NMOS上方的部分以形成位于PMOS上方的第二应力层；
其中，所述第二应力层与所述第一应力层可以毗邻且相交迭，可以毗邻而不交迭，还可以不毗邻。具体可以根据实际设计，通过设定上述两次刻蚀时分别使用的掩膜板的图案来实现。
其中，步骤4001与步骤4002的顺序可以互换。
在本发明实施例中，由于形成了层间介电层203，其填平了NMOS和PMOS之间的间隙，使在形成DSL前整个半导体器件的上表面保持平整，因此，保证了NMOS的第一应力层和PMOS的第二应力层可以在半导体衬底表面规则的形成，并可以在NMOS和PMOS的交界位置实现良好接触，因而可以更好的发挥DSL对应力的增强作用，提高器件的载流子迁移率，进而可以降低功耗提高速度。即，相对于现有技术中，双应力衬垫直接位于NMOS和PMOS的栅极结构的外侧，双应力衬垫的下方的轮廓不规则的情况，本发明实施例对双应力衬垫的下方通过增加层间介电层进行了平坦化处理，因而，在器件尺寸及NMOS和PMOS的间距不断减小的情况下，仍可实现NMOS的第一应力层和PMOS的第二应力层在NMOS和PMOS的交界位置的良好接触，提高了器件性能。
至此，通过不同于现有技术的方法，完成了半导体器件的双应力衬垫（即第一应力层和第二应力层）的制造，形成了不同于现有技术的半导体器件的结构。在完成上述步骤之后，本发明实施例还可以包括如下步骤。
步骤5、在所述半导体衬底200上形成一层另外的层间介电层。为便于区分，在此称之为第二层间介电层，而将上述步骤3中形成的层间介电层203记为第一层间介电层。
该第二层间介电层覆盖上述的第一应力层和第二应力层的表面，用于后续形成接触孔。形成该第二层间介电层的方法，可以为沉积法。由于前述步骤3已经形成了第一层间介电层203，因此，本步骤形成的第二层间介电层的厚度，可以小于传统工艺中的用于形成接触孔的层间介电层的厚度，以节省材料和工艺时间。
步骤6、刻蚀所述第二层间介电层及其下方的第一应力层和第二应力层、以及所述第一层间介电层203，以形成NMOS和PMOS的接触孔。
具体地，选用湿法刻蚀或干法刻蚀，对所述第二层间介电层及其下方的第一应力层和第二应力层、第一层间介电层203进行刻蚀，形成NMOS和PMOS的接触孔。示例性的，所述NMOS的接触孔，可以包括位于源极上方的方形接触孔以及位于漏极和栅极上方的共享接触孔（share contact hole），所述PMOS的接触孔与此类似，此处不再赘述。
在步骤6之后，还可以包括在接触孔内形成接触金属的步骤，具体实现方法可以为：在半导体衬底上沉积一层金属层（比如钨W），通过CMP去除接触孔之外的金属以形成接触金属。此外，后续还可包括形成金属停止层的步骤等等，此处不再赘述。
在本发明实施例中，比如在步骤2之前，或者，省略步骤2时在步骤3之前，还可能包括形成NMOS和PMOS的源极和漏极的步骤，具体的形成工艺可以采用现有技术中的离子注入、嵌入式锗硅等，此处不再赘述。
本发明实施例的半导体器件的制造方法，通过在形成双应力衬垫（DSL）之前在半导体衬底上形成层间介电层203，填平了NMOS和PMOS之间的间隙，使得在形成DSL前整个半导体器件的上表面保持平整，进而保证了NMOS的第一应力层和PMOS的第二应力层可以在半导体衬底表面规则的形成，并可以在NMOS和PMOS的交界位置实现良好接触，避免了双应力衬垫的不良，因此，可以更好的发挥DSL的应力增强作用，提高器件的载流子迁移率，降低了半导体器件的功耗并提高了半导体器件的速度。
参照图3，其中示出了本发明提出的半导体器件的制造方法中的一种典型方法的流程图，用于简要示出整个制造工艺的流程。该方法具体包括：
步骤S101：提供半导体衬底，所述半导体衬底包括用于形成NMOS的NMOS区和用于形成PMOS的PMOS区，以及所述NMOS的栅极与所述PMOS的栅极；
步骤S102：在所述半导体衬底上形成层间介电层，所述层间介电层位于所述NMOS和所述PMOS以外的区域，并与所述NMOS的栅极以及所述PMOS的栅极的顶端保持水平；
步骤S103：在所述半导体衬底上形成位于所述NMOS上方的第一应力层和位于所述PMOS上方的第二应力层。
实施例2
本发明实施例提供一种半导体器件，可以采用实施例1的方法制造。具体结构如下：
如图2D所述，本发明实施例的半导体器件，包括半导体衬底200和位于其上的NMOS和PMOS，其中，NMOS包括栅极201A，PMOS包括栅极201B；还包括层间介电层203、第一应力层204A和第二应力层204B。具体的，层间介电层203位于所述半导体衬底200上的所述NMOS和所述PMOS以外的区域，并与所述NMOS的栅极201A以及所述PMOS的栅极201B的顶端保持水平；第一应力层204A和第二应力层204B位于所述层间介电层203的上方，并且，所述第一应力层204A位于所述NMOS的上方，所述第二应力层204B位于所述PMOS的上方。
进一步的，所述NMOS的栅极与所述PMOS的栅极为金属栅极。
其中，所述第一应力层204A为拉应力层，所述第二应力层204B为压应力层。可选的，所述第一应力层204A的材料为拉伸应力的氮化硅，所述第二应力层204B的材料为压缩应力的氮化硅。
其中，所述第一应力层和所述第二应力层可以毗邻并且相交迭，也可以毗邻而不交迭，还可以不毗邻。优选的，如图2D所示，所述第一应力层和所述第二应力层在所述层间介电层的上方毗邻但不交迭。
更优选的，所述第一应力层和所述第二应力层毗邻的位置为：相邻的所述NMOS和PMOS之间的中间区域。
在本发明实施例中，所述半导体器件还可以包括位于所述半导体衬底与所述层间介电层之间的单应力衬垫202，如图2D所示，所述单应力衬垫202覆盖所述半导体衬底200除了所述NMOS的栅极201A的顶部和所述PMOS的栅极201B的顶部以外的区域。
其中，所述单应力衬垫为拉应力衬垫或压应力衬垫。
进一步的，所述半导体器件还可以包括位于所述第一应力层和所述第二应力层的表面的另一层间介电层，以及贯穿所述另一层间介电层和位于其下方的所述第一应力层或第二应力层以及所述层间介电层的所述NMOS和所述PMOS的接触孔。
关于本发明实施例的半导体器件的具体结构、相关结构（部件）的作用以及所使用的材料等内容，可以参考实施例1，在此不再赘述。
在本发明实施例中，由于在半导体器件中设置了层间介电层203，其填平了NMOS和PMOS之间的间隙形成了平整的器件表面，使得双应力衬垫即NMOS的第一应力层和PMOS的第二应力层在半导体衬底表面可以规则的形成，并可以在NMOS和PMOS的交界位置实现良好接触，因而更好的发挥了DSL对应力的增强作用，提高了半导体器件的载流子迁移率，进而降低了半导体器件的功耗提高了半导体器件的速度。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (25)

1.一种半导体器件的制造方法，其特征在于，所述方法包括：
步骤S101：提供半导体衬底，所述半导体衬底包括用于形成NMOS的NMOS区和用于形成PMOS的PMOS区，以及所述NMOS的栅极与所述PMOS的栅极；
步骤S102：在所述半导体衬底上形成层间介电层，所述层间介电层位于所述NMOS和所述PMOS以外的区域，并与所述NMOS的栅极以及所述PMOS的栅极的顶端保持水平；
步骤S103：在所述半导体衬底上形成位于所述NMOS上方的第一应力层和位于所述PMOS上方的第二应力层。
2.如权利要求1所述的半导体器件的制造方法，其特征在于，所述NMOS的栅极与所述PMOS的栅极为金属栅极。
3.如权利要求1所述的半导体器件的制造方法，其特征在于，所述步骤S102包括：
在所述半导体衬底上形成一层介电材料薄膜；
对所述介电材料薄膜进行化学机械抛光，去除所述介电材料薄膜高于所述NMOS的栅极和所述PMOS的栅极的部分。
4.如权利要求1所述的半导体器件的制造方法，其特征在于，所述步骤S103包括：
步骤S1031：在所述半导体衬底上形成一层第一应力薄膜，刻蚀去除所述第一应力薄膜位于所述PMOS上方的部分，以形成位于所述NMOS上方的第一应力层；
步骤S1032：在所述半导体衬垫上形成一层第二应力薄膜，刻蚀去除所述第二应力薄膜位于所述NMOS上方的部分，以形成位于所述PMOS上方的第二应力层；
其中，步骤S1031和S1032的顺序可以互换。
5.如权利要求1所述的半导体器件的制造方法，其特征在于，所述第一应力层为拉应力层，所述第二应力层为压应力层。
6.如权利要求1所述的半导体器件的制造方法，其特征在于，所述第一应力层的材料为拉伸应力的氮化硅，所述第二应力层的材料为压缩应力的氮化硅。
7.如权利要求1所述的半导体器件的制造方法，其特征在于，所述第一应力层和所述第二应力层毗邻而不交迭。
8.如权利要求7所述的半导体器件的制造方法，其特征在于，所述第一应力层和所述第二应力层毗邻的位置为：相邻的所述NMOS和PMOS之间的中间区域。
9.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S101和所述步骤S102之间，还包括在所述半导体衬底上形成单应力衬垫的步骤，所述单应力衬垫覆盖所述半导体衬底除了所述NMOS的栅极的顶部和所述PMOS的栅极的顶部以外的区域。
10.如权利要求9所述的半导体器件的制造方法，其特征在于，所述半导体衬底上形成单应力衬垫的步骤包括：
在所述半导体衬底上形成一层单应力材料薄膜；
对所述单应力材料薄膜进行CMP，去除所述单应力材料薄膜位于所述NMOS的栅极和所述PMOS的栅极顶部的部分。
11.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S102中，除形成层间介电层之外，还包括同时形成单应力衬垫的步骤，所述步骤S102包括：
在所述半导体衬底上形成一层单应力材料薄膜；
在所述单应力材料薄膜上形成一层介电材料薄膜；
对所述介电材料薄膜和所述单应力材料薄膜进行CMP，去除所述介电材料薄膜和所述单应力材料薄膜高于所述NMOS的栅极和所述PMOS的栅极的部分，以形成所述层间介电层和单应力衬垫。
12.如权利要求9至11任一项所述的半导体器件的制造方法，其特征在于，所述单应力衬垫为拉应力衬垫或压应力衬垫。
13.如权利要求1至8任一项所述的半导体器件的制造方法，其特征在于，在所述步骤S103之后还包括步骤S104：
在所述半导体衬底上的所述第一应力层和所述第二应力层的表面形成另一层间介电层。
14.如权利要求13所述的半导体器件的制造方法，其特征在于，在所述步骤S104之后还包括步骤S105：刻蚀所述另一层间介电层以及位于其下方的所述第一应力层、第二应力层和所述层间介电层，以形成所述NMOS和所述PMOS的接触孔。
15.如权利要求14所述的半导体器件的制造方法，其特征在于，所述NMOS的接触孔包括位于所述NMOS的源极上方的方形接触孔以及位于所述NMOS的漏极和栅极上方的共享接触孔，所述PMOS的接触孔包括位于所述PMOS的源极上方的方形接触孔以及位于所述PMOS的漏极和栅极上方的共享接触孔。
16.如权利要求14所述的半导体器件的制造方法，其特征在于，在所述步骤S105之后还包括步骤S106：在所述NMOS和所述PMOS的接触孔内形成接触金属。
17.一种半导体器件，包括半导体衬底和位于其上的NMOS和PMOS，其特征在于，还包括层间介电层、第一应力层和第二应力层；
所述层间介电层位于所述半导体衬底上的所述NMOS和所述PMOS以外的区域，并与所述NMOS的栅极的顶端以及所述PMOS的栅极的顶端保持水平；所述第一应力层和所述第二应力层位于所述层间介电层的上方，并且，所述第一应力层位于所述NMOS的上方，所述第二应力层位于所述PMOS的上方。
18.如权利要求17所述的半导体器件，其特征在于，所述NMOS的栅极与所述PMOS的栅极为金属栅极。
19.如权利要求17所述的半导体器件，其特征在于，所述第一应力层为拉应力层，所述第二应力层为压应力层。
20.如权利要求17所述的半导体器件，其特征在于，所述第一应力层的材料为拉伸应力的氮化硅，所述第二应力层的材料为压缩应力的氮化硅。
21.如权利要求17所述的半导体器件，其特征在于，所述第一应力层和所述第二应力层在所述层间介电层的上方毗邻但不交迭。
22.如权利要求21所述的半导体器件，其特征在于，所述第一应力层和所述第二应力层毗邻的位置为：相邻的所述NMOS和PMOS之间的中间区域。
23.如权利要求17至21任一项所述的半导体器件，其特征在于，所述半导体器件还包括位于所述半导体衬底与所述层间介电层之间的单应力衬垫，所述单应力衬垫覆盖所述半导体衬底除了所述NMOS的栅极的顶部和所述PMOS的栅极的顶部以外的区域。
24.如权利要求23所述的半导体器件，其特征在于，所述单应力衬垫为拉应力衬垫或压应力衬垫。
25.如权利要求17至21任一项所述的半导体器件，其特征在于，所述半导体器件还包括：位于所述第一应力层和所述第二应力层的表面的另一层间介电层，以及贯穿所述另一层间介电层和位于其下方的所述第一应力层或第二应力层以及所述层间介电层的所述NMOS和所述PMOS的接触孔。
CN201210382864.5A 2012-10-10 2012-10-10 一种半导体器件及其制造方法 Pending CN103730416A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210382864.5A CN103730416A (zh) 2012-10-10 2012-10-10 一种半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210382864.5A CN103730416A (zh) 2012-10-10 2012-10-10 一种半导体器件及其制造方法

Publications (1)

Publication Number Publication Date
CN103730416A true CN103730416A (zh) 2014-04-16

Family

ID=50454435

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210382864.5A Pending CN103730416A (zh) 2012-10-10 2012-10-10 一种半导体器件及其制造方法

Country Status (1)

Country Link
CN (1) CN103730416A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1449585A (zh) * 2000-11-22 2003-10-15 株式会社日立制作所 半导体器件及其制造方法
CN101320713A (zh) * 2007-06-05 2008-12-10 国际商业机器公司 半导体结构及其方法
US20090045466A1 (en) * 2005-09-21 2009-02-19 Nec Corporation Semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1449585A (zh) * 2000-11-22 2003-10-15 株式会社日立制作所 半导体器件及其制造方法
US20090045466A1 (en) * 2005-09-21 2009-02-19 Nec Corporation Semiconductor device
CN101320713A (zh) * 2007-06-05 2008-12-10 国际商业机器公司 半导体结构及其方法

Similar Documents

Publication Publication Date Title
CN101226941B (zh) 半导体结构及其制造方法
US7977202B2 (en) Reducing device performance drift caused by large spacings between active regions
KR20140095738A (ko) 트랜지스터 및 그 제조 방법
US9595578B2 (en) Undercut insulating regions for silicon-on-insulator device
US10008599B1 (en) Complementary metal oxide semiconductor device and method of forming the same
US9269791B2 (en) Multi-gate MOSFET with embedded isolation structures
US20130095619A1 (en) Performance and reducing variation of narrow channel devices
US20120061735A1 (en) Semiconductor device with stress trench isolation and method for forming the same
TW201929197A (zh) 製造具有抹除閘的分離閘快閃記憶體單元之方法
JP6360263B1 (ja) ５ボルトの論理デバイスを有する分割ゲート型メモリセルを形成する方法
WO2016161842A1 (zh) 横向扩散金属氧化物半导体场效应管及其制造方法
US10629734B2 (en) Fabricating method of fin structure with tensile stress and complementary FinFET structure
TW201738944A (zh) 閘極線結構製造用閘極遮罩的形成方法
US8936981B2 (en) Method for fabricating semiconductor device with mini SONOS cell
KR102014437B1 (ko) 다원화된 측벽 산화막 구조를 갖는 반도체 장치 및 그 제조 방법
CN103280459A (zh) 具有深槽结构的图形化应变nmos器件及其制作方法
CN105336703B (zh) 一种半导体器件的制作方法
JP2008010817A (ja) ナンドフラッシュメモリ素子の製造方法
CN103730416A (zh) 一种半导体器件及其制造方法
CN102983173B (zh) 具有槽型结构的应变nmosfet及其制作方法
CN104078361A (zh) Mos晶体管的制造方法
US8987789B2 (en) Transistors having stressed channel regions and methods of forming transistors having stressed channel regions
CN104347501B (zh) 半导体器件的形成方法
US20180315832A1 (en) Method for late differential soi thinning for improved fdsoi performance and hci optimization
JP5132943B2 (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20140416

RJ01 Rejection of invention patent application after publication