CN103718548A - 3d图像信号处理设备 - Google Patents
3d图像信号处理设备 Download PDFInfo
- Publication number
- CN103718548A CN103718548A CN201180072391.2A CN201180072391A CN103718548A CN 103718548 A CN103718548 A CN 103718548A CN 201180072391 A CN201180072391 A CN 201180072391A CN 103718548 A CN103718548 A CN 103718548A
- Authority
- CN
- China
- Prior art keywords
- signal
- clock
- circuit
- image signal
- eye image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N13/00—Stereoscopic video systems; Multi-view video systems; Details thereof
- H04N13/10—Processing, recording or transmission of stereoscopic or multi-view image signals
- H04N13/106—Processing image signals
- H04N13/156—Mixing image signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N13/00—Stereoscopic video systems; Multi-view video systems; Details thereof
- H04N13/10—Processing, recording or transmission of stereoscopic or multi-view image signals
- H04N13/106—Processing image signals
- H04N13/161—Encoding, multiplexing or demultiplexing different image signal components
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N13/00—Stereoscopic video systems; Multi-view video systems; Details thereof
- H04N13/10—Processing, recording or transmission of stereoscopic or multi-view image signals
- H04N13/194—Transmission of image signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N13/00—Stereoscopic video systems; Multi-view video systems; Details thereof
- H04N13/30—Image reproducers
- H04N13/398—Synchronisation thereof; Control thereof
Abstract
在3D显示中,当输入时钟的频率的两倍超过电影显示电路104的最大传输速率时,将时钟的倍增率从2x倍增降低,因此减小了输出水平总时钟数量。
Description
技术领域
本发明涉及一种3D(维)图像信号处理设备,具体地,涉及一种用于为每一帧组合左眼图像信号和右眼图像信号的3D图像信号处理设备。
背景技术
用于显示3D图像的电影投影仪是已知的(下文中将称其为“3D图像处理设备”)。
图1是3D投影仪的框图。
在图1中,3D投影仪包括用于接收左眼图像信号的输入终端101、用于接收右眼图像信号输入终端102、图像输入电路103以及电影显示电路104。
图像输入电路103从输入终端101接收左眼图像信号以及从输入终端102接收右眼图像信号。在这里,左眼图像信号的帧周期和右眼图像信号的帧周期是相同的。
图2是示出图像输入电路103的运算的框图。
图像输入电路103逐行交替地组合左眼图像信号201的一帧和右眼图像信号202的一帧,以产生输出图像信号203的一帧,所述输出图像信号203被输出到电影显示电路104。在这个过程中,图像输入电路103使得输出图像信号203的帧周期等于左眼图像信号201的帧周期以及右眼图像信号202的帧周期。
图像输入电路103典型地具有图3所示的配置,其包括用于接收左眼图像信号的图像输入电路103a、用于接收右眼图像信号的图像输入电路103b、用于将频率乘以2的诸如PLL等的时钟生成电路103c、行存储器103d和103e、用于生成输出定时的电路103f以及用于逐行地切换左眼图像和右眼图像的多路复用器103g。
左眼和右眼图像信号一旦被分别写入到行存储器103d和103e中,并且通过用于使输入时钟频率加倍的电路103c以两倍写入速度从那里读出。
包括水平和垂直同步信号和指示有效图像数据的信号的输入图像信号(左眼图像和右眼图像)的定时信号被输入到输出定时生成电路103f。
输出定时生成电路103f基于输入定时信号生成定时信号,形成具有输入垂直行的两倍数量的行的一帧,同时保持水平方向的时钟总数固定为输入的时钟总数,并且所述输出定时生成电路103f交替地切换要被输出的左眼图像的一行和右眼图像的一行。
这样,输出帧频率被设置为与输入帧频率相同,并且输出行频率被设置为输入行频率的两倍,因此能够输出3D图像。
然而,所述方案需要设置电影显示电路104的输入信号的频率,使得加倍的频率落入电影显示电路104可允许的传输速率。也就是说,限制了可显示的3D图像的分辨率和垂直同步的频率。
为了处理,通常使用该帧存储器103h,使得经由存储器接口电路103j,以由输出时钟生成电路103i生成的任意时钟频率,从帧存储器103h读出左眼图像和右眼图像,而不是取决于输入图像信号的时钟频率或者以电影显示电路104可允许的最大输入频率,并且输出定时生成电路103f输出信号,以便将水平时钟的数量和垂直行的数量调整为等于输入垂直频率。
发明内容
本发明所要解决的技术问题
使用帧存储器的方法可以处理任何输入信号定时,只要能够确定电影显示电路104中的水平和垂直消隐的最小值,而存在的问题是需要将高容量、高速度的存储器增加作为帧存储器以便处理高分辨率的图像信号。
本发明的目的是提供可以解决上述问题的3D图像信号处理设备。
用于解决技术问题的手段
根据本发明的3D图像信号处理设备是一种3D图像信号处理设备,所述3D图像信号处理设备:
接收用于左眼和右眼的多个图像信号,每一个图像信号包括时钟信号,并且每一个图像信号示出多个行,
将通过交替地组合一行左眼图像信号和一行右眼图像信号而形成的一帧输出图像信号输出到显示电路,以及
使所述显示电路显示每一帧的图像,
所述设备包括:
第一行存储装置,所述第一行存储装置用于存储所述左眼图像的每一行;
第二行存储装置,所述第二行存储装置用于存储所述右眼图像的每一行;
测量装置,所述测量装置用于测量被输入的左眼图像信号或者右眼图像信号中的时钟信号的频率;以及,
控制装置,当由所述测量装置测量出的时钟信号的频率高于所述显示电路的可允许的最大传输速率时,所述控制装置:
将用于输出图像信号的时钟信号的频率设置为小于输入信号的时钟信号的频率的两倍,其中,所述输出图像信号被用于分别从所述第一行存储装置和所述第二行存储装置中读出一行左眼图像信号和一行右眼图像信号,以及
将在所述输出图像信号的水平周期中所包含的用于输出图像信号的时钟信号的数量减少为小于在所述输入信号的水平周期中所包含的时钟信号的数量。
本发明的效果
根据本发明,能够处理超过显示电路的最大传输速率的3D图像输入信号而不增加任何的帧存储器。
附图说明
【图1】示出3D投影仪的框图。
【图2】图示图像输入电路103的运算的图。
【图3】示出图像输入电路103的一个示例的图。
【图4】示出图像输入电路103的另一个示例的图。
【图5】示出图像输入电路103-1的框图,作为本发明的一个示例性实施例的3D图像信号处理设备的示例。
【图6】示出运算电路4的一个示例的图。
【图7】示出本发明的另一个示例性实施例的图。
具体实施方式
下面将参照附图详细描述根据本发明的一个示例性实施例。
图5是示出图像输入电路103-1的框图,作为本发明的一个示例性实施例的3D图像信号处理设备的示例。在这里,图像输入电路103-1被用作图2所示的图像输入电路103。在图5中,与图3中相同的组件被分配相同的附图标记。
除了图3所示的配置之外,图像输入电路103-1包括输入图像信号时钟频率测量电路(第一测量装置)1,水平总时钟数量测量电路(第二测量装置)2,水平图像时钟数量测量电路(第三测量装置)3,运算电路(确定装置)4,倍增时钟生成电路(第一生成装置)5,诸如PLL等,以及输出定时生成电路(第二生成电路)6。在这里,水平总时钟数量测量电路2、水平图像时钟数量测量电路3、运算电路4、倍增时钟生成电路5,诸如PLL等以及输出定时生成电路6形成控制装置。
图像输入电路103-1接收左眼图像信号和右眼图像信号,以交替的方式逐行地组合左眼图像信号的一帧和右眼图像信号的一帧,以将输出图像信号的一帧输出到电影显示电路104。
时钟频率测量电路1测量输入信号中的时钟信号的频率,该输入信号为左眼图像信号或者右眼图像信号(在当前示例性实施例中是左眼图像信号)。
水平总时钟数量测量电路2基于输入信号中的时钟信号和水平同步信号测量第一总数量,具体地,在输入信号的水平周期期间的时钟信号的总数量。
水平总时钟数量测量电路3,基于输入信号中的指示具有其中存在的有效图像数据的有效图像周期的信号和时钟信号,测量第二总数量,具体地,是在有效图像周期中的时钟信号的总数量。
运算电路4基于由时钟信号测量电路1测量的时钟信号的频率、由水平总时钟数量测量电路2测量的第一总数量、水平图像时钟数量测量电路3测量的第二总数量、以及用于电影显示电路104的可允许的最大传输速率,确定时钟信号的倍增率以及作为输出图像信号的水平周期中的时钟信号的总数量的第三总数量。
倍增时钟生成电路5通过将输入信号中的时钟信号乘以由运算电路4确定的倍增率来生成倍增时钟,并且从行存储器103d和103e中以倍增时钟同步地读出左眼图像信号的一行和右眼图像信号的一行。
输出定时生成电路6,基于由运算电路4确定的第三总数量和输入信号中的定时信号,生成输出图像信号的定时信号。
多路复用器(输出装置)103g根据由输出定时信号生成电路6生成的输出图像信号的定时信号,交替地输出由倍增时钟生成电路5读出的左眼图像信号的一行和右眼图像信号的一行,来产生输出图像信号,并且向电影显示电路104输出该信号。
接下来将描述所述运算。
在图5中,时钟频率测量电路1测量输入图像信号的时钟频率,水平总时钟数量测量电路2基于作为定时信号的水平同步信号测量水平时钟的总数量,以及水平图像时钟数量测量电路3基于指示有效图像数据的信号测量水平图像时钟的数量。
来自上述测量电路的测量值被输入到运算电路4。运算电路4根据水平总时钟数量(第一总数量)和水平图像时钟数量(第二总图数量)的测量值确定输入时钟频率的倍增率是否需要改变,以及确定所述倍增率可以改变,从而设定倍增时钟生成电路5的倍增率。运算电路4还计算输出水平时钟的总数量(第三总数量),使得当倍增率降低时,输出行频率变成输入行频率的两倍。
基于计算得到的输出水平时钟的总数量,输出定时生成电路6生成用于电影显示电路104的定时信号。
在另一方面,左眼和右眼的图像信号由多路复用器MUX103g切换和输出,以来自倍增时钟生成电路5的输出时钟的速率交替地,逐行地读出用于左眼的一行和用于右眼的一行,在行存储器103d和103e中累加。
接下来将详细描述运算电路4。
由运算电路4计算的输出水平总时钟数量通过下面的公式确定。
输出水平总时钟数量=
输入水平总时钟测量值一(输入水平总时钟测量值×(2-倍增率)÷2)
在这里,计算结果必须是不包括小数的整数。
进一步地,输出水平总时钟数量必须等于或者大于水平图像时钟数量和由电影显示电路104需要的最小水平消隐值之和。
图6示出了用于计算上述需求的运算电路4的详细框图。
为了简单地描述,构造图6的配置使得,针对时钟被乘以2时超出了电影显示电路104最大传输速率的输入,倍增率被设置为1.8。
在图6中,比较电路41检查输入信号的时钟频率的测量值是否高于电影显示电路104最大传输速率的一半。
取代将该值乘以0.1=(2-1.8)÷2,除法电路42将水平总时钟数量的测量值除以10。比较电路43检查余数是否等于0,从而检测输出总时钟数量是否是整数。
在另一方面,减法电路44从水平总时钟数量的测量值减去通过将水平总时钟数量除以10获得的商,从而确定输出水平总时钟数量。比较电流45检测减法电路44的计算结果是否等于或者大于由加法电路46计算的值,即,水平图像时钟数量的测量值和电影显示电路104的水平消隐的最小值之和。
在这里,如果超过电影显示电路104的最大传输速率的一半的图像信号被输入,并且如果水平总时钟数量除以10时的余数是0,并且如果输出水平总时钟等于或者大于水平图像时钟数量和水平最小消隐值之和,则与电路47输出真(“H”)来将倍增率切换为1.8,并且多路复用器48的输出也被切换为1.8x倍增的输出。
当上述条件中的任一项没有被满足时,选择2x倍增,并且水平时钟数量以与输入信号的水平时钟数量相同的值被输出。
接下来,将描述本发明的另一个示例性实施例。
本发明的第二示例实施例的特征在于增加倍增时钟生成电路5的倍增值,同时通过与图5所示的相同的配置提供多个运算电路4来处理输入信号的增长数量。
图7示出了第二示例性实施例。
在图7所示的配置中,与图5和6所示的示例实施例进行比较,1.6x倍增被增加到倍增时钟生成电路5,使得可以从1.6x倍增、1.8x倍增和2x倍增中选择输出时钟。如果1.6x倍增的运算结果是真,那么1.6x倍增被选择;如果1.6x倍增的运算结果是假并且1.8x倍增的运算结果是真,那么1.8x倍增被选择;并且如果运算结果都是假,那么2x倍增被选择。结果,与仅仅包括两个倍增的情形进行比较,处理更高的输入时钟频率是可能的。
因为运算电路4随着倍增级数的增加而变得复杂,所以如果诸如CPU等的运算装置是可用的,那么CPU等的运算可被使用代替作为被包括在运算电路中的功能部分的电路。
正如到目前为止的描述中,当电影显示电路104的传输速率超过频率的上限时,通过测量输入的时钟频率以降低时钟倍增率和减少水平总时钟数量的加法电路,每一个上述示例性实施例的特征是能够在不使用任何额外的帧存储器的电影投影仪中在显示3D图像时支持高分辨率3D图像。
接下来将描述上述示例性实施例的效果。
根据上述每一个示例性实施例,如果输入时钟频率的两倍超过电影显示电路104的最大传输速率,则通过将时钟降低2x倍增并且因此减少输出水平总时钟数量,处理比现有技术中更高的输入时钟频率是可能的。结果,不需要增加任何的帧存储器,支持超过电影显示电路的最大传输速率的3D图像输入信号是可能的。
虽然是参照每一个示例性实施例来描述本发明,但是本发明不应该被限于上述示例性实施例。可以在本发明的范围内对本发明的结构和细节进行本领域技术人员可以理解的各种变化。
附图标记
103a,103b图像输入电路
1时钟频率测量电路
2水平总时钟测量电路
3水平图像时钟数量测量电路
4运算电路
5培增时钟生成电路
6输出定时生成电路
Claims (1)
1.一种3D图像信号处理设备,所述3D图像信号处理设备:
接收用于左眼和右眼的多个图像信号,每一个图像信号包括时钟信号,并且每一个图像信号示出多个行,
将通过交替地组合一行左眼图像信号和一行右眼图像信号而形成的一帧输出图像信号输出到显示电路,以及
使所述显示电路显示每一帧的图像,
所述设备包括:
第一行存储装置,所述第一行存储装置用于存储所述左眼图像的每一行;
第二行存储装置,所述第二行存储装置用于存储所述右眼图像的每一行;
测量装置,所述测量装置用于测量被输入的左眼图像信号或者右眼图像信号中的时钟信号的频率;以及,
控制装置,当由所述测量装置测量出的时钟信号的频率高于所述显示电路的可允许的最大传输速率时,所述控制装置:
将用于输出图像信号的时钟信号的频率设置为小于输入信号的时钟信号的频率的两倍,其中,所述输出图像信号被用于分别从所述第一行存储装置和所述第二行存储装置中读出一行左眼图像信号和一行右眼图像信号,以及
将在所述输出图像信号的水平周期中所包含的用于输出图像信号的时钟信号的数量减少为小于在所述输入信号的水平周期中所包含的时钟信号的数量。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2011/069425 WO2013030914A1 (ja) | 2011-08-29 | 2011-08-29 | 3d映像信号処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103718548A true CN103718548A (zh) | 2014-04-09 |
CN103718548B CN103718548B (zh) | 2016-04-20 |
Family
ID=47755469
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201180072391.2A Expired - Fee Related CN103718548B (zh) | 2011-08-29 | 2011-08-29 | 3d图像信号处理设备 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9247231B2 (zh) |
CN (1) | CN103718548B (zh) |
WO (1) | WO2013030914A1 (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104243964A (zh) * | 2014-09-12 | 2014-12-24 | 西安诺瓦电子科技有限公司 | 立体led显示控制系统及方法、显示控制卡 |
CN108616738A (zh) * | 2017-01-16 | 2018-10-02 | 翔升(上海)电子技术有限公司 | 用于无人机的图像处理方法、装置和系统 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101542586A (zh) * | 2007-02-08 | 2009-09-23 | Nec显示器解决方案株式会社 | 图像显示装置及其频率调整方法 |
JP2010034704A (ja) * | 2008-07-25 | 2010-02-12 | Sony Corp | 再生装置及び再生方法 |
WO2011039852A1 (ja) * | 2009-09-30 | 2011-04-07 | Necディスプレイソリューションズ株式会社 | 映像表示装置および映像表示方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5338166B2 (ja) * | 2008-07-16 | 2013-11-13 | ソニー株式会社 | 送信装置、立体画像データ送信方法、受信装置および立体画像データ受信方法 |
-
2011
- 2011-08-29 US US14/129,482 patent/US9247231B2/en active Active
- 2011-08-29 CN CN201180072391.2A patent/CN103718548B/zh not_active Expired - Fee Related
- 2011-08-29 WO PCT/JP2011/069425 patent/WO2013030914A1/ja active Application Filing
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101542586A (zh) * | 2007-02-08 | 2009-09-23 | Nec显示器解决方案株式会社 | 图像显示装置及其频率调整方法 |
JP2010034704A (ja) * | 2008-07-25 | 2010-02-12 | Sony Corp | 再生装置及び再生方法 |
WO2011039852A1 (ja) * | 2009-09-30 | 2011-04-07 | Necディスプレイソリューションズ株式会社 | 映像表示装置および映像表示方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104243964A (zh) * | 2014-09-12 | 2014-12-24 | 西安诺瓦电子科技有限公司 | 立体led显示控制系统及方法、显示控制卡 |
CN108616738A (zh) * | 2017-01-16 | 2018-10-02 | 翔升(上海)电子技术有限公司 | 用于无人机的图像处理方法、装置和系统 |
Also Published As
Publication number | Publication date |
---|---|
US20140146138A1 (en) | 2014-05-29 |
WO2013030914A1 (ja) | 2013-03-07 |
US9247231B2 (en) | 2016-01-26 |
CN103718548B (zh) | 2016-04-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100557677C (zh) | 显示系统中不用外部存储器来变换帧速率的装置和方法 | |
KR101642849B1 (ko) | 구동 장치의 동기화 방법 및 이를 수행하기 위한 표시 장치 | |
TW322675B (zh) | ||
CN101491090B (zh) | 用于同步显示流的方法和系统 | |
KR20100000777A (ko) | 표시장치 | |
KR940005154A (ko) | 화상 데이타 변환처리장치 및 그를 갖는 정보 처리 장치 | |
US20220014649A1 (en) | Scaler, display device and associated data processing method | |
JP5241638B2 (ja) | 表示制御装置 | |
KR20130036783A (ko) | 디스플레이 드라이버의 동작 방법, 상기 디스플레이 드라이버를 제어하기 위한 호스트, 및 이들을 포함하는 시스템 | |
US20040046773A1 (en) | Resolution conversion device and method, and information processing apparatus | |
CN103718548B (zh) | 3d图像信号处理设备 | |
CN101789234A (zh) | 数字图像缩放处理方法及集成系统 | |
CN101651813A (zh) | 驱动显示装置的方法以及使用该方法的显示装置驱动电路 | |
JP5849724B2 (ja) | 映像取得装置及び方法 | |
JP5318811B2 (ja) | 2次元/3次元映像処理装置および映像表示装置 | |
CN101483771A (zh) | 提升帧速率的方法与装置 | |
JP5106893B2 (ja) | 表示装置 | |
JP3911862B2 (ja) | ピクセルクロック信号生成装置および同期信号生成装置 | |
US6806914B1 (en) | Method and apparatus for changing the size of image | |
US8130232B2 (en) | Drawing control method, drawing control apparatus, and drawing control system for embedded system | |
US10373582B2 (en) | Display control device and control method therewith | |
CN114982250A (zh) | 信号处理方法及装置、显示装置 | |
JP2010119081A (ja) | 動画像処理装置およびそれを用いたビデオカメラ装置 | |
CN100555404C (zh) | 影像调整电路及其内插电路与内插方法 | |
JP5446427B2 (ja) | 画像処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CP01 | Change in the name or title of a patent holder |
Address after: Tokyo, Japan Patentee after: Sharp NEC display solutions Co.,Ltd. Address before: Tokyo, Japan Patentee before: NEC DISPLAY SOLUTIONS, Ltd. |
|
CP01 | Change in the name or title of a patent holder | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20160420 |
|
CF01 | Termination of patent right due to non-payment of annual fee |