CN103714849A - 一种用于可编程芯片的可编程存储单元 - Google Patents
一种用于可编程芯片的可编程存储单元 Download PDFInfo
- Publication number
- CN103714849A CN103714849A CN201310745644.9A CN201310745644A CN103714849A CN 103714849 A CN103714849 A CN 103714849A CN 201310745644 A CN201310745644 A CN 201310745644A CN 103714849 A CN103714849 A CN 103714849A
- Authority
- CN
- China
- Prior art keywords
- switch module
- module
- memory cell
- output
- programmable memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000003860 storage Methods 0.000 title abstract description 13
- 230000008878 coupling Effects 0.000 claims description 20
- 238000010168 coupling process Methods 0.000 claims description 20
- 238000005859 coupling reaction Methods 0.000 claims description 20
- 239000004065 semiconductor Substances 0.000 claims description 18
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 10
- 229910052760 oxygen Inorganic materials 0.000 claims description 10
- 239000001301 oxygen Substances 0.000 claims description 10
- 238000012795 verification Methods 0.000 claims description 10
- 238000000034 method Methods 0.000 description 22
- 238000010586 diagram Methods 0.000 description 18
- 230000006870 function Effects 0.000 description 12
- 238000007667 floating Methods 0.000 description 8
- 230000005855 radiation Effects 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 5
- 239000002245 particle Substances 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000002800 charge carrier Substances 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 230000005670 electromagnetic radiation Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 241001269238 Data Species 0.000 description 1
- FEWHDZOJQQLPEN-UHFFFAOYSA-N [O].[N].[O] Chemical compound [O].[N].[O] FEWHDZOJQQLPEN-UHFFFAOYSA-N 0.000 description 1
- IZJSTXINDUKPRP-UHFFFAOYSA-N aluminum lead Chemical compound [Al].[Pb] IZJSTXINDUKPRP-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000739 chaotic effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000006880 cross-coupling reaction Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Landscapes
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明提供一种用于可编程芯片的可编程存储单元，该电路包括第一反熔丝模块、第二反熔丝模块、第一开关模块、第二开关模块和保护模块；第一反熔丝模块的一端与编程线端相连接，第一反熔丝模块的另一端与第一开关模块的一端以及保护模块的第一输入端相连接，第一开关模块的另一端与第一保护端相连接，第二反熔丝模块的一端与编程线端相连接，第二反熔丝模块的另一端与第二开关模块的一端以及保护模块的第二输入端相连接，第二开关模块的另一端与第二保护端相连接，保护模块的输出端为可编程存储单元的公共输出端。通过以上技术方案，解决了现有可编程存储单元安全性、可靠性较低的问题。
Description
技术领域
本发明涉及集成电路设计，尤其涉及一种用于可编程芯片的可编程存储单元。
背景技术
可编程芯片是由可配置逻辑块组成的，通过不同的配置数据对可配置逻辑块及互连资源进行配置，以实现特定逻辑功能的数字集成电路。可编程芯片按配置数据的存储方法可分为以下几类：
1.基于SRAM(静态随机存取存储器)工艺进行配置的可编程芯片，是指一种以SRAM单元作为配置存储器，使可编程芯片实现特定功能的器件。这种类型器件的最大优点是可以重复配置，新的设计可以很快地实现并验证，能够容纳设计标准和协议的变化。此外，SRAM单元的制造采用标准的CMOS技术，并不需要做专门处理。其缺点有：(1)系统每次上电时都需要重新配置，配置数据在系统断电后消失，需要使用专门的外部存储器件存储配置数据，这增加了成本和面积开销；(2)用于对器件编程的配置文件是存储在某种形式的外部存储器中的，数据的安全性难以得到保障；(3)在辐射环境下(主要包括太阳的电磁辐射及粒子辐射)，基于SRAM器件的配置单元受到单粒子轰击后可能会发生翻转，从而导致可编程芯片功能出现紊乱。
2.基于FLASH（快闪电擦除可编程只读存储器）工艺进行配置的可编程芯片，是指将配置数据先写入到FLASH元件中，系统上电后，通过FLASH元件配置存储器SRAM，使可编程芯片实现特定功能。此种技术使得器件拥有与反熔丝一样的非易失性，即系统上电后器件可以立刻运行。此外，可以使用FLASH单元重配置器件，结合了SRAM型可编程芯片和反熔丝型可编程芯片的优点。但是其缺点也是显而易见的，其缺点有：(1)FLASH型的可编程芯片功耗比SRAM型和反熔丝型的可编程芯片的功耗都要大；(2)存储在FLASH元件中的数据会随着时间推移发生丢失；(3)在辐射环境下依旧容易发生软错误。
3.基于反熔丝技术进行配置的可编程芯片，是指以反熔丝单元作为配置存储器的可编程芯片器件，在编程时，直接将配置数据写入到反熔丝配置存储单元，以使可编程芯片器件实现特定的逻辑功能。这种器件有以下特点：(1)用于存储配置数据的反熔丝单元是OTP(One Time Programmable，一次可编程)的，即器件不能被重复编程。(2)这种器件都是非易失性的，即数据在系统断电时仍然可以保持，所以此类器件不需要外部的存储芯片来存放配置数据。(3)这种器件具有的天生的抗辐射能力(在电磁辐射环境中数据不会发生改变)，所以这种类型的器件广泛应用于军事和宇航应用领域。反熔丝器件最大的缺点是一次可编程特性，一旦已经对其编程结束，器件的功能已经确定，无法重复编程其它设计。目前，OTP类型的存储器主要分为三种：
一是浮栅结构，两层薄氧化层形成两组电容，下面一个栅极即为浮栅，编程时，在控制栅极加载高电压，漏端加载低电压，漏端电子通过浮栅下氧化层注入浮栅，浮栅晶体管的阈值电压随浮栅电荷变化；需要擦除数据时，在漏端加载高压，控制栅加载低压，浮栅晶体管的阈值电压即可恢复到编程之前。这种结构的缺点是存储数据在辐射环境下依然有可能发生软错误，随着时间的推移，浮栅上的电荷会逐渐消失，所以其不能永久保持数据。
二是ONO和MTM型反熔丝结构，这两种反熔丝结构均引入了特殊的工艺，其中，ONO(氧-氮-氧)型反熔丝结构是由上下两层经掺杂的多晶硅和ONO复合层组成电容结构。多晶硅为极板，电压通过铝引线加到极板上，ONO复合层为介质。在工作电压下，电容阻断电流通过，即形成off-state(闭合)状态；当加上编程电压后，电容击穿，电流通过，即形成on-state(导通)状态。MTM(Metal toMetal)型反熔丝结构，反熔丝开关构建在两层金属之间，反熔丝材料由非晶硅层和电介质层构成。反熔丝夹在顶层金属和用来连接底层金属的过孔塞（via-plug）之间。反熔丝的尺寸基本上由过孔尺寸确定。采用先进工艺/特征尺寸缩小的更小的过孔尺寸将减小反熔丝尺寸，从而减小互连电容，因此改进速度能和标准CMOS工艺同步。这两种存储器件在制备过程中引入了额外的工艺，具有面积小、编程电阻小、速度快等优点，但同时存在两个很大的问题：一是产量很小，所以成本极高；二是工艺线的流程比较复杂，所以在性能上与通用工艺线存在较大差距。
三是栅氧击穿型反熔丝结构，该结构由编程管、保护管和选择管组成，最上面的MOS管是击穿管，击穿管可以采用NMOS或者PMOS实现。对于NMOS管结构，源漏相连接于地，与栅极形成电容结构，编程时栅极施加高压，当电荷积累到一定值时，形成导电通道，导致栅氧化层短路发生击穿。PMOS管存储单元采用栅极接地，源漏短接并加载编程电压。中间的MOS管是保护管，保护管的作用是钳制编程电流，防止击穿管击穿时产生的大电流破坏选择管。最下面的MOS管是选择管，用于决定该单元是否进行编程或读取操作。这种结构一般用于OTP存储器设计，用于可编程芯片配置存储单元时存在致命的问题：只能写入数据“1”，数据“0”用悬空态表征。写入数据“0”时，在辐射环境下极易发生软错误，导致配置数据发生翻转。
综上所述，现有技术在用于可编程芯片配置存储单元时，在配置数据的可靠性、安全性、抗辐射特性、工艺实现方面均存在致命的缺点。
发明内容
本发明提供一种用于可编程芯片的可编程存储单元，解决了现有技术中可编程存储单元安全性、可靠性偏低的技术问题。
一种可编程存储单元，包括第一反熔丝模块、第二反熔丝模块、第一开关模块、第二开关模块和保护模块；所述第一反熔丝模块的一端与编程线端相连接，所述第一反熔丝模块的另一端与所述第一开关模块的一端以及所述保护模块的第一输入端相连接，所述第一开关模块的另一端与第一保护端相连接，所述第二反熔丝模块的一端与所述编程线端相连接，所述第二反熔丝模块的另一端与所述第二开关模块的一端以及所述保护模块的第二输入端相连接，所述第二开关模块的另一端与第二保护端相连接，所述保护模块的输出端为所述可编程存储单元的公共输出端。
进一步地，
当需要配置数据1时，所述编程线端配置为编程电压，所述第一反熔丝模块与所述第二反熔丝模块处于关闭状态，所述第一开关模块与所述第二开关模块打开，所述保护模块关闭，所述第一保护端输入为低电平，所述第二保护端输入为高电平；
当需要配置数据0时，所述编程线端配置为编程电压，所述第一反熔丝模块与所述第二反熔丝模块处于关闭状态，所述第一开关模块与所述第二开关模块打开，所述保护模块关闭，所述第一保护端输入为高电平，所述第二保护端输入为低电平。
进一步地，
当配置数据1之后进入校验状态时，所述编程线端配置为工作电压，所述第一反熔丝模块与所述编程线端永久连接，所述第二反熔丝模块处于关闭状态，所述第一开关模块与所述第二开关模块打开，所述保护模块打开，若配置成功，所述第一保护端输出为高电平，所述第二保护端输出为低电平；
当配置数据0之后进入校验状态时，所述编程线端配置为工作电压，所述第一反熔丝模块处于关闭状态，所述第二反熔丝模块与所述编程线端永久连接，所述第一开关模块与所述第二开关模块打开，所述保护模块打开，若配置成功，所述第一保护端输出为低电平，所述第二保护端输出为高电平。
进一步地，
当配置数据1之后进入工作状态时，所述编程线端配置为工作电压，所述第一反熔丝模块与所述编程线端永久连接，所述第二反熔丝模块处于关闭状态，所述第一开关模块与所述第二开关模块关闭，所述保护模块打开，所述可编程存储单元的公共输出端输出为高电平；
当配置数据0之后进入工作状态时，所述编程线端配置为工作电压，所述第一反熔丝模块处于关闭状态，所述第二反熔丝模块与所述编程线端永久连接，所述第一开关模块与所述第二开关模块关闭，所述保护模块打开，所述可编程存储单元的公共输出端输出为低电平。
进一步地，所述保护模块包括第三开关模块、第四开关模块以及耦合模块，所述耦合模块的电路结构包括以下方式一或方式二：
方式一：；所述第三开关模块的一端为所述保护模块的第一输入端，所述第四开关模块的一端为所述保护模块的第二输入端，所述第三开关模块、第四开关模块的另一端通过所述第五开关模块连接至地；
方式二：所述耦合模块包括第五开关模块和第六开关模块；所述第三开关模块的一端为所述保护模块的第一输入端，所述第三开关模块的另一端分别与所述第五开关模块、所述第六开关模块的一端相连接，所述第四开关模块的一端为所述保护模块的第二输入端，所述第四开关模块的另一端分别与所述第五开关模块、所述第六开关模块的一端相连接，所述第五开关模块、第六开关模块的另一端连接至地。
进一步地，所述第三开关模块的另一端为所述可编程存储单元的公共输出端；
当所述耦合模块的电路结构为所述方式一时，若配置数据1之后进入工作状态，所述第三开关模块与所述第四开关模块打开，所述第五开关模块关闭，所述可编程存储单元的公共输出端输出为高电平；若配置数据0之后进入工作状态，所述第三开关模块、所述第四开关模块与所述第五开关模块打开，所述可编程存储单元的公共输出端输出为低电平；
当所述耦合模块的电路结构为所述方式二时，若配置数据1之后进入工作状态，所述第三开关模块、所述第四开关模块与所述第六开关模块打开，所述第五开关模块关闭，所述可编程存储单元的公共输出端输出为高电平；若配置数据0之后进入工作状态，所述第三开关模块、所述第四开关模块与所述第五开关模块打开，所述第六开关模块关闭，所述可编程存储单元的公共输出端输出为低电平。
进一步地，所述第四开关模块的另一端为所述可编程存储单元的公共输出端；
当所述耦合模块的电路结构为所述方式一时，若配置数据1之后进入工作状态，所述第三开关模块、所述第四开关模块与第五开关模块打开，所述可编程存储单元的公共输出端输出为高电平；若配置数据0之后进入工作状态，所述第三开关模块与所述第四开关模块打开，所述第五开关模块关闭，所述可编程存储单元的公共输出端输出为低电平；
当所述耦合模块的电路结构为所述方式二时，若配置数据1之后进入工作状态，所述第三开关模块、所述第四开关模块与第六开关模块打开，所述第五开关模块关闭，所述可编程存储单元的公共输出端输出为高电平；若配置数据0之后进入工作状态时，所述第三开关模块、所述第四开关模块与所述第五开关模块打开，所述第六开关模块关闭，所述可编程存储单元的公共输出端输出为低电平。
进一步地，所述可编程存储单元的公共输出端连接一互连开关，所述可编程存储单元的公共输出端的电位用于控制所述互连开关的打开和关闭，所述公共输出端输出为高电平时，所述互连开关打开，所述公共输出端输出为低电平时，所述互连开关关闭。
进一步地，所述可编程存储单元的公共输出端包括一反相器，所述反相器连接一互连开关，所述可编程存储单元的公共输出端的电位用于控制所述互连开关的打开和关闭，所述输出端输出为高电平时，所述互连开关打开，所述输出端输出为低电平时，所述互连开关关闭。
进一步地，所述第一反熔丝模块为第一栅氧可击穿型MOS管，所述第二反熔丝模块为第二栅氧可击穿型MOS管，所述第一开关模块、所述第二开关模块为MOS管。
本发明提供一种用于可编程芯片的可编程存储单元，该可编程存储单元在需要配置数据1时，第一反熔丝模块被编程为与编程线端永久连接；该可编程存储单元在需要配置数据0时，第二反熔丝模块被编程为与编程线端永久连接。
本发明具有以下优点：
(1)采用固定电位表示编程存储数据1和0，具有较高的可靠性；
(2)本电路具有互锁能力，消除了编程存储数据因外界环境干扰发生软错误的问题；
(3)本电路采用标准CMOS工艺，工艺实现难度较低；
(4)编程前后的MOS管无明显区别，使得用户设计的数据具有高度的安全性、保密性。
因此，本发明提供的一种用于可编程芯片的可编程存储单元的数据安全性、保密性、可靠性较高，且降低了功耗，尤其适用于数据安全性、保密性、可靠性、功耗要求很高的应用场合。
附图说明
图1为本发明一实施例提供的用于可编程芯片的可编程存储单元的示意图；
图2为本发明一实施例提供的用于可编程芯片的可编程存储单元在编程状态下，编程存储数据为1时的等效电路图；
图3为本发明一实施例提供的用于可编程芯片的可编程存储单元在编程状态下，编程存储数据为0时的等效电路图；
图4为本发明一实施例提供的用于可编程芯片的可编程存储单元在工作状态下，编程存储数据为1时的等效电路图；
图5为本发明一实施例提供的用于可编程芯片的可编程存储单元在工作状态下，编程存储数据为0时的等效电路图；
图6为本发明一实施例提供的用于可编程芯片的可编程存储单元编程存储数据为1时的时序波形图；
图7为本发明一实施例提供的用于可编程芯片的可编程存储单元编程存储数据为0时的时序波形图；
图8为本发明另一实施例提供的用于可编程芯片的可编程存储单元的示意图；
图9为本发明另一实施例提供的用于可编程芯片的可编程存储单元的示意图；
图10为本发明另一实施例提供的用于可编程芯片的可编程存储单元的示意图；
图11为本发明另一实施例提供的用于可编程芯片的可编程存储单元的示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例只是本发明中一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
下面通过具体实施方式结合附图对本发明作进一步详细说明。
图1为本发明一实施例提供的可编程存储单元的示意图，如图1所示，该一种用于可编程芯片的可编程存储单元是基于标准CMOS（ComplementaryMetal Oxide Semiconductor，互补金属氧化物半导体）工艺的交叉耦合型一次性可编程芯片的可编程存储单元，该可编程存储单元用到的几种电压如表1所示。
表1
| 电压名称 | 功能描述 | 电压范围 |
| VPGM | 编程管编程电压 | 7V-9V |
| VWORK | 编程管工作电压 | 1.8V-3.3V |
| VDD可编程芯片内核工作电压 | 1.8V |
| VPGM_BL在编程模式下的端口电压 | 5V-7V |
为了更加准确地说明该可编程存储单元中各个模块的工作状态，对各个模块的工作状态作统一描述，统一使用“打开/关闭”来描述各个模块的使用状态，其中，打开对应导通，即该模块两端电路连接；关闭对应关断，即该模块两端电路断开。
该可编程存储单元包括第一反熔丝模块M0、第二反熔丝模块M1、第一开关模块M6、第二开关模块M7和保护模块。第一反熔丝模块M0的一端与编程线端PL相连接，第一反熔丝模块M0的另一端与第一开关模块M6的一端以及保护模块的第一输入端相连接，第一开关模块M6的另一端与第一保护端BL_1相连接，第二反熔丝模块M1的一端与编程线端PL相连接，第二反熔丝模块M1的另一端与第二开关模块M7的一端以及保护模块的第二输入端相连接，第二开关模块M7的另一端与第二保护端BL_0相连接，保护模块的输出端为该可编程存储单元的公共输出端。在该可编程存储单元配置数据1后，第一反熔丝模块M0被编程为与编程线端PL永久连接；在该可编程存储单元配置数据0后，第二反熔丝模块M1被编程为与编程线端PL永久连接。该可编程存储单元由于一次编程后，第一反熔丝单元M0或者第二反熔丝单元M1就会被击穿，从而形成电阻连接，因此，该可编程存储单元为一次编程单元电路。
在上述技术方案中，第一反熔丝模块M0、第二反熔丝模块M1、第一开关模块M6和第二开关模块M7均为NMOS管(N型金属氧化物场效应管，带负电的电子作为载流子，NMOS管在栅极加高电平1时导通，加低电平0时关断)，其中，第一反熔丝模块M0、第二反熔丝模块M1为栅氧可击穿型的MOS管，称为编程管，它们的源漏极均接在一起，在该栅氧可击穿型MOS管栅极加载一定高压后，在MOS管两端形成电压差，可使其栅极和源漏极穿通，击穿后形成电阻连接。
在上述技术方案中，第一反熔丝模块M0的栅极、第二反熔丝模块M1的栅极均连接至编程线端PL，该编程线端PL即为编程线，该编程线PL上的电压是可调节的，当需要配置数据时，该编程线PL上的电压切换为编程电压VPGM，该编程电压一般比正常电源电压高；当配置数据之后进入工作状态时，该编程线PL上的电压切换为工作电压VWORK。
在上述技术方案中，第一开关模块M6的漏极与第一反熔丝模块M0的源漏极相连接，第二开关模块M7的漏极与第二反熔丝模块M1的源漏极相连接。第一开关模块M6的源极与第一保护端BL_1相连接，第二开关模块M7的源极与第二保护端BL_0相连接，其中，BL_1和BL_0为双端口位线，也即双向数据线，在编程模式下，作为配置数据的输入口；在校验模式下，作为配置数据的输出口。第一开关模块M6、第二开关模块M7的栅极均连接至字线WL，也即地址线，该第一开关模块M6与第二开关模块M7也为字线选择管，由字线译码信号WL控制，该字线译码信号WL在该可编程存储单元编程或校验时，使第一开关模块M6、第二开关模块M7被选择打开；该字线译码信号WL在该可编程存储单元工作时，使第一开关模块M6、第二开关模块M7被选择关闭。
在上述技术方案中，第一反熔丝模块M0的源漏极连接至保护模块的第一输入端，第二反熔丝模块M1的源漏极连接至保护模块的第二输入端，该保护模块由信号EN控制，该信号EN为保护管使能端，在该可编程存储单元编程时配置为低电平，在该可编程存储单元工作时配置为高电平。
在上述技术方案中，该保护模块具有互锁能力，包括第三开关模块M2、第四开关模块M3、以及耦合模块，该耦合模块包括第五开关模块M4和第六开关模块M5，且均为NMOS管，信号EN通过第三开关模块M2、第四开关模块M3的栅极控制该保护模块，第三开关模块M2、第四开关模块M3也即编程保护管，防止在编程过程中，编程电压烧毁第五开关模块M4和第六开关模块M5，第三开关模块M2的源极为保护模块的第一输入端，第三开关模块M2的漏极分别与第五开关模块M4的漏极、第六开关模块M5的栅极相连接，第四开关模块M3的漏极为保护模块的第二输入端，第四开关模块M3的源极分别与第五开关模块M4的栅极、第六开关模块M5的漏极相连接，第五开关模块M4、第六开关模块M5的源极连接至地。
在上述技术方案中，保护模块的输出端为该可编程存储单元的公共输出端，当该公共输出端连接至第四开关模块M3的源极，即如图1所示A点处时，该公共输出端包括一反相器电路，该反相器电路结构包括但不局限于下述结构：第七开关模块M8和第八开关模块M9，其中，第七开关模块M8为PMOS管(P型金属氧化物场效应管，带正电的空穴作为载流子，PMOS管在栅极加低电平0时导通，加高电平1时关断)，第八开关模块M9为NMOS管，保护模块的输出端分别连接至第七开关模块M8、第八开关模块M9的栅极，第七开关模块M8的源极与第八开关模块M9的漏极相连接，第七开关模块M8的漏极连接至可编程芯片内核电源VDD，第八开关模块M9的源极连接至地，其作用是为整形滤波并提供配置功能所需的驱动能力，该保护编码的输出端连接至反相器电路的输入端，反相器电路的输出端通过配置数据输出端CFG连接一互连开关，即通过CFG端的输出信号控制可编程芯片布线路由或逻辑功能实现，该互连开关由M10构成，该M10是可编程芯片互连开关管或信号通路控制管，用于实现特定的互连路由通路或构建用户特定的逻辑电路功能，该可编程存储单元的公共输出端的电位用于控制互连开关的打开和关闭，公共输出端输出为高电平时，互连开关打开，公共输出端输出为低电平时，互连开关关闭。
在上述技术方案中，在需要配置数据状态下，信号EN置为低电平，第三开关模块M2、第四开关模块M3均关闭，从而关闭保护模块。该可编程存储单元经字线位线地址译码电路选中后开始编程，此时，当可编程芯片中某一可编程存储单元被选中进行编程操作时，字线译码信号WL跳变为高电平，第一开关模块M6、第二开关模块M7打开，被选中的可编程存储单元对应的编程线端PL也跳变为高电平，并且此时高电平为编程电压VPGM，第一反熔丝模块M0与第二反熔丝模块M1处于关闭状态。第一保护端BL_1和第二保护端BL_0的电压决定了写入该可编程存储单元的值。可编程芯片中其它未选中的可配置存储单元的字线译码信号WL、编程线端PL均为低电平。
当该可编程存储单元需要配置数据1时，如图2为该可编程存储单元在编程状态下，编程存储数据为1时的等效电路图，第一保护端BL_1输入为低电平0，第二保护端BL_0输入为高电平VPGM_BL，为避免误编程，此高电平一般与编程电压VPGM相当。
当该可编程存储单元需要配置数据0时，如图3为该可编程存储单元在编程状态下，编程存储数据为0时的等效电路图，第一保护端BL_1输入为高电平VPGM_BL，第二保护端BL_0输入为低电平0。
在上述技术方案中，在该可配置存储单元编程结束后，进行数据读取操作，进入校验状态以确认配置数据已经正确写入该可配置存储单元中。此时，将编程线端PL上的电压由编程电压VPGM切换到工作电压VWORK，信号EN置为高电平，第三开关模块M2、第四开关模块M3均打开，从而打开保护模块，字线译码信号WL为高电平，第一开关模块M6、第二开关模块M7打开，将写入的数据读取到第一保护端BL_1和第二保护端BL_0上，通过数据校验电路判断写入配置存储单元的值是否正确。
当配置数据1之后进入校验状态时，第一反熔丝模块M0被击穿后形成电阻，与编程线端PL永久连接，第二反熔丝模块M1处于关闭状态，若配置数据成功，则第一保护端BL_1输出为高电平，第二保护端BL_0输出为低电平。
当配置数据0之后进入校验状态时，第一反熔丝模块M0处于关闭状态，第二反熔丝模块M1被击穿后形成电阻，与编程线端PL永久连接，若配置数据成功，则第一保护端BL_1输出为低电平，第二保护端BL_0输出为高电平。
在上述技术方案中，在所有单元编程结束后，并且读取的数据显示编程成功后，进入工作状态。此时，所有单元的编程线端PL上的编程电压VPGM切换为工作电压VWORK，所有单元字线译码信号WL置为低电平，关闭第一开关模块M6和第二开关模块M7，信号EN置为高电平，打开保护模块，第三开关模块M2、第四开关模块M3打开。此时，第一反熔丝模块M0、第二反熔丝模块M1根据此前编程写入的数据处于打开状态或者处于关闭状态。
当配置数据1之后进入工作状态时，如图4为该可编程存储单元在工作状态下，编程存储数据为1时的等效电路图，第一反熔丝模块M0已被栅氧击穿形成电阻，并与编程线端PL永久连接，第二反熔丝模块M1未被击穿从而处于关闭状态，该可编程存储单元的公共输出端输出为高电平，互连开关M10打开。
当配置数据0之后进入工作状态时，如图5为该可编程存储单元在工作状态下，编程存储数据为0时的等效电路图，第一反熔丝模块M0未被击穿从而处于关闭状态，第二反熔丝模块M1已被栅氧击穿形成电阻，并与编程线端PL永久连接，该可编程存储单元的公共输出端输出为低电平，互连开关M10关闭。
图6为该可编程存储单元编程存储数据为1时的时序波形图，如图6所示，在编程模式下，编程线端PL为高电平，字线译码信号WL为高电平，保护管使能端信号EN为低电平，第一保护端BL_1输入为低电平，第二保护端BL_0输入为高电平，当编程线端PL、字线译码信号WL由高电平跳变为低电平时，则该可编程存储单元编程结束。在读取（校验）模式下，编程线端PL为高电平，字线译码信号WL为高电平，保护管使能端信号EN为高电平，第一保护端BL_1输入为高电平，第二保护端BL_0输入为低电平。在工作模式下，编程线端PL为高电平，字线译码信号WL为低电平，保护管使能端信号EN为高电平，第一保护端BL_1、第二保护端BL_0均为低电平。
图7为该可编程存储单元编程存储数据为0时的时序波形图，如图7所示，在编程模式下，编程线端PL为高电平，字线译码信号WL为高电平，保护管使能端信号EN为低电平，第一保护端BL_1输入为高电平，第二保护端BL_0输入为低电平，当编程线端PL、字线译码信号WL由高电平跳变为低电平时，则该可编程存储单元编程结束。在读取（校验）模式下，编程线端PL为高电平，字线译码信号WL为高电平，保护管使能端信号EN为高电平，第一保护端BL_1输入为低电平，第二保护端BL_0输入为高电平。在工作模式下，编程线端PL为高电平，字线译码信号WL为低电平，保护管使能端信号EN为高电平，第一保护端BL_1、第二保护端BL_0均为低电平。
图8为本发明另一实施例提供的可编程存储单元的示意图，如图8所示。
本实施例与上述实施例的区别在于：在上述实施例中，第一反熔丝模块M0、第二反熔丝模块M1为NMOS管，而在本实施例中，第一反熔丝模块M0、第二反熔丝模块M1为PMOS管，也为栅氧可击穿型的MOS管，该第一反熔丝模块M0、第二反熔丝模块M1的栅极连接至编程线端PL，第一反熔丝模块M0的源漏极均接在一起，并与第一开关模块的一端以及保护模块的第一输入端相连接，第二反熔丝模块M1的源漏极均接在一起，并与第二开关模块的一端以及保护模块的第二输入端相连接。
图9为本发明另一实施例提供的可编程存储单元的示意图，如图9所示。
本实施例与上述实施例的区别在于：在上述实施例中，第三开关模块M2、第四开关模块M3为NMOS管，而在本实施例中，第三开关模块M2、第四开关模块M3为PMOS管，这样可以消除NMOS管在传输数据1时的阈值损失。第三开关模块M2的源极为保护模块的第一输入端，第三开关模块M2的漏极分别与第五开关模块M4的漏极、第六开关模块M5的栅极相连接，第四开关模块M3的漏极为保护模块的第二输入端，第四开关模块M3的源极分别与第五开关模块M4的栅极、第六开关模块M5的漏极相连接，第五开关模块M4、第六开关模块M5的源极连接至地。
图10为本发明另一实施例提供的可编程存储单元的示意图，如图10所示。
本实施例与上述实施例的区别在于：在上述实施例中，该公共输出端连接至第四开关模块M3的源极，即如图1所示A点处时，该公共输出端包括一反相器电路，反相器电路的输出端通过配置数据输出端CFG连接一互连开关，而在本实施例中，该公共输出端连接至第三开关模块M2的漏极，即如图10所示B点处，该公共输出端直接通过配置数据输出端CFG连接一互连开关，将该公共输出端直接接在B处，并去掉了反相器电路，这样可以节省该可编程存储单元的面积。
图11为本发明另一实施例提供的可编程存储单元的示意图，如图11所示。
本实施例与上述实施例的区别在于：在上述实施例中，该耦合模块包括第五开关模块M4和第六开关模块M5，该可编程存储单元的公共输出端既可以连接至第二开关模块M2，也可以连接至第三开关模块M3。
而在本实施例中，该耦合模块可以包括第六开关模块M5，即将第五开关模块M4去除，该可编程存储单元的公共输出端连接至第四开关模块M3，第三开关模块M2的源极为该保护模块的第一输入端，第三开关模块M2的漏极连接至第六开关模块M5的栅极，第四开关模块的漏极为该保护模块的第二输入端，第四开关模块M3的源极连接至第六开关模块M5的漏极，第六开关模块M5的源极连接至地；当配置数据1之后进入工作状态时，该第六开关模块M5打开，当配置数据0之后进入工作状态时，该第六开关模块M5关闭。此外，该耦合模块还可以包括第五开关模块M4，即将第六开关模块M5去除，该可编程存储单元的公共输出端连接至第三开关模块M2，第三开关模块M2的源极为该保护模块的第一输入端，第三开关模块M2的漏极连接至第五开关模块M4的漏极，第四开关模块M3的漏极为该保护模块的第二输入端，第四开关模块M3的源极连接至第五开关模块M4的栅极，第五开关模块M4的源极连接至地；当配置数据1之后进入工作状态时，该第五开关模块M4关闭，当配置数据0之后进入工作状态时，该第六开关模块M5打开。这样使得该可编程存储单元的管子数目减少，同样节省了面积，但是失去了该可编程存储单元的互锁功能。
通过以上技术方案，该可配置存储单元在配置存储数据1时，具有固定的上拉路径，在配置存储数据0时，具有固定的下拉路径。作为可编程芯片配置存储器时，不会因为外界环境的变化(主要指辐射环境下)导致存储端数据发生软错误，导致可编程芯片功能出现错误，而且作为可编程芯片配置存储器时不存在直流通路，无静态功耗。
此外，该可编程存储单元在配置存储数据1或0时都具有互锁能力，即在配置存储数据1时，将另一路的下拉路径关闭，在配置存储数据0时，将另一路的上拉路径关闭，进一步增强了该可编程存储单元的稳定性及抗单粒子效应的能力，消除了配置电路发生软错误的问题，使得该可编程存储单元在辐射环境中受到紫外光、高能粒子等干扰时存储的配置数据不会出现软错误，以保证可编程芯片功能的正确性，且防止当单个高能粒子轰击器件电路时，其内部因强烈电离而在很小空间范围内形成等离子体，使器件的逻辑状态发生翻转，出现逻辑功能混乱。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。
Claims (10)
1.一种用于可编程芯片的可编程存储单元，其特征在于，包括第一反熔丝模块、第二反熔丝模块、第一开关模块、第二开关模块和保护模块；所述第一反熔丝模块的一端与编程线端相连接，所述第一反熔丝模块的另一端与所述第一开关模块的一端以及所述保护模块的第一输入端相连接，所述第一开关模块的另一端与第一保护端相连接，所述第二反熔丝模块的一端与所述编程线端相连接，所述第二反熔丝模块的另一端与所述第二开关模块的一端以及所述保护模块的第二输入端相连接，所述第二开关模块的另一端与第二保护端相连接，所述保护模块的输出端为所述可编程存储单元的公共输出端。
2.根据权利要求1所述的可编程存储单元，其特征在于，
当需要配置数据1时，所述编程线端配置为编程电压，所述第一反熔丝模块与所述第二反熔丝模块处于关闭状态，所述第一开关模块与所述第二开关模块打开，所述保护模块关闭，所述第一保护端输入为低电平，所述第二保护端输入为高电平；
当需要配置数据0时，所述编程线端配置为编程电压，所述第一反熔丝模块与所述第二反熔丝模块处于关闭状态，所述第一开关模块与所述第二开关模块打开，所述保护模块关闭，所述第一保护端输入为高电平，所述第二保护端输入为低电平。
3.根据权利要求2所述的可编程存储单元，其特征在于，
当配置数据1之后进入校验状态时，所述编程线端配置为工作电压，所述第一反熔丝模块与所述编程线端永久连接，所述第二反熔丝模块处于关闭状态，所述第一开关模块与所述第二开关模块打开，所述保护模块打开，若配置成功，所述第一保护端输出为高电平，所述第二保护端输出为低电平；
当配置数据0之后进入校验状态时，所述编程线端配置为工作电压，所述第一反熔丝模块处于关闭状态，所述第二反熔丝模块与所述编程线端永久连接，所述第一开关模块与所述第二开关模块打开，所述保护模块打开，若配置成功，所述第一保护端输出为低电平，所述第二保护端输出为高电平。
4.根据权利要求2所述的可编程存储单元，其特征在于，
当配置数据1之后进入工作状态时，所述编程线端配置为工作电压，所述第一反熔丝模块与所述编程线端永久连接，所述第二反熔丝模块处于关闭状态，所述第一开关模块与所述第二开关模块关闭，所述保护模块打开，所述可编程存储单元的公共输出端输出为高电平；
当配置数据0之后进入工作状态时，所述编程线端配置为工作电压，所述第一反熔丝模块处于关闭状态，所述第二反熔丝模块与所述编程线端永久连接，所述第一开关模块与所述第二开关模块关闭，所述保护模块打开，所述可编程存储单元的公共输出端输出为低电平。
5.根据权利要求1至4任一项所述的可编程存储单元，其特征在于，所述保护模块包括第三开关模块、第四开关模块以及耦合模块，所述耦合模块的电路结构包括以下方式一或方式二：
方式一：所述耦合模块包括第五开关模块；所述第三开关模块的一端为所述保护模块的第一输入端，所述第四开关模块的一端为所述保护模块的第二输入端，所述第三开关模块、第四开关模块的另一端通过所述第五开关模块连接至地；
方式二：所述耦合模块包括第五开关模块和第六开关模块；所述第三开关模块的一端为所述保护模块的第一输入端，所述第三开关模块的另一端分别与所述第五开关模块、所述第六开关模块的一端相连接，所述第四开关模块的一端为所述保护模块的第二输入端，所述第四开关模块的另一端分别与所述第五开关模块、所述第六开关模块的一端相连接，所述第五开关模块、第六开关模块的另一端连接至地。
6.根据权利要求5所述的可编程存储单元，其特征在于，所述第三开关模块的另一端为所述可编程存储单元的公共输出端；
当所述耦合模块的电路结构为所述方式一时，若配置数据1之后进入工作状态，所述第三开关模块与所述第四开关模块打开，所述第五开关模块关闭，所述可编程存储单元的公共输出端输出为高电平；若配置数据0之后进入工作状态，所述第三开关模块、所述第四开关模块与所述第五开关模块打开，所述可编程存储单元的公共输出端输出为低电平；
当所述耦合模块的电路结构为所述方式二时，若配置数据1之后进入工作状态，所述第三开关模块、所述第四开关模块与所述第六开关模块打开，所述第五开关模块关闭，所述可编程存储单元的公共输出端输出为高电平；若配置数据0之后进入工作状态，所述第三开关模块、所述第四开关模块与所述第五开关模块打开，所述第六开关模块关闭，所述可编程存储单元的公共输出端输出为低电平。
7.根据权利要求5所述的可编程存储单元，其特征在于，所述第四开关模块的另一端为所述可编程存储单元的公共输出端；
当所述耦合模块的电路结构为所述方式一时，若配置数据1之后进入工作状态，所述第三开关模块、所述第四开关模块与第五开关模块打开，所述可编程存储单元的公共输出端输出为高电平；若配置数据0之后进入工作状态，所述第三开关模块与所述第四开关模块打开，所述第五开关模块关闭，所述可编程存储单元的公共输出端输出为低电平；
当所述耦合模块的电路结构为所述方式二时，若配置数据1之后进入工作状态，所述第三开关模块、所述第四开关模块与第六开关模块打开，所述第五开关模块关闭，所述可编程存储单元的公共输出端输出为高电平；若配置数据0之后进入工作状态时，所述第三开关模块、所述第四开关模块与所述第五开关模块打开，所述第六开关模块关闭，所述可编程存储单元的公共输出端输出为低电平。
8.根据权利要求6所述的可编程存储单元，其特征在于，所述可编程存储单元的公共输出端连接一互连开关，所述可编程存储单元的公共输出端的电位用于控制所述互连开关的打开和关闭，所述公共输出端输出为高电平时，所述互连开关打开，所述公共输出端输出为低电平时，所述互连开关关闭。
9.根据权利要求7所述的可编程存储单元，其特征在于，所述可编程存储单元的公共输出端包括一反相器，所述反相器连接一互连开关，所述可编程存储单元的公共输出端的电位用于控制所述互连开关的打开和关闭，所述输出端输出为高电平时，所述互连开关打开，所述输出端输出为低电平时，所述互连开关关闭。
10.根据权利要求5所述的可编程存储单元，其特征在于，所述第一反熔丝模块为第一栅氧可击穿型MOS管，所述第二反熔丝模块为第二栅氧可击穿型MOS管，所述第一开关模块、所述第二开关模块为MOS管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310745644.9A CN103714849B (zh) | 2013-12-30 | 2013-12-30 | 一种用于可编程芯片的可编程存储单元 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310745644.9A CN103714849B (zh) | 2013-12-30 | 2013-12-30 | 一种用于可编程芯片的可编程存储单元 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103714849A true CN103714849A (zh) | 2014-04-09 |
| CN103714849B CN103714849B (zh) | 2017-01-25 |
Family
ID=50407744
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310745644.9A Expired - Fee Related CN103714849B (zh) | 2013-12-30 | 2013-12-30 | 一种用于可编程芯片的可编程存储单元 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103714849B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107851453A (zh) * | 2015-07-27 | 2018-03-27 | 电力荡半导体有限公司 | 采用谐振驱动电路的低功耗sram位单元 |
| WO2021056958A1 (zh) * | 2019-09-29 | 2021-04-01 | 长鑫存储技术有限公司 | 反熔丝存储单元电路、阵列电路及其读写方法 |
| WO2023240728A1 (zh) * | 2022-06-14 | 2023-12-21 | 长鑫存储技术有限公司 | 可编程存储器及其驱动方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1423283A (zh) * | 2001-12-07 | 2003-06-11 | 三菱电机株式会社 | 难发生软错误的半导体存储电路 |
| CN1677566A (zh) * | 2004-03-31 | 2005-10-05 | 海力士半导体有限公司 | 双端口静态随机存取存储器单元 |
| US20100202183A1 (en) * | 2009-02-06 | 2010-08-12 | Sidense Corp. | High reliability otp memory |
| US20110157954A1 (en) * | 2009-12-29 | 2011-06-30 | Stmicroelectronics S.R.L. | Sram memory device |
| CN202018827U (zh) * | 2011-03-16 | 2011-10-26 | 中国电子科技集团公司第五十八研究所 | 适用于存储器的反熔丝存储单元 |
| CN103019878A (zh) * | 2012-12-31 | 2013-04-03 | 清华大学 | 一种冗余结构存储单元 |
-
2013
- 2013-12-30 CN CN201310745644.9A patent/CN103714849B/zh not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1423283A (zh) * | 2001-12-07 | 2003-06-11 | 三菱电机株式会社 | 难发生软错误的半导体存储电路 |
| CN1677566A (zh) * | 2004-03-31 | 2005-10-05 | 海力士半导体有限公司 | 双端口静态随机存取存储器单元 |
| US20100202183A1 (en) * | 2009-02-06 | 2010-08-12 | Sidense Corp. | High reliability otp memory |
| US20110157954A1 (en) * | 2009-12-29 | 2011-06-30 | Stmicroelectronics S.R.L. | Sram memory device |
| CN202018827U (zh) * | 2011-03-16 | 2011-10-26 | 中国电子科技集团公司第五十八研究所 | 适用于存储器的反熔丝存储单元 |
| CN103019878A (zh) * | 2012-12-31 | 2013-04-03 | 清华大学 | 一种冗余结构存储单元 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107851453A (zh) * | 2015-07-27 | 2018-03-27 | 电力荡半导体有限公司 | 采用谐振驱动电路的低功耗sram位单元 |
| WO2021056958A1 (zh) * | 2019-09-29 | 2021-04-01 | 长鑫存储技术有限公司 | 反熔丝存储单元电路、阵列电路及其读写方法 |
| US11887682B2 (en) | 2019-09-29 | 2024-01-30 | Changxin Memory Technologies, Inc. | Anti-fuse memory cell circuit, array circuit and reading and writing method thereof |
| WO2023240728A1 (zh) * | 2022-06-14 | 2023-12-21 | 长鑫存储技术有限公司 | 可编程存储器及其驱动方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103714849B (zh) | 2017-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5237116B2 (ja) | 電気的にプログラム可能なヒューズ・ビット | |
| CN103730164B (zh) | 一种可编程存储单元 | |
| CN104966532B (zh) | 一次性可编程存储单元及电路 | |
| EP3926634B1 (en) | Anti-fuse storage unit circuit and array circuit, and read/write method thereof | |
| KR102274259B1 (ko) | 멀티 비트 프로그램을 위한 오티피 메모리 셀 및 오티피 메모리 장치 | |
| CN103219718B (zh) | 静电放电保护电路 | |
| CN103730163A (zh) | 一种可编程存储系统 | |
| US7277348B2 (en) | Memory cell comprising an OTP nonvolatile memory unit and a SRAM unit | |
| US20130003477A1 (en) | Semiconductor memory device including spare antifuse array and antifuse repair method of the semiconductor memory device | |
| CN102956261B (zh) | 一种用于fpga的可编程存储单元电路 | |
| CN103761991B (zh) | 一种用于可编程芯片的查找表及查找表电路 | |
| KR102115639B1 (ko) | 전원 스위치 회로 | |
| CN103714849A (zh) | 一种用于可编程芯片的可编程存储单元 | |
| CN210271793U (zh) | 反熔丝存储单元电路及阵列电路 | |
| WO2017044249A1 (en) | Power gating devices and methods | |
| CN103780249A (zh) | 一种基于可编程单元配置的可编程互连线网络 | |
| US9646708B2 (en) | Input/output interface circuits and methods for memory devices | |
| CN102427076A (zh) | 适用于fpga的栅氧击穿反熔丝配置单元结构 | |
| KR20180014170A (ko) | 용량성 워드라인 부스팅 | |
| US20230025219A1 (en) | Anti-fuse memory reading circuit with controllable reading time | |
| CN109841244A (zh) | 抗单粒子翻转的静态随机存取存储器单元 | |
| CN102005249B (zh) | 一种otp eprom读取电路 | |
| US7180819B1 (en) | Converting dual port memory into 2 single port memories | |
| CN115938436B (zh) | 一种存储电路以及存储阵列 | |
| CN202363459U (zh) | 适用于fpga的栅氧击穿反熔丝配置单元结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20170125 |