CN103688349B - 电熔丝及其制造方法 - Google Patents

电熔丝及其制造方法 Download PDF

Info

Publication number
CN103688349B
CN103688349B CN201280018162.7A CN201280018162A CN103688349B CN 103688349 B CN103688349 B CN 103688349B CN 201280018162 A CN201280018162 A CN 201280018162A CN 103688349 B CN103688349 B CN 103688349B
Authority
CN
China
Prior art keywords
face
dielectric layer
fuse element
metal
methods according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201280018162.7A
Other languages
English (en)
Other versions
CN103688349A (zh
Inventor
杨智超
S.M.盖茨
李保振
D.埃德尔斯坦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN103688349A publication Critical patent/CN103688349A/zh
Application granted granted Critical
Publication of CN103688349B publication Critical patent/CN103688349B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Fuses (AREA)

Abstract

一种改进的电熔丝（e‑熔丝）装置（200）包括：具有第一顶面（108）的电介质层（102）；嵌入到电介质层（102）中的两个导电元件（104、106）；以及熔丝元件（122）。每个导电元件（104、106）均具有第二顶面（110、112）和直接位于第二顶面（110、112）上的金属覆盖物（114、116）。每个金属覆盖物（114、116）均具有位于电介质层（102）的第一顶面（108）上方的第三顶面（118、120）。熔丝元件（122）位于每个金属覆盖物（114、116）的第三顶面（118、120）以及所述电介质层（102）的第一顶面（108）上。还提供一种制造该e‑熔丝装置（200）的方法。

Description

电熔丝及其制造方法
技术领域
本发明整体涉及集成电路设计和制造。更具体地说，本发明涉及电熔丝和制造电熔丝的方法。
背景技术
熔丝是可熔连接形式的电连接器。熔丝在半导体工业中具有多种应用。在一种常见应用中，通过设定熔丝而在芯片上设置序列号或识别号。在第二种常见应用中，通过用冗余区块（阵列）替换会使整个器件不工作的故障区块或阵列可以修复动态随机存取存储器（DRAM）器件的区块或阵列。通过选择性地烧断熔丝来选择DRAM器件区块（或阵列），从而断开故障区块并激活替换的冗余区块。将同样的方法用于静态随机存取存储器（SRAM）区块。通过用冗余区块更换缺陷区块（阵列），显著地改善了集成电路DRAM或SRAM产率。
过去，在上述DRAM或SRAM器件修复工艺中使用激光束烧断选定熔丝。然而，随着半导体器件尺寸减小，激光烧断技术变得越来越困难。随着半导体器件变小，这些器件中的熔丝尺寸缩小得使目前的熔丝节距比常规激光束的直径更小。此外，半导体器件的电路密度增大。越来越难以在不对同一熔丝的其它部分或同一半导体器件上的相邻电路不经意地造成损坏的情况下用激光束烧断熔丝。另外，对半导体器件进行修复或编程需要烧断数以千计的熔丝。用激光束烧断这许多熔丝也非常耗时。
最近，已经开发出用于DRAM或SRAM器件修复工序的电熔丝（e熔丝）。通过使高密度电流经过熔丝元件可以将e熔丝烧断。e熔丝利用电子迁移效应来选择性地断开熔丝的期望位置处的金属连接部。早已将电子迁移效应确定为主要的金属失效机理。电子迁移是金属导体的离子响应流过金属导体的高密度电流而移动的过程。离子移动导致在金属导体中形成空穴。e熔丝通常具有二维狗骨形状，在两个较大接触区域之间具有狭窄颈部。因为空穴形成速率是电流密度的函数，所以横截面面积最小的狭窄颈部将经历熔丝的最大电流密度并且变成非连续的。
然而，常规的二维e熔丝的每一代的尺寸缩小对芯片自动编程构成障碍。随着半导体器件的操作电压继续按比例变小，越来越难以获得足够高的编程电流来烧断器件中的e熔丝。此外，对常规e熔丝进行编程所需的高电流需要使用宽编程晶体管，而宽编程晶体管占据大的硅面积。因此，需要可以用现有供电按比例决定绝对的编程功率的e熔丝。
发明内容
本发明提供一种电熔丝（e熔丝）装置，该电熔丝装置相对于常规e熔丝装置能够降低烧断熔丝所需施加的电流和电压。这通过e熔丝装置的熔丝元件中存在的拓扑结构所引起的电流拥挤／分散效应来实现。此外，本发明还提供一种使得额外处理步骤最少且允许在后线（BEOL）互连结构中容易实施本发明的制造这种e熔丝的方法。
第一实施例提出一种e熔丝装置。该e熔丝装置包括：电介质层，其具有第一顶面；嵌入到所述电介质层中的两个导电元件，每个导电元件均具有第二顶面和直接位于所述第二顶面上的金属覆盖物，每个金属覆盖物均具有位于所述电介质层的第一顶面上方的第三顶面；以及熔丝元件，其位于每个金属覆盖物的第三顶面以及所述电介质层的第一顶面上。
第二实施例提出一种制造e熔丝装置的方法。该方法包括：提供嵌入有两个导电元件的电介质层，所述电介质层具有第一顶面，每个导电元件具有第二顶面；直接在每个导电元件的第二顶面上选择性地形成金属覆盖物，每个金属覆盖物具有位于所述电介质层的第一顶面上方的第三顶面；以及在每个金属覆盖物的第三顶面以及所述电介质层的第一顶面上形成熔丝元件。
附图说明
利用附图来提供对本发明更进一步的理解，附图并入且构成本说明书的一部分。附图展示出本发明的实施例并且与说明一起用来解释本发明的原理。
图1至图4是示出根据本发明实施例的制造电熔丝的方法的示例性步骤的剖视图。
图5是示出在图4所示的电熔丝中可能产生的电流拥挤／分散效应的剖视图。
应该理解到，为了简单清楚地进行图示，附图所示的元件不一定按比例绘制。例如，清楚起见，可能将一些元件的尺寸相对于其它元件而言进行了夸大。
具体实施方式
下面，将参考附图更全面地描述本发明，附图示出了本发明优选实施例。然而，本发明可以以多种不同的形式实施并且不应当被视为局限于本文中所描述的图示实施例。确切地说，提供这些实施例使得本公开全面完整，并且将本发明的范围全部传达给本领域的技术人员。在全文通篇，相似的附图标号指代相似的元件。
应当理解的是，当诸如层等的元件被称为位于另一元件“上”或“上方”时，该元件可以直接位于另一元件上，或者二元件之间也可以存在中间元件。相反，当元件被称为“直接”位于另一元件“上”或“上方”时，二元件之间不存在中间元件。还应当理解的是，使用的术语“表面”包括具有不完全平坦拓扑结构（topography）的表面。
本发明提供了一种电熔丝（e熔丝）装置，该电熔丝装置利用熔丝元件内的拓扑结构所引起的电流拥挤／分散效应，能够降低烧断熔丝所需施加的电流和电压。此外，优选实施例所提出的结构和方法使额外的处理步骤最少并且允许容易地在BEOL互连结构中实现本发明。
下面参考图1，其示出最初的互连结构100。最初的互连机构100包括电介质层102和至少两个导电元件104、106。导电元件104和106嵌入到电介质层102中并且被形成电介质层102的电介质材料隔开。电介质层102具有位于两个导电元件104和106之间的第一顶面108。两个导电元件104和106均具有第二顶面（分别为110和112）。在一个实施例中，第一顶面108与第二顶面110和112基本共面。最初的互连结构100可以位于包括一个或多个半导体器件的半导体基板（未示出）上方。可选地，最初的互连结构100还可以包括将导电元件104和106与电介质层102隔开的扩散阻挡层（未示出）。扩散阻挡层将在下文中进行描述。
最初的结构100可以利用本领域的技术人员所熟知的常规技术来制造。例如，最初的互连结构100可以通过首先将电介质层102施加到基板（未示出）的表面上来形成。基板可以是半导体材料、绝缘材料、导电材料或者上述材料中两种或更多种材料的组合。当基板由半导体材料组成时，可以使用诸如Si、SiGe、SiGeC、SiC、Ge合金、GaAs、InAs、InP等半导体材料或其它III族/V族或II族/VI族半导体材料。除了这些所列类型的半导体材料之外，本发明还设想出如下情况：基板是诸如Si／SiGe、Si／SiC、绝缘体上硅（SOI）或绝缘体上硅锗（SGOI）等多层半导体。当基板是半导体材料时，可以在基板上面制作诸如例如互补金属氧化物半导体（CMOS）器件等一个或多个半导体器件。
当基板是绝缘材料时，绝缘材料可以是有机绝缘体（例如，不含Si的碳基介电材料）、无机绝缘体（例如，Si基介电材料）或者有机绝缘体和无机绝缘体的组合。基板可以是单层或者多层。
当基板是导电材料时，基板可以包括例如多晶硅、金属元素、金属元素的合金、金属硅化物、金属氮化物或上述材料中两种或更多种材料的组合。基板可以是单层或多层。
电介质层102可以是任意层间或层内的包括无机电介质或有机电介质在内的电介质。电介质层102可以是多孔或无孔的。可以用作电介质层102的合适的电介质的实例包括但不限于SiO2、硅倍半氧烷、包括Si、C、O和H原子的掺杂碳的氧化物（例如，有机硅酸盐）、热固性聚芳醚或它们的多层。在本申请中使用术语“聚芳醚”来表示通过诸如例如氧、硫、砜、亚砜或羧基等化学键、稠环或惰性键合基团等键合在一起的芳基或取代的芳基。
优选地，电介质层102具有约4.0或以下的介电常数。更优选地，电介质层102具有约2.8或以下的介电常数。与具有高于4.0的介电常数的电介质材料相比，这些电介质通常具有较低的寄生串扰。这里提到的介电常数是在真空中测得的。
电介质层102的厚度可以根据所使用的电介质材料以及最初的互连结构100内的电介质膜的确切数目而改变。通常，对于普通互连结构，电介质层102具有从约100nm至约450nm的厚度。
导电元件104和106可以用光刻法形成。例如，将光刻胶层涂覆到电介质层102的表面上。使光刻胶层暴露于期望图案的照射。用光刻胶显影剂将经曝光的光刻胶显影。使用图案化的光刻胶层作为刻蚀掩模来将图案转移到电介质层102。然后用导电材料填充电介质层102的经刻蚀区域来形成导电元件104和106。
导电元件104和106包括但不限于导电金属、两种或更多种导电金属的合金、导电金属硅化物或上述材料中两种或更多种材料的组合。优选地，导电元件104是诸如Cu、Al、W、Ag、Ti、Ta或它们的合金等导电金属。更优选地，导电元件104是Cu或Cu合金（例如AlCu）。使用常规沉积工艺将导电材料填充到电介质层102的经刻蚀区域以形成导电元件104和106，常规沉积工艺包括但不限于化学气相沉积（CVD）、等离子体增强化学气相沉积（PECVD）、溅射、化学溶液沉积或电镀。在沉积之后，可以使用例如化学机械抛光（CMP）等常规平坦化工艺来提供如下的结构：导电元件104和106具有与电介质层102的顶面108基本共面的顶面110和112。
优选地，用扩散阻挡层（未示出）将导电元件104和106与电介质层102隔开。扩散阻挡层的材料可以包括但不限于Ta、TaN、Ti、TiN、Ru、RuN、RuTa、RuTaN、W、WN、Co、CoW、Mn、MnO、上述材料中两种或更多种材料的组合或者可以用作防止导电材料扩散到介电材料层中的阻挡物的任意其它材料。扩散阻挡层可以由例如原子层沉积（ALD）、CVD、PECVD、物理气相沉积（PVD）、溅射、化学溶液沉积或电镀等沉积工艺来形成。扩散阻挡层还可以包括双层结构，该双层结构具有诸如例如TaN的下方金属氮化物层以及诸如例如Ta的上方金属层。
扩散阻挡层的厚度可以根据沉积工艺的确切手段以及所采用的材料而改变。通常，扩散阻挡层具有约2nm至约40nm的厚度，约4nm至约20nm的厚度更为通常。在上述平坦化工艺期间，扩散阻挡层还可以被平坦化，使得扩散阻挡层还与最初的互连结构100中的电介质层102和导电元件104、106基本共面。
在电介质层102内形成至少两个导电元件104和106之后，直接在导电元件104和106上分别形成两个金属覆盖物114和116（图2）。金属覆盖物114和116仅仅形成在导电元件104和106上。金属覆盖物114和116基本上不延伸到电介质层102的顶面上。在本发明中使用用语“基本上不延伸到……上”来表示没有或最少量金属覆盖物材料直接位于电介质层102的顶面上。金属覆盖物114和116分别具有第三顶面118和120。在一个优选实施例中，第三顶面118和120位于电介质层102的第一顶面108上方。
金属覆盖物114和116的材料优选地是耐腐蚀或抗氧化的贵金属或难熔金属。可用于本发明的优选的贵金属或难熔金属选自包括Co、Ru、Ir、Rh、Pt、Ta、W、Mn、Mo、Ni、TaN、Ti、Al以及包括上述金属中至少一者的合金的组。在一些实施例中，金属覆盖物114和116由多层金属或金属合金堆叠组成。
金属覆盖物114和116的厚度可以根据用作金属覆盖物的材料的类型、沉积技术和条件、以及金属覆盖物中的层数而改变。通常，金属覆盖物114和116具有约1nm至约100nm的厚度，更为优选的是约1nm至约10nm的厚度。金属覆盖物114和116可以利用包括CVD、ALD、化学镀和选择性电解电镀在内的多种沉积方法来形成。
在导电元件110和112上直接选择性地形成金属覆盖物114和116之后，如图3所示，在第三顶面118和120以及电介质层102的第一顶面108上形成熔丝元件层122。
在一个优选实施例中，熔丝元件层122与顶面118、120和108直接机械接触。优选地，熔丝元件层122是与顶面118、120和108的拓扑结构基本相符的共形膜。如图3所示，熔丝元件层122具有三个顶面：熔丝元件的与顶面108直接机械接触的部分具有顶面128并且熔丝元件的与顶面118和120直接机械接触的部分具有顶面124和126。由于第一顶面108低于第三顶面118和120，顶面128位于顶面124和126下方。结果，在熔丝元件122中形成凹陷部130。还优选的是，熔丝元件层122与金属覆盖物114和116每一者的至少一个侧壁直接机械接触。在图3中，熔丝元件层122分别与金属覆盖物114的侧壁132和金属覆盖物116的侧壁134直接机械接触。
在另一优选实施例中，在形成熔丝元件层122之前在第三顶面118和120上以及在第一顶面108上形成扩散阻挡衬垫层（在图3中未示出）。然后在扩散阻挡衬垫层上形成熔丝元件122。扩散阻挡衬垫层可以防止熔丝元件层122和金属覆盖物114、116之间的可能反应。其还可以防止熔丝元件层122扩散到下方的电介质层102。
扩散阻挡衬垫层的材料可以包括但不限于Ta、TaN、Ti、TiN、Ru、RuN、RuTa、RuTaN、W、WN、Co、CoW、Mn、MnO、上述材料中两种或更多种材料的组合、或者可以用作防止导电材料扩散到介电材料层中的阻挡物的任意其它材料。扩散阻挡衬垫层可以利用诸如例如ALD、CVD、PECVD、PVD、溅射、化学溶剂沉积或电镀等沉积工艺形成。扩散阻挡衬垫层还可以包括双层结构，该双层结构具有诸如例如TaN等下方金属氮化物层以及诸如例如Ta等上方金属层。
扩散阻挡衬垫层的厚度可以根据沉积工艺的确切方法以及所采用的材料而改变。通常，扩散阻挡衬垫层具有约2nm至约40nm的厚度，约4nm至约20nm的厚度更为通常。
在一个优选实施例中，熔丝元件122可以是Cu、Al、Cr、Ta、Ti、W、Mo、上述金属中两种或更多种金属的合金、以及硅化多晶硅。
在另一优选实施例中，熔丝元件是诸如相变材料等的可编程材料，通过在用施加的电脉冲进行焦耳热之后控制材料的冷却速度，可以从低电阻状态转换到高电阻状态以及从高电阻状态转换到低电阻状态。这种相变材料的实例可以包括但不限于掺杂和非掺杂的GexSbyTez、掺杂和非掺杂的GexSby、掺杂和非掺杂的SbxTey、掺杂和非掺杂的GexTey以及经历使材料导电率发生改变（可以由熔丝结构中的焦耳热控制）的可逆相变的任意其它材料。这些相变材料的低电阻状态通常是晶体状态并且随着施加的电脉冲的缓慢（例如，微秒或更长）下降沿（TE）进行缓慢冷却而形成。高电阻状态是非晶状态并且随施加的电脉冲的快速（例如，5-10纳秒）下降沿（TE）进行快速冷却而形成。因此，用这种材料制成的熔丝可以多次再编程。优选在90℃以下的温度，更优选在120℃以下的温度，本发明的相变材料应该经历超过10年时间的结晶化。在其它实施例中，本发明的可编程材料可以是诸如TiO2、NiO、WxOy或TaxOy的金属氧化物。
熔丝元件122的厚度可以根据所使用的材料类型以及沉积技术和条件而改变。典型地，熔丝元件122具有约1nm至约1000nm的厚度，约3nm至约100nm的厚度更为优选，并且约5nm至约50nm的厚度最为优选。可以利用包括CVD、PECVD、PVD、ALD、蒸发法、分子束外延生长法（MBE）、溶胶－凝胶法或其它旋涂固化法在内的多种沉积技术形成熔丝元件122。
在形成熔丝元件层122之后，可以采用光刻技术图案化以移除熔丝元件的不与顶面118、120和108直接接触的部分（图4）。例如，将光刻胶层涂覆到熔丝元件层122的表面上。将光刻胶层暴露于期望图案的照射。采用惯常的光刻胶显影剂对曝光过的光刻胶层进行显影。使用图案化的光刻胶层作为刻蚀掩模来去除熔丝元件层122的一部分并且形成最终的熔丝结构200。在本发明的范围内，可以使用不同的掩模和光刻方案来图案化熔丝元件。
如图4所示，最终的结构200具有包括凹陷部130的拓扑结构。图5是示出图4中矩形框区II’的放大图。当电流流过熔丝元件122时，在椭圆框区JJ’的熔丝元件部分中出现电流拥挤／分散效应。电流拥挤／分散效应使得该区域中形成更高的电流密度。结果，可能需要施加较低的电流和电压来烧断或再编程熔丝元件。
虽然已经参考优选实施例特别示出和描述了本发明，但是本领域的技术人员将理解到，可以在不脱离本发明的精神和范围的情况下对形式和细节进行上述和其它改变。因此意欲使本发明不限于所描述和示出的确切形式和细节而是落入所附权利要求书的范围内。

Claims (36)

1.一种电熔丝装置(200)，包括：
电介质层(102)，具有第一顶面(108)；
嵌入到所述电介质层(102)中的两个导电元件(104、106)，每个导电元件(104、106)均具有第二顶面(110、112)和直接位于所述第二顶面(110、112)上的金属覆盖物(114、116)，每个金属覆盖物(114、116)均具有位于所述电介质层(102)的第一顶面(108)上方的第三顶面(118、120)；以及
熔丝元件(122)，位于每个金属覆盖物(114、116)的第三顶面(118、120)以及所述电介质层(102)的第一顶面(108)上；
其中，所述金属覆盖物位于所述电介质层之上，并不与该电介质层形成直接机械接触。
2.根据权利要求1所述的电熔丝装置(200)，其中，所述第一顶面(108)位于所述两个导电元件(104、106)之间。
3.根据权利要求2所述的电熔丝装置(200)，其中，所述熔丝元件(122)与每个金属覆盖物(114、116)的第三顶面(118、120)和所述电介质层(102)的第一顶面(108)直接机械接触。
4.根据权利要求3所述的电熔丝装置(200)，其中，所述熔丝元件(122)的与所述电介质层(102)的第一顶面(108)直接机械接触的部分的顶面(128)位于所述熔丝元件(122)的与每个所述金属覆盖物(114、116)的第三顶面(118、120)直接机械接触的部分的顶面(124、126)下方，从而在所述两个金属覆盖物(114、116)之间的熔丝元件122中形成凹陷部(130)。
5.根据权利要求4所述的电熔丝装置(200)，其中，所述熔丝元件(122)与每个金属覆盖物(114、116)的侧壁(132、134)直接机械接触。
6.根据权利要求1所述的电熔丝装置(200)，其中，所述电介质层(102)的第一顶面(108)与每个导电元件(104、106)的第二顶面(110、112)基本共面。
7.根据权利要求1所述的电熔丝装置(200)，其中，所述熔丝元件(122)的材料选自由Cu、Al、Cr、Ta、Ti、W、Mo、上述金属中两种或更多种金属的合金以及硅化多晶硅组成的组。
8.根据权利要求1所述的电熔丝装置(200)，其中，所述熔丝元件(122)是可编程材料。
9.根据权利要求8所述的电熔丝装置(200)，其中，所述熔丝元件(122)的材料选自由TiO2和NiO组成的组。
10.根据权利要求1所述的电熔丝装置(200)，其中，所述熔丝元件(122)具有3nm至100nm的厚度。
11.根据权利要求1所述的电熔丝装置(200)，其中，所述两个金属覆盖物(114、116)的材料选自由Co、Ru、Ir、Rh、Pt、Ta、W、Mn、Mo、Ni、TaN、Ti、Al和包括上述金属中至少一种金属的合金组成的组。
12.根据权利要求1所述的电熔丝装置(200)，其中，所述两个金属覆盖物(114、116)具有1nm至10nm的厚度。
13.根据权利要求1所述的电熔丝装置(200)，其中，所述电介质层(102)具有4.0或小于4.0的介电常数。
14.根据权利要求1所述的电熔丝装置(200)，其中，所述两个导电元件(104、106)的材料选自由Cu、Al、W、Ag、Ti、Ta和包括上述金属中至少一种金属的合金组成的组。
15.根据权利要求1所述的电熔丝装置(200)，还包括：位于所述两个导电元件(104、106)与所述电介质层(102)之间的扩散阻挡层。
16.根据权利要求15所述的电熔丝装置(200)，其中，所述扩散阻挡层的材料选自由Ta、TaN、Ti、TiN、Ru、RuN、RuTa、RuTaN、W、WN、Co、CoW、Mn、MnO和包括上述材料中两种或更多种材料的组合所组成的组。
17.根据权利要求1所述的电熔丝装置(200)，还包括：位于所述熔丝元件(122)下方的扩散阻挡衬垫层。
18.一种制造电熔丝装置(200)的方法，包括：
提供嵌入有两个导电元件(104、106)的电介质层(102)，所述电介质层(102)具有第一顶面(108)，每个导电元件(104、106)具有第二顶面(110、112)；
在每个导电元件(104、106)的第二顶面(110、112)正上方选择性地形成金属覆盖物(114、116)，每个金属覆盖物(114、116)具有位于所述电介质层(102)的第一顶面(108)上方的第三顶面(118、120)；以及
在每个金属覆盖物(114、116)的第三顶面(118、120)以及所述电介质层(102)的第一顶面(108)上形成熔丝元件(122)；
其中，所述金属覆盖物位于所述电介质层之上，并不与该电介质层形成直接机械接触。
19.根据权利要求18所述的方法，其中，所述第一顶面(108)位于所述两个导电元件(104、106)之间。
20.根据权利要求19所述的方法，其中，所述熔丝元件(122)与每个金属覆盖物(114、116)的第三顶面(118、120)和所述电介质层(102)的第一顶面(108)直接机械接触。
21.根据权利要求20所述的方法，其中，所述熔丝元件(122)的与所述电介质层(102)的第一顶面(108)直接机械接触的部分的顶面(128)位于所述熔丝元件(122)的与每个金属覆盖物(114、116)的第三顶面(118、120)直接机械接触的部分的顶面(124、126)下方，从而在所述两个金属覆盖物(114、116)之间的熔丝元件122中形成凹陷部(130)。
22.根据权利要求21所述的方法，其中，所述熔丝元件(122)与每个金属覆盖物(114、116)的侧壁(132、134)直接机械接触。
23.根据权利要求18所述的方法，其中，所述电介质层(102)的所述第一顶面(108)与每个导电元件(104、106)的所述第二顶面(110、112)基本共面。
24.根据权利要求18所述的方法，其中，所述金属覆盖物(114、116)具有1nm至10nm的厚度。
25.根据权利要求18所述的方法，其中，所述熔丝元件(122)具有3nm至100nm的厚度。
26.根据权利要求18所述的方法，其中，利用化学气相沉积(CVD)、原子层沉积(ALD)、化学镀或选择性电解电镀来形成所述两个金属覆盖物(114、116)。
27.根据权利要求26所述的方法，其中，所述两个金属覆盖物(114、116)的材料选自由Co、Ru、Ir、Rh、Pt、Ta、W、Mn、Mo、Ni、TaN、Ti、Al和包括上述金属中至少一种金属的合金组成的组。
28.根据权利要求18所述的方法，其中，利用化学气相沉积法(CVD)、等离子体增强化学气相沉积法(PECVD)、物理气相沉积法(PVD)、原子层沉积法(ALD)、蒸镀法、分子束外延生长法(MBE)、或溶胶－凝胶法来形成所述熔丝元件(122)。
29.根据权利要求28所述的方法，其中，所述熔丝元件(122)的材料选自由Cu、Al、Cr、Ta、Ti、W、Mo、上述金属中两种或更多种金属的合金以及硅化多晶硅组成的组。
30.根据权利要求28所述的方法，其中，所述熔丝元件(122)是可编程材料。
31.根据权利要求30所述的方法，其中，所述熔丝元件(122)的材料选自由TiO2和NiO组成的组。
32.根据权利要求18所述的方法，其中，所述电介质层(102)具有4.0或小于4.0的介电常数。
33.根据权利要求18所述的方法，其中，所述两个导电元件(104、106)的材料选自由Cu、Al、W、Ag、Ti、Ta和包括上述金属中至少一种金属的合金组成的组。
34.根据权利要求18所述的方法，还包括：
采用光刻技术图案化所述熔丝元件(122)。
35.根据权利要求18所述的方法，还包括：
在所述两个导电元件(104、106)与所述电介质层(102)之间形成扩散阻挡层。
36.根据权利要求18所述的方法，还包括：
在形成所述熔丝元件(122)之前，在每个金属覆盖物(114、116)的第三顶面(118、120)和所述电介质层(102)的第一顶面(108)上形成扩散阻挡衬垫层。
CN201280018162.7A 2011-04-13 2012-04-04 电熔丝及其制造方法 Active CN103688349B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/085,568 2011-04-13
US13/085,568 US8952486B2 (en) 2011-04-13 2011-04-13 Electrical fuse and method of making the same
PCT/US2012/032040 WO2013095692A2 (en) 2011-04-13 2012-04-04 Electrical fuse and method of making the same

Publications (2)

Publication Number Publication Date
CN103688349A CN103688349A (zh) 2014-03-26
CN103688349B true CN103688349B (zh) 2016-08-24

Family

ID=47005826

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280018162.7A Active CN103688349B (zh) 2011-04-13 2012-04-04 电熔丝及其制造方法

Country Status (4)

Country Link
US (1) US8952486B2 (zh)
CN (1) CN103688349B (zh)
GB (1) GB2504418B (zh)
WO (1) WO2013095692A2 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9240376B2 (en) 2013-08-16 2016-01-19 Globalfoundries Inc. Self-aligned via fuse
KR20150032609A (ko) 2013-09-16 2015-03-27 삼성전자주식회사 퓨즈 구조물 및 그 블로잉 방법
CN109390317B (zh) * 2017-08-11 2020-06-16 长鑫存储技术有限公司 反熔丝结构及其形成方法、半导体器件
US10615119B2 (en) * 2017-12-12 2020-04-07 International Business Machines Corporation Back end of line electrical fuse structure and method of fabrication
CN111095546B (zh) * 2018-08-24 2022-09-02 深圳市为通博科技有限责任公司 电熔丝及其制造方法、存储单元
US20220165530A1 (en) * 2020-11-20 2022-05-26 Microchip Technology Incorporated Electronic fuse (e-fuse) with displacement-plated e-fuse terminals
WO2022182382A1 (en) * 2021-02-24 2022-09-01 Microchip Technology Incorporated Integrated circuit e-fuse having an e-fuse element providing a diffusion barrier for underlying e-fuse terminals
US11600566B2 (en) 2021-02-24 2023-03-07 Microchip Technology Incorporated Integrated circuit e-fuse having an e-fuse element providing a diffusion barrier for underlying e-fuse terminals
US11876024B2 (en) * 2021-10-08 2024-01-16 Nanya Technology Corporation Method for operating a benchmark device on a semiconductor wafer with fuse element

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6033939A (en) * 1998-04-21 2000-03-07 International Business Machines Corporation Method for providing electrically fusible links in copper interconnection
US6294453B1 (en) * 1998-05-07 2001-09-25 International Business Machines Corp. Micro fusible link for semiconductor devices and method of manufacture
US7388273B2 (en) * 2005-06-14 2008-06-17 International Business Machines Corporation Reprogrammable fuse structure and method

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8002634A (nl) 1980-05-08 1981-12-01 Philips Nv Programmeerbare halfgeleiderinrichting en werkwijze ter vervaardiging daarvan.
US5389814A (en) * 1993-02-26 1995-02-14 International Business Machines Corporation Electrically blowable fuse structure for organic insulators
US6277674B1 (en) 1998-10-02 2001-08-21 Micron Technology, Inc. Semiconductor fuses, methods of using the same, methods of making the same, and semiconductor devices containing the same
US6323534B1 (en) 1999-04-16 2001-11-27 Micron Technology, Inc. Fuse for use in a semiconductor device
US6455913B2 (en) * 2000-01-31 2002-09-24 United Microelectronics Corp. Copper fuse for integrated circuit
JP3952271B2 (ja) * 2002-01-31 2007-08-01 富士通株式会社 半導体装置及びその製造方法
KR100513304B1 (ko) * 2002-12-10 2005-09-07 삼성전자주식회사 반도체 기억장치의 퓨즈 박스및 그 제조방법
JP4364515B2 (ja) * 2003-01-09 2009-11-18 Ｏｋｉセミコンダクタ株式会社 ヒューズレイアウト，及びトリミング方法
KR100663364B1 (ko) 2005-07-12 2007-01-02 삼성전자주식회사 퓨즈 분리 장벽을 갖는 퓨즈 영역을 구비하는 반도체소자및 그 제조방법들
KR100799737B1 (ko) 2006-06-16 2008-02-01 삼성전자주식회사 퓨즈 구조물 및 그 형성 방법
US7491585B2 (en) 2006-10-19 2009-02-17 International Business Machines Corporation Electrical fuse and method of making
US7750335B2 (en) 2007-08-16 2010-07-06 International Business Machines Corporation Phase change material structure and related method
US8137791B2 (en) 2007-12-12 2012-03-20 International Business Machines Corporation Fuse and pad stress relief
KR20090112390A (ko) * 2008-04-24 2009-10-28 삼성전자주식회사 전기적 퓨즈 소자
US7737528B2 (en) 2008-06-03 2010-06-15 International Business Machines Corporation Structure and method of forming electrically blown metal fuses for integrated circuits
US8101505B2 (en) 2008-06-09 2012-01-24 International Business Machines Corporation Programmable electrical fuse

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6033939A (en) * 1998-04-21 2000-03-07 International Business Machines Corporation Method for providing electrically fusible links in copper interconnection
US6294453B1 (en) * 1998-05-07 2001-09-25 International Business Machines Corp. Micro fusible link for semiconductor devices and method of manufacture
US7388273B2 (en) * 2005-06-14 2008-06-17 International Business Machines Corporation Reprogrammable fuse structure and method

Also Published As

Publication number Publication date
GB2504418B (en) 2015-03-11
CN103688349A (zh) 2014-03-26
GB201319175D0 (en) 2013-12-11
US20120261793A1 (en) 2012-10-18
WO2013095692A2 (en) 2013-06-27
US8952486B2 (en) 2015-02-10
GB2504418A (en) 2014-01-29
WO2013095692A3 (en) 2013-10-24

Similar Documents

Publication Publication Date Title
CN103688349B (zh) 电熔丝及其制造方法
CN100481435C (zh) 可再编程熔丝结构及方法
US7651893B2 (en) Metal electrical fuse structure
US9385025B2 (en) E-fuses containing at least one underlying tungsten contact for programming
US9263384B2 (en) Programmable devices and methods of manufacture thereof
US8686536B2 (en) Electrical fuse structure and method of formation
CN107958892A (zh) 半导体器件及其制造方法
US20100301303A1 (en) Forming Phase-Change Memory Using Self-Aligned Contact/Via Scheme
US7651892B2 (en) Electrical programmable metal resistor
US20200098687A1 (en) Electrical Fuse Structure and Method of Formation
US8471356B2 (en) Programmable anti-fuse structures with conductive material islands
CN113764457A (zh) 半导体器件及其形成方法
US9548270B2 (en) Electrical fuse with metal line migration
US11410926B2 (en) E-fuse enhancement by underlayer layout design
US11309244B2 (en) Electrical fuse structure and method of formation
JP7266467B2 (ja) ヒューズ素子、半導体装置、およびヒューズ素子の製造方法
KR101159996B1 (ko) 전기적 퓨즈 구조 및 그의 형성 방법
KR20110079074A (ko) 반도체 소자용 퓨즈 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant