CN103681847A - 半圆窗形鳍式场效应晶体管及其制造方法 - Google Patents

半圆窗形鳍式场效应晶体管及其制造方法 Download PDF

Info

Publication number
CN103681847A
CN103681847A CN201210365185.7A CN201210365185A CN103681847A CN 103681847 A CN103681847 A CN 103681847A CN 201210365185 A CN201210365185 A CN 201210365185A CN 103681847 A CN103681847 A CN 103681847A
Authority
CN
China
Prior art keywords
fin
effect transistor
silicon
field effect
formula field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201210365185.7A
Other languages
English (en)
Inventor
肖德元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201210365185.7A priority Critical patent/CN103681847A/zh
Priority to US13/848,707 priority patent/US9373694B2/en
Publication of CN103681847A publication Critical patent/CN103681847A/zh
Priority to US15/157,366 priority patent/US9673060B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7853—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection
    • H01L29/7854—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection with rounded corners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L2029/7857—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET of the accumulation type

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种半圆窗形鳍式场效应晶体管及其制造方法，所述半圆窗形鳍式场效应晶体管包括：半导体基底；形成于半导体基底上的鳍，所述鳍的顶部在垂直于鳍延伸方向上的截面呈半圆形，所述鳍中具有第一掺杂类型的杂质；覆盖于所述鳍上的栅极结构；所述栅极结构露出的鳍形成源/漏区；所述栅极结构覆盖的鳍形成沟道区。所述制造方法，包括：在半导体基底上形成鳍；对所述鳍的顶部进行至少一次的圆化处理，使所述鳍的顶部在垂直于鳍延伸方向上的截面呈半圆形；以第一掺杂类型的杂质对所述鳍进行掺杂；在所述鳍上形成栅极结构。本发明半圆窗形鳍式场效应晶体管具有稳定的性能，且制造难度较低。

Description

半圆窗形鳍式场效应晶体管及其制造方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种半圆窗形鳍式场效应晶体管及其制造方法。
背景技术
为了跟上摩尔定律的脚步，人们不得不不断地缩小MOSFET晶体管的特征尺寸。这样做可以带来增加芯片密度，提高MOSFET的开关速度等好处。随着器件沟道长度的缩短，漏极与源极的距离也随之缩短，这样一来栅极对沟道的控制能力变差，栅极电压夹断(pinch off)沟道的难度也越来越大，如此便使亚阀值漏电(Subthreshold leakage)现象，即所谓的短沟道效应(SCE:short-channel effects)更容易发生。
由于这样的原因，平面CMOS晶体管渐渐向三维(3D)鳍式场效应晶体管(Fin Field Effect Transistor，FinFET)器件结构过渡。在FinFET中，栅至少可以从两侧对超薄体进行控制，具有比平面MOSFET器件强得多的栅对沟道的控制能力，能够很好的抑制短沟道效应。而且相对其它器件具有更好的集成电路生产技术的兼容性。
参考图1，示出了现有技术一种FinFET的立体结构示意图。如图1所示，FinFET包括：半导体衬底15；位于半导体衬底15上的氧化埋层16(BOX，BuriedOxide)；所述氧化埋层16上形成有凸起结构，所述凸起结构为FinFET的鳍(Fin)17；栅极结构，横跨在所述鳍17上，覆盖所述鳍17的顶部和侧壁，所述栅极结构包括栅介质层(图中未示出)和位于栅介质层上的栅电极18。鳍17的顶部以及两侧的侧壁与栅极结构相接触的部分均为沟道区，即FinFET具有多个栅，有利于增大驱动电流，改善器件性能。
在公开号为US2011169101A1的美国专利申请中公开了一种鳍式场效应晶体管，所述鳍式场效应晶体管包括：半导体基底以及位于半导体基底上的鳍；所述鳍具有一上部分与一下部分，所述鳍的上部分具有第一导电类型的掺杂杂质，所述鳍的下部分具有第二导电类型的掺杂杂质，所述鳍的上部分与其下部分之间形成结(junction)。
然而，随着特征尺寸的下降，不同导电类型掺杂区所占据的空间越来越小，不同导电类型掺杂区之间容易产生掺杂杂质的扩散，这样，一方面会影响鳍式场效应晶体管晶体管的性能稳定性，另一方面还会增加鳍式场效应晶体管制造的难度。
发明内容
本发明提供一种半圆窗形鳍式场效应晶体管，使所述鳍式场效应晶体管具有稳定的性能；本发明还提供一种制造难度较低的半圆窗形鳍式场效应晶体管的制造方法。
为解决上述问题，本发明提供一种半圆窗形鳍式场效应晶体管，包括：半导体基底；形成于半导体基底上的鳍，所述鳍的顶部在垂直于鳍延伸方向上的截面呈半圆形，所述鳍中具有第一掺杂类型的杂质；覆盖于所述鳍上的栅极结构；所述栅极结构露出的鳍形成源/漏区；所述栅极结构覆盖的鳍形成沟道区；所述鳍式场效应晶体管源/漏区掺杂类型与沟道区相同。
相应地，本发明还提供一种半圆窗形鳍式场效应晶体管的制造方法，包括：提供半导体基底；图形化所述半导体基底，以形成鳍；在半导体基底上形成鳍；对所述鳍的顶部进行至少一次的圆化处理，使所述鳍的顶部在垂直于鳍延伸方向上的截面呈半圆形；以第一掺杂类型的杂质对所述鳍进行掺杂；在所述鳍上形成栅极结构。
与现有技术相比，本发明具有以下优点：本发明提供的半圆窗形鳍式场效应晶体管为无结型(junctionless)晶体管，即使随着特征尺寸逐渐减小，掺杂区所占据的空间越来越小，由于鳍中只有一种掺杂类型的杂质，不容易出现不同类型掺杂区之间掺杂杂质扩散的问题，因此本发明半圆窗形鳍式场效应晶体管具有良好的稳定性。
附图说明
图1为现有技术中的一种FinFET的立体结构示意图；
图2为本发明半圆窗形鳍式场效应晶体管第一实施例的立体图；
图3为图2所示半圆窗形鳍式场效应晶体管沿AA’方向的剖视图；
图4为图2所示半圆窗形鳍式场效应晶体管沿BB’方向的剖视图；
图5至图7为图2所示半圆窗形鳍式场效应晶体管工作原理示意图；
图8为本发明半圆窗形鳍式场效应晶体管第二实施例的立体图；
图9为图8所示半圆窗形鳍式场效应晶体管沿CC’方向的剖视图；
图10为图8所示半圆窗形鳍式场效应晶体管沿DD’方向的剖视图；
图11至图14是本发明半圆窗形鳍式场效应晶体管的制造方法第一实施例的工艺流程图；
图15至图18是本发明半圆窗形鳍式场效应晶体管的制造方法第二实施例的工艺流程图。
具体实施方式
在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施的限制。
其次，本发明利用示意图进行详细描述，在详述本发明实施例时，为便于说明，所述示意图只是示例，其在此不应限制本发明保护的范围。
为了解决现有技术的问题，发明人提供一种半圆窗形鳍式场效应晶体管，所述半圆窗形鳍式场效应晶体管的鳍中仅具有第一掺杂类型的杂质，也就是说，本发明提供的半圆窗形鳍式场效应晶体管为无结型(junctionless)晶体管，即使随着特征尺寸逐渐减小，掺杂区所占据的空间越来越小，由于鳍中只有一种掺杂类型的杂质，不容易出现不同类型掺杂区之间掺杂杂质扩散的问题，因此本发明半圆窗形鳍式场效应晶体管具有良好的稳定性。
结合参考图2、图3以及图4分别示出了本发明半圆窗形鳍式场效应晶体管第一实施例的立体图、图2所示半圆窗形鳍式场效应晶体管沿AA’方向的剖视图以及图2所示半圆窗形鳍式场效应晶体管沿BB’方向的剖视图。本实施例以P型晶体管为例进行说明。
本实施例中半圆窗形鳍式场效应晶体管包括：
硅基底100，位于所述硅基底100上的氧化硅层101，所述氧化硅层101具有绝缘特性，用于使硅基底100和鳍103之间隔离。
形成于所述氧化硅层101上的鳍103，所述鳍103的顶部在垂直于鳍延伸方向上的截面呈半圆形，如图2所示，鳍延伸方向为BB’方向，鳍103在AA’方向具有半圆形的顶部。所述鳍103中具有第一掺杂类型的杂质，本实施例的半圆窗形鳍式场效应晶体管为PMOS，因此所述鳍103为P型掺杂，在其他实施例中，如果所述半圆窗形鳍式场效应晶体管为NMOS，所述鳍103为N型掺杂。
覆盖于所述鳍103上的栅极结构，所述栅极结构沿垂直于鳍103延伸方向横跨于所述鳍103上。本实施例中，所述栅极结构包括依次位于鳍103上的栅极介质层104和栅极102。具体地，所述栅极介质层104为氧化硅或氮化硅，所述栅极102的材料可以是金属也可以是多晶硅。
所述栅极结构在鳍103延伸方向露出的、分别位于栅极结构两侧的鳍103形成P型掺杂的源区S、漏区D；位于所述栅极结构下方被栅极结构覆盖的鳍103构成位于源区S和漏区D之间的沟道区；源区S、漏区D的掺杂类型与沟道区相同。
下面结合图5至图7对图2所示半圆窗形鳍式场效应晶体管的工作原理进行说明。需要说明的是图5至图7的右侧部分示出的是半圆窗形鳍式场效应晶体管沿BB’方向的局部剖视图(为了使附图更加清楚、简洁，未示意半导体基底部分)，图5至图7的左侧部分示出的是半圆窗形鳍式场效应晶体管沿AA’方向的局部剖视图(为了使附图更加清楚、简洁，未示意半导体基底部分)。
如图5所示，栅极102不施加电压，在漏极D上加载负电压，使源极S接地，鳍103中的空穴在源极S和漏极D之间电压差的作用下移动，从而在源极S和漏极D之间形成电流，从而使半圆窗形鳍式场效应晶体管处于打开状态。需要说明的是，还可以在栅极102上施加负电压，所述负电压可以使位于漏极D和源极S之间的沟道区中的空穴吸附在栅极102的下方，本发明对是否在栅极102上加载负电压不作限制。
如图6所示，在栅极102上施加一较小的正电压，基于排斥作用可以使栅极102下方的沟道区的空穴向半导体基底(图中未示出)的方向移动，从而在栅极102下方的沟道区中形成一耗尽区106。
参考图7，增大栅极102上施加的正电压，从而使耗尽区106的体积增大，直至耗尽区106与半导体基底相接触。由于本实施例中，半导体基底包括硅基底100以及位于所述硅基底100上的氧化硅层101，因此，此时所述耗尽区106与所述氧化硅层101相接触时，由于耗尽区106和氧化硅层101(绝缘介质)的电阻均为无穷大，因此，耗尽区106和氧化硅层101相配合切断了源极S和漏极D之间的通路，源极S和漏极D之间无法再形成电流，从而实现了本发明半圆窗形鳍式场效应晶体管的关闭。
继续参考图2、图3和图4，由于鳍103沿AA’方向的横截面面积即源极S和漏极D之间电流流通时的横截面面积，因此鳍103沿AA’方向的横截面面积越大，可以减小源极S和漏极D之间的电阻。而鳍103中半圆形部分的面积较小(鳍的顶部半圆形的半径为r，则半圆形的面积为πr2/2)，位于鳍103半圆形顶部下方的鳍103部分面积较大(鳍除所述半圆形顶部之外的高度为h，h×2r)，因此优选地，r与h之间满足h大于或等于r的关系，以便于增大鳍103沿AA’方向的横截面面积。
需要说明的是，如果鳍103中杂质的掺杂浓度如果过低，则比较难以形成贯穿整个沟道区的耗尽区，因此优选地，所述鳍103中杂质的掺杂浓度大于或等于2×1019原子每立方厘米。
结合参考图8、图9以及图10分别示出了本发明半圆窗形鳍式场效应晶体管第二实施例的立体图、图9所示半圆窗形鳍式场效应晶体管沿CC’方向的剖视图以及图10所示半圆窗形鳍式场效应晶体管沿DD’方向的剖视图。本实施例以P型晶体管为例进行说明。
本实施例中半圆窗形鳍式场效应晶体管包括：
体硅200，形成于体硅200中的多个隔离结构201，所述隔离结构201用于使不同半圆窗形鳍式场效应晶体管之间实现绝缘。位于隔离结构201之间的体硅200区域具有第二掺杂类型的杂质，本实施例所述半圆窗形鳍式场效应晶体管为PMOS，所述隔离结构201之间的体硅200区域具有N型掺杂的离子，类似地，在其他实施例中如果所述半圆窗形鳍式场效应晶体管为NMOS，所述隔离结构201之间的体硅200区域具有P型掺杂的离子。
具体地，所述隔离结构201可以是形成于体硅200中的浅沟槽隔离结构201，所述隔离结构201的材料可以是氧化硅。
鳍203位于隔离结构201之间的体硅200上方，且与具有N型掺杂离子的体硅200区域相接触。所述鳍203的顶部在垂直于鳍延伸方向上的截面呈半圆形，如图8所示，鳍203延伸方向为DD’方向，鳍203在CC’方向具有半圆形顶部。所述鳍203中具有第一掺杂类型的杂质，本实施例的半圆窗形鳍式场效应晶体管为PMOS，因此所述鳍203为P型掺杂，在其他实施例中，如果所述半圆窗形鳍式场效应晶体管为NMOS，所述鳍203为N型掺杂。
覆盖于所述鳍203上的栅极结构，所述栅极结构沿垂直于鳍203延伸方向横跨于所述鳍203上。本实施例中，所述栅极结构包括依次位于鳍203上的栅极介质层204和栅极202。具体地，所述栅极介质层204为氧化硅或氮化硅，所述栅极202的材料可以是金属也可以是多晶硅。
栅极结构露出的鳍203形成P型掺杂的源区S、漏区D；
位于栅极结构下方被栅极结构覆盖的鳍203构成位于源区S和漏区D之间的沟道区。
本实施例与第一实施例的工作原理类似，即当增大栅极202上施加的正电压，使耗尽区206的体积增大，直至耗尽区206与半导体基底相接触，由于本实施例中，与鳍203相接触的体硅200的区域为N型掺杂区，耗尽区会进一步扩大，从而切断了源极S和漏极D之间的通路，源极S和漏极D之间无法再形成电流，从而实现了本发明半圆窗形鳍式场效应晶体管的关闭。
优选实施例中，鳍203顶部半圆形的半径为r，鳍203除所述半圆形顶部之外的高度为h，r与h之间满足h大于或等于r的关系，以便于增大鳍203沿CC’方向的横截面面积。
在另一优选实施例中，所述鳍203中杂质的掺杂浓度大于或等于2×1019原子每立方厘米。
相应地，本发明还提供了一种半圆窗形鳍式场效应晶体管的制造方法，参考图11~14，示出了本发明半圆窗形鳍式场效应晶体管的制造方法第一实施例的流程示意图。
如图11所示，提供半导体基底，本实施例中，所述半导体基底包括硅基底300和位于所述硅基底300上的氧化硅层301，以及位于所述氧化硅上的顶层硅(图未示)。
图形化所述顶层硅以形成位于氧化硅层301上的鳍303。具体地，在其他实施例中鳍303的材料可以是硅、锗、锗化硅或其他Ⅲ、V族半导体材料。形成鳍303的方法与现有技术相同在此不再赘述，此处形成的鳍303的结构与现有技术相同，具体地为条状(从垂直于延伸方向的侧面看为长方形)的鳍303。
如图12所示，对所述鳍303的顶部进行至少一次的圆化处理，使所述鳍303的顶部在垂直于鳍303延伸方向上的截面呈半圆形。具体地，所述圆化处理包括：对鳍303进行氧化，之后去除鳍303被氧化的部分。
此处以鳍303为硅材料为例说明圆化处理的原理，如图11所示，在对鳍303未进行圆化处理之前，所述鳍303从垂直于延伸方向的侧面看为长方形，所述鳍303的顶部两个顶角处的接触角α(如图11中标示的角度)为270度，而所述鳍303侧壁的接触角β(如图11中标示的角度)为180度，因此，由于氧化过程中鳍303顶角位置处暴露于氧气中的面积较大，鳍303顶角被氧化的硅的厚度较大，而侧壁上的硅被氧化的厚度较小。
之后，通过对氧化硅和硅的选择比较大的化学溶液去除氧化硅，由于鳍303顶角被氧化的硅的厚度较大，因此鳍303顶角被去除的部分较多。例如：本实施例中，对所述硅材料的鳍303进行热氧化后形成氧化硅，可以采用稀释的氢氟酸去除所述氧化硅，而稀释的氢氟酸对硅材料的去除量比较少，以保证圆化工艺可实现对鳍303的顶角的去除。
通过这样一次或多次的圆化处理，可逐步地去除鳍303顶角部分的硅材料，进而可以在鳍303的顶部形成一半圆形的结构。由此可见本发明制造方法圆化处理的方式较为简单，制造难度较低。
由于鳍303的宽度与半圆形结构的直径相关，在形成鳍303的步骤中通过调整鳍303的宽度和高度，使鳍303顶部半圆形的半径r，所述鳍303除所述半圆形顶部之外的高度h满足h大于或等于r的关系，进而提高鳍303在垂直于鳍303方向的横截面面积，以便于沟道区电子的传输。
需要说明的是，优选地，在对鳍303完成圆化处理之后，还包括退火的步骤，通过退火可以使鳍303的表面更加光滑，从而使鳍303的顶部形成更接近半圆形的结构。同时，鳍303的表面光滑还可以防止不光滑表面造成的电子散射问题，进而有利于增加沟道中电子的传输，进而提高最终形成的半圆窗形鳍式场效应晶体管的性能。
具体地，可以对鳍303进行氢气退火，退火的温度位于800~1200℃的范围内，退火的时间位于5~30分钟的范围内。
如图13所示，以第一掺杂类型的杂质对所述鳍303进行掺杂。此处以制造PMOS的半圆窗形鳍式场效应晶体管为例，通过P型离子注入的方式对所述鳍303进行掺杂。在其他实施例中，如果制造的是NMOS的半圆窗形鳍式场效应晶体管，则通过N型离子对所述鳍303进行掺杂。
例如：对于PMOS来说，通常用B、In和Ga进行掺杂，而对于NMOS来说，可利用P、As或Sb进行掺杂。
具体地，需要说明的是，掺杂步骤使所述鳍303中P型离子的掺杂浓度大于或等于2×1019原子每立方厘米，以便于在半圆窗形鳍式场效应晶体管工作过程中能够形成贯穿鳍303高度的耗尽区。
如图14所示，在所述鳍303上形成栅极结构。具体地，形成栅极结构的步骤包括：在鳍303沿垂直于鳍303延伸方向的两个相对的侧面上、鳍303上表面依次形成栅极介质层304和栅极302。
首先，形成栅极绝缘层。具体地，所述栅极绝缘层可以为氧化硅，可以通过温度位于750~800℃范围内的热氧化形成所述氧化硅，或者，在其他实施例中，还可以通过沉积其他材料介质层的方式形成所述栅极绝缘层，例如氮化物、高介电常数材料等。
在所述栅极绝缘层上形成栅极材料层。栅极材料层可以是任何适当的导电材料，通常是多晶硅材料，也可以是非晶态硅、非晶态硅和多晶硅的组合、多晶硅-锗等硅材料为主的介质材料，或者W、Mo、Ta或其他高熔点金属的金属栅极导体层、或者包括加入有Ni或Co的多晶硅的硅化物栅极导体。可以用物理气相沉积或化学气相沉积等的成膜工艺形成。
通过光刻技术图形化所述栅极材料层和栅极绝缘层，分别形成栅极介质层304和栅极302，进而形成栅极结构。光刻的方法为熟知的利用形成有栅极图形的光刻胶作为掩膜蚀刻硬掩膜层，再利用硬掩膜层蚀刻栅极材料层和栅极介质层。优选地，蚀刻采用等离子体干法蚀刻，等离子体干法蚀刻具有良好的各向异性。
需要说明的是，在其他实施方式中，形成栅极结构的步骤还包括：在于鳍303延伸方向上形成包围所述栅极介质层304和栅极302的侧墙(图未示)，用于保护所述栅极介质层304和栅极302不受后续工艺的损伤。
所述栅极结构露出的鳍303的部分构成源极和漏极，所述鳍303具有P型掺杂的杂质，所述源极和漏极为P型掺杂区域。所述栅极结构覆盖的鳍303的部分构成位于源极和漏极之间的沟道区。
参考图15~图18，示出了本发明半圆窗形鳍式场效应晶体管的制造方法第二实施例的流程示意图。
如图15所示，提供半导体基底，本实施例中，所述半导体基底为体硅400。图形化所述体硅400形成多个沟槽405，以及位于所述多个沟槽405之间的鳍403。具体地，可通过两次刻蚀的方法，先刻蚀所述体硅400形成鳍403，再在鳍403上形成保护层，继续刻蚀鳍403两侧露出的体硅400部分以形成沟槽405。
在形成沟槽405和鳍403之后，对沟槽405露出的位于鳍403下方的体硅400区域进行第二掺杂类型的掺杂，此处所述第二掺杂类型的掺杂指的是与待形成的半圆窗形鳍式场效应晶体管的源区和漏区掺杂类型不同的掺杂。本实施例，待形成的半圆窗形鳍式场效应晶体管为PMOS管，因此对鳍403下方的体硅400进行的是N型掺杂。
如图16所示，对所述鳍403的顶部进行至少一次的圆化处理，使所述鳍403的顶部在垂直于鳍403延伸方向上的截面呈半圆形。本步骤对鳍403顶部进行圆化处理的方式与第一实施例相同，在此不再赘述。
优选地，在对鳍403完成圆化处理之后，还包括进行退火的步骤，与第一实施例的相关描述相同，在此不再赘述。
如图17所示，在对鳍403完成圆化处理之后，在对鳍403进行掺杂之前还包括：向所述沟槽405中填充绝缘材料以形成隔离结构401。具体对，所述绝缘材料可以是氧化硅或氮化硅。所述隔离结构401用于实现不同场效应晶体管之间的绝缘。形成栅极结构之前还包括：向所述沟槽中填充绝缘材料以形成隔离结构401。
形成隔离结构401之后，对鳍403进行第一掺杂类型的掺杂，此处所述第一掺杂类型的掺杂指的是与待形成的源区和漏区掺杂类型相同的掺杂。本实施例，待形成的半圆窗形鳍式场效应晶体管为PMOS管，因此对鳍403进行的是P型掺杂。
结合参考图17和图18，在完成对鳍403的掺杂之后，形成覆盖于所述鳍403上的栅极结构。具体地，在鳍403沿垂直于鳍403延伸方向的两个相对的侧面上、鳍403上表面依次形成栅极介质层404和栅极402。具体地形成栅极结构的方法与第一实施例相同，在此不再赘述。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (20)

1.一种半圆窗形鳍式场效应晶体管，其特征在于，包括：
半导体基底；
形成于半导体基底上的鳍，所述鳍的顶部在垂直于鳍延伸方向上的截面呈半圆形，所述鳍中具有第一掺杂类型的杂质；
覆盖于所述鳍上的栅极结构；
所述栅极结构露出的鳍为源/漏区；
所述栅极结构覆盖的鳍为沟道区；
所述鳍式场效应晶体管源/漏区掺杂类型与沟道区相同。
2.如权利要求1所述的半圆窗形鳍式场效应晶体管，其特征在于，所述半导体基底包括硅基底和位于硅基底上的氧化硅层。
3.如权利要求1所述的半圆窗形鳍式场效应晶体管，其特征在于，所述半导体基底为体硅，位于所述鳍下方与鳍相接触的体硅区域中掺杂有第二掺杂类型的杂质。
4.如权利要求3所述的半圆窗形鳍式场效应晶体管，其特征在于，不同鳍之间的体硅中还形成有隔离结构。
5.如权利要求1所述的半圆窗形鳍式场效应晶体管，其特征在于，所述鳍的顶部半圆形的半径为r，所述鳍除所述半圆形顶部之外的高度为h，r与h之间满足h大于或等于r的关系。
6.如权利要求1所述的半圆窗形鳍式场效应晶体管，其特征在于，所述晶体管为NMOS管，所述第一掺杂类型为N型掺杂。
7.如权利要求1所述的半圆窗形鳍式场效应晶体管，其特征在于，所述晶体管为PMOS管，所述第一掺杂类型为P型掺杂。
8.如权利要求3所述的半圆窗形鳍式场效应晶体管，其特征在于，所述晶体管为NMOS管，所述第一掺杂类型为N型掺杂，所述鳍下方与鳍相接触的体硅区域为P型掺杂区域。
9.如权利要求3所述的半圆窗形鳍式场效应晶体管，其特征在于，所述晶体管为PMOS管，所述第一掺杂类型为P型掺杂，所述鳍下方与鳍相接触的体硅区域为N型掺杂区域。
10.如权利要求1所述的半圆窗形鳍式场效应晶体管，其特征在于，所述第一掺杂类型的杂质的掺杂浓度大于或等于2×1019原子每立方厘米。
11.一种半圆窗形鳍式场效应晶体管的制造方法，其特征在于，包括：
提供半导体基底；
图形化所述半导体基底，以形成鳍；
对所述鳍的顶部进行至少一次的圆化处理，使所述鳍的顶部在垂直于鳍延伸方向上的截面呈半圆形；
以第一掺杂类型的杂质对所述鳍进行掺杂；
在所述鳍上形成栅极结构。
12.如权利要求11所述的制造方法，其特征在于，所述半导体基底包括硅基底,位于所述硅基底上的氧化硅层以及位于所述氧化硅层上的顶层硅。
13.如权利要求11所述的制造方法，其特征在于，所述半导体基底为体硅，在对鳍进行圆化处理之前还包括：对位于鳍下方的体硅进行第二掺杂类型的掺杂。
14.如权利要求13所述的制造方法，其特征在于，形成鳍的步骤包括：图形化所述体硅，形成多个鳍以及位于鳍之间的沟槽。
15.如权利要求14所述的制造方法，其特征在于，在对鳍完成圆化处理之后，在对鳍进行掺杂之前还包括：向所述沟槽中填充绝缘材料以形成隔离结构。
16.如权利要求11所述的制造方法，其特征在于，所述鳍的材料包括硅、锗、锗化硅或其他III、V族半导体材料。
17.如权利要求11所述的制造方法，其特征在于，所述圆化处理包括：对鳍进行氧化，之后去除鳍被氧化的部分。
18.如权利要求17所述的制造方法，其特征在于，对完成圆化处理的鳍进行退火。
19.如权利要求11所述的制造方法，其特征在于，所述鳍的材料为硅，所述圆化处理包括：对所述硅材料的鳍进行热氧化形成氧化硅，之后采用稀释的氢氟酸去除所述氧化硅。
20.如权利要求19所述的制造方法，其特征在于，在对硅材料的鳍完成圆化处理之后，对鳍进行氢气退火，退火的温度位于800~1200℃的范围内，退火的时间位于5~30分钟的范围内。
CN201210365185.7A 2009-09-28 2012-09-26 半圆窗形鳍式场效应晶体管及其制造方法 Pending CN103681847A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201210365185.7A CN103681847A (zh) 2012-09-26 2012-09-26 半圆窗形鳍式场效应晶体管及其制造方法
US13/848,707 US9373694B2 (en) 2009-09-28 2013-03-21 System and method for integrated circuits with cylindrical gate structures
US15/157,366 US9673060B2 (en) 2009-09-28 2016-05-17 System and method for integrated circuits with cylindrical gate structures

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210365185.7A CN103681847A (zh) 2012-09-26 2012-09-26 半圆窗形鳍式场效应晶体管及其制造方法

Publications (1)

Publication Number Publication Date
CN103681847A true CN103681847A (zh) 2014-03-26

Family

ID=50318795

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210365185.7A Pending CN103681847A (zh) 2009-09-28 2012-09-26 半圆窗形鳍式场效应晶体管及其制造方法

Country Status (1)

Country Link
CN (1) CN103681847A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104952922A (zh) * 2014-03-27 2015-09-30 中芯国际集成电路制造(上海)有限公司 鳍型场效应晶体管及其制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070040221A1 (en) * 2005-08-19 2007-02-22 Harald Gossner Electrostatic discharge protection element
US20080057670A1 (en) * 2003-05-28 2008-03-06 Kim Jung H Semiconductor Device and Method of Fabricating the Same
CN101159268A (zh) * 2006-10-02 2008-04-09 台湾积体电路制造股份有限公司 半导体结构及存储单元
US20080121970A1 (en) * 2006-08-31 2008-05-29 Micron Technology, Inc. Finned memory cells and the fabrication thereof
US20100270619A1 (en) * 2006-09-01 2010-10-28 Kyungpook National University Industry-Academic Cooperation Foundation Fin field effect transistor having low leakage current and method of manufacturing the finfet
WO2011101463A1 (en) * 2010-02-19 2011-08-25 University College Cork - National University Of Ireland, Cork A transistor device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080057670A1 (en) * 2003-05-28 2008-03-06 Kim Jung H Semiconductor Device and Method of Fabricating the Same
US20070040221A1 (en) * 2005-08-19 2007-02-22 Harald Gossner Electrostatic discharge protection element
US20080121970A1 (en) * 2006-08-31 2008-05-29 Micron Technology, Inc. Finned memory cells and the fabrication thereof
US20100270619A1 (en) * 2006-09-01 2010-10-28 Kyungpook National University Industry-Academic Cooperation Foundation Fin field effect transistor having low leakage current and method of manufacturing the finfet
CN101159268A (zh) * 2006-10-02 2008-04-09 台湾积体电路制造股份有限公司 半导体结构及存储单元
WO2011101463A1 (en) * 2010-02-19 2011-08-25 University College Cork - National University Of Ireland, Cork A transistor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104952922A (zh) * 2014-03-27 2015-09-30 中芯国际集成电路制造(上海)有限公司 鳍型场效应晶体管及其制造方法

Similar Documents

Publication Publication Date Title
US10930764B2 (en) Extension region for a semiconductor device
KR100748261B1 (ko) 낮은 누설전류를 갖는 ｆｉｎ 전계효과트랜지스터 및 그제조 방법
US9153657B2 (en) Semiconductor devices comprising a fin
US8541274B1 (en) Methods of forming 3-D semiconductor devices with a nanowire gate structure wherein the nanowire gate structure is formed after source/drain formation
US9299809B2 (en) Methods of forming fins for a FinFET device wherein the fins have a high germanium content
JP4551811B2 (ja) 半導体装置の製造方法
US8853008B1 (en) Counter-doped low-power FinFET
CN205452286U (zh) 集成电路
CN101490822B (zh) 半导体器件及其制造方法
TWI688044B (zh) 半導體裝置、鰭式場效電晶體裝置及其製造方法
US20140011341A1 (en) Methods of forming finfet devices with alternative channel materials
US8580634B1 (en) Methods of forming 3-D semiconductor devices with a nanowire gate structure wherein the nanowire gate structure is formed prior to source/drain formation
TW200425299A (en) Self-aligned contact for SOI device
KR20130129867A (ko) 대안적인 채널 물질들로 핀펫 디바이스들을 형성하는 방법
CN104752200A (zh) 晶体管及其制造方法
KR20160035378A (ko) 반도체 장치 및 그 제조 방법
CN104425607B (zh) 无结晶体管及其制作方法
CN104124172B (zh) 鳍式场效应晶体管及其形成方法
CN109473398B (zh) 半导体元件及其制造方法
CN103295899A (zh) FinFET器件制造方法
CN108807179A (zh) 半导体结构及其形成方法
US20130302954A1 (en) Methods of forming fins for a finfet device without performing a cmp process
CN104347508B (zh) 半导体结构及其形成方法
US20230037719A1 (en) Methods of forming bottom dielectric isolation layers
CN103123899B (zh) FinFET器件制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20140326