CN103681784A - 包括埋入式栅极的半导体器件、组件和系统及制造方法 - Google Patents

包括埋入式栅极的半导体器件、组件和系统及制造方法 Download PDF

Info

Publication number
CN103681784A
CN103681784A CN201310203798.5A CN201310203798A CN103681784A CN 103681784 A CN103681784 A CN 103681784A CN 201310203798 A CN201310203798 A CN 201310203798A CN 103681784 A CN103681784 A CN 103681784A
Authority
CN
China
Prior art keywords
dielectric film
covers
depressed part
semiconductor device
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310203798.5A
Other languages
English (en)
Other versions
CN103681784B (zh
Inventor
张太洙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN103681784A publication Critical patent/CN103681784A/zh
Application granted granted Critical
Publication of CN103681784B publication Critical patent/CN103681784B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass

Abstract

本发明公开包括埋入式栅极的半导体器件、组件和系统及制造方法。该半导体器件包括：凹陷部，其形成于有源区中；栅极，其埋入于所述凹陷部的下部中；第一覆盖绝缘膜，其形成于所述栅极上；第二覆盖绝缘膜，其形成于所述第一覆盖绝缘膜上；以及第三覆盖绝缘膜，其形成于所述第二覆盖绝缘膜上。在包括埋入式栅极的半导体器件中，可以通过减小形成于埋入式栅极上的覆盖绝缘膜中的氮化物膜体积来减小氮化物膜所引起的机械应力，并且调整了氮化物膜的硅对氮的比例，从而减小机械应力，进而改善了半导体器件的操作特性。

Description

包括埋入式栅极的半导体器件、组件和系统及制造方法
技术领域
本发明涉及包括埋入式栅极的半导体器件，并且具体地涉及如下的半导体器件：其构造成通过从形成于埋入式栅极上的覆盖绝缘膜上削减氮化物膜的体积来减少氮化物膜所引起的机械应力。
背景技术
通常，在受导电率影响的材料之中，半导体是落入导体和非导体之间的中间区域中的材料。虽然半导体在纯态下类似于非导体，但是半导体器件的导电率借助于杂质注入或其它处理而增加。半导体借助于杂质注入和导体连接而形成例如晶体管等半导体器件。由半导体元件形成且同时具有多种功能的器件被称为半导体器件。半导体器件的代表性实例是半导体存储装置。
半导体存储装置包括多个晶体管。晶体管具有三个区域，即栅极、源极和漏极。电荷根据输入晶体管栅极的控制信号（电压大小）而在源极和漏极之间移动。源极和漏极之间的电荷根据半导体器件的特性和操作而移动穿过沟道区。
通常，制造晶体管的方法包括：在半导体基板上形成栅极，以及通过将杂质掺杂到位于栅极两侧的半导体基板上而形成源极和漏极。源极和漏极之间的区域可以位于栅极下方，并且被用作晶体管的沟道区。包括水平沟道区的晶体管难以形成高度集成的半导体器件。
为了解决上面提及的问题，已提出了如下的三维（3D）晶体管：通过蚀刻硅基板而使栅极的所有部分或某些部分被埋入三维晶体管中。具体地说，已经使用了栅极被完全埋入于硅基板中的埋入式栅极结构。
通常，埋入式栅极结构使用氮化物膜作为形成于栅极上的覆盖绝缘膜，以实现栅极隔离。然而，当使用形成于栅极上的氮化物膜时，由于氮化物膜所引起的机械应力的缘故，可能使单元（cell，又称为晶胞）晶体管特性（具体地说，为刷新特性）劣化。
发明内容
本发明旨在提供如下包括埋入式栅极的半导体器件、均包括该半导体器件的组件和系统以及制造该半导体器件的方法：其基本上解决了由于现有技术的限制和缺点而导致的一个或多个问题。
本发明的一个实施例涉及一种构造成通过减小覆盖绝缘膜所引起的机械应力来改善刷新特性的包括埋入式栅极结构的半导体器件。
根据实施例，一种半导体器件包括：凹陷部，其形成于有源区中；栅极，其埋入于所述凹陷部的下部中；第一覆盖绝缘膜，其形成于所述栅极上；第二覆盖绝缘膜，其形成于所述第一覆盖绝缘膜上；以及第三覆盖绝缘膜，其形成于所述第二覆盖绝缘膜上以填充所述凹陷部。
所述第一覆盖绝缘膜可以由与Si3N4材料相比具有更高的氮比例的氮化硅膜形成。
所述第一覆盖绝缘膜可以形成在所述凹陷部的侧壁和所述栅极上。
所述第二覆盖绝缘膜可以包括使所述第一覆盖绝缘膜部分氧化而来的氧化物膜。
所述第三覆盖绝缘膜可以由与Si3N4材料相比具有更高的氮比例的氮化硅膜形成。所述第三覆盖绝缘膜可以包括氧化物膜。所述第三覆盖绝缘膜可以包括低温氧化物膜和等离子增强TEOS（PE-TEOS）氧化物膜中的至少一者。
所述凹陷部可以包括如下鳍状结构：所述有源区比器件隔离膜更突出。
根据本发明的另一方面，一种形成半导体器件的方法包括：形成限定有源区的器件隔离膜；形成位于所述有源区中的凹陷部；在所述凹陷部的下部中形成栅极；在所述栅极上形成第一覆盖绝缘膜；在所述第一覆盖绝缘膜上形成第二覆盖绝缘膜；以及在所述第二覆盖绝缘膜上形成第三覆盖绝缘膜以填充所述凹陷部。
该方法还可以包括：在形成所述凹陷部之后执行H2退火工序。
形成所述第一覆盖绝缘膜的步骤可以包括在所述凹陷部的侧壁和所述栅极上沉积第一氮化物膜。
形成所述第一覆盖绝缘膜的步骤可以包括将氮离子注入所述第一氮化物膜中。
注入氮离子的步骤可以包括在剂量为约1013个/cm2到1016个/cm2之间且能量为约1KeV到50KeV之间的工序条件下注入氮离子。
形成所述第一覆盖绝缘膜的步骤可以包括形成与Si3N4材料相比具有更高的氮比例的氮化硅膜。
形成所述第二覆盖绝缘膜的步骤可以包括通过将所述第一覆盖绝缘膜部分氧化而将预定厚度的第一覆盖绝缘膜转换成氧化物膜。
形成所述第二覆盖绝缘膜的步骤可以包括通过对所述第一覆盖绝缘膜进行氧化工序而将所述第一覆盖绝缘膜部分氧化。所述氧化工序包括自由基氧化工序。
所述自由基氧化工序可以在约500℃到1000℃之间的温度下执行约10秒到1000秒之间的预定时间。
所述自由基氧化工序可以以使覆盖绝缘膜中包含的约5%到95%的氮氧化的方式来执行。
形成所述第三覆盖绝缘膜的步骤可以包括在所述第二覆盖绝缘膜上形成第二氮化物膜以填充凹陷部。
形成所述第三覆盖绝缘膜的步骤还可以包括将氮离子注入所述第二氮化物膜中。
形成所述第三覆盖绝缘膜的步骤可以包括在所述第二覆盖绝缘膜上形成氧化物膜以填充凹陷部。
应该理解的是，本发明的以上概括描述和以下详细描述都是示例性的和解释性的，并且旨在提供权利要求书所要求保护的本发明的更详细的解释。
附图说明
图1是示出实施例的半导体器件所应用的6F2结构的平面图。
图2是示出沿着图1的线A-A’截取的半导体器件的截面图。
图3A至图3F是示出依次形成图2的半导体器件的方法的截面图。
图4是示出甚至延伸到外围区域的半导体器件的电路图。
图5是示出根据一个实施例的半导体组件的电路图。
图6是示出根据实施例的半导体系统的电路图。
图7是示出根据实施例的计算机系统的框图。
图8是示出根据实施例的数据处理系统的示意图。
图9是示出根据实施例的电子系统的框图。
具体实施方式
下面将详细参考实施例，实施例的实例在附图中示出。在全部附图中尽量采用相同的附图标记来指代相同或相似的部件。
图1是示出实施例的半导体器件所应用的6F2结构的平面图。图2是示出沿着图1的线A-A’截取的半导体器件的截面图。
参见图1和图2，在半导体基板的预定区域上形成限定有源区12的器件隔离膜14，并且栅极16具有埋入于有源区12和器件隔离膜中的埋入式栅极。栅极16可以由钛（Ti）、氮化钛（TiN）、钨（W）或氮化钨（WN）形成。
有源区12形成为倾斜穿过栅极16。在栅极16和有源区12之间形成有栅极绝缘膜（氧化物膜）18。栅极绝缘膜18可以由氧化硅膜（SiO2）和/或介电常数（电容率）比SiO2膜的介电常数（电容率）高的高K材料形成。
具体地说，根据实施例，用于隔离栅极16的覆盖绝缘膜20可以仅由氮化物膜形成，而且也可以由氮化物膜和氧化物膜的堆叠结构形成。覆盖绝缘膜20包括氮化物膜20a、氧化物膜20b和氮化物膜20c。可以通过利用氧化工序将氮化物膜20a的某些部分氧化来形成氧化物膜20b。氧化工序包括自由基氧化工序。
覆盖绝缘膜可以由氮化物膜和氧化物膜的堆叠结构形成，如此使氮化物膜的体积（量）减小。这导致氮化物膜所引起的机械应力减小。
可以将氮离子注入到氮化物膜20a、20c中，并且调整硅（Si）和氮（N）的组成比例，从而可以进一步减小氮化物膜20a、20c所引起的机械应力。举例而言，氮化物膜20a或20c可以由与Si3N4材料相比具有更高的硅（Si）对氮（N）比例的氮化硅膜形成。
根据实施例的氮化物膜20c可以用氧化物膜来替代。
图3A至图3F是示出依次形成图2的半导体器件的方法的截面图。
参见图3A，在半导体基板上形成衬垫氧化物膜（未显示）和衬垫氮化物膜（未显示）。随后，在衬垫氮化物膜上形成光阻（photoresist，又称为光致抗蚀剂或光刻胶）膜（未显示）之后，使用浅沟槽隔离（shallow trench isolation，STI）法借助光刻工序而在衬垫氮化物膜上形成限定有源区的光阻图案（未显示）。
使用光阻图案作为蚀刻掩模而依次蚀刻衬垫氮化物膜和衬垫氧化物膜，从而形成掩模图案（未显示）。然后，通过使用掩模图案作为蚀刻掩模蚀刻半导体基板，形成限定有源区32的器件隔离沟槽。
接下来，在器件隔离沟槽的内表面形成侧壁绝缘膜（未显示）。在形成绝缘膜以填充器件隔离沟槽之后，将绝缘膜平坦化（举例而言为CMP处理）以使氧化物膜图案36露出，从而形成了限定有源区32的器件隔离膜34。
器件隔离膜34可以包括硼磷硅酸盐玻璃（boro-phospho silicateglass，BPSG）膜、磷硅酸盐玻璃（phosphorous silicate glass，PSG）膜、旋涂玻璃（spin on glass，SOG）膜、聚硅氮烷（PSZ）膜、O3-TEOS（四羟基硅烷）膜、高密度等离子（high density plasma，HDP）氧化物膜和/或原子层沉积（atomic layer deposition，ALD）膜。
然后，在有源区32和器件隔离膜34上形成硬掩模层（未显示）之后，在硬掩模层上形成限定栅极区的光阻图案（未显示）。通过使用光阻图案作为蚀刻掩模蚀刻硬掩模层而形成硬掩模图案38。
使用硬掩模图案38作为蚀刻掩模而将有源区32和器件隔离膜34蚀刻至预定深度，从而形成了限定栅极区的栅极凹陷部40。
可以利用有源区32和器件隔离膜34的蚀刻选择比而将器件隔离膜34蚀刻得比有源区32还深。这导致形成鳍状结构，其中有源区32在栅极凹陷部40中比器件隔离膜34更突出。提供图3A下部的图示用于显示鳍状结构并且显示沿着图1的线B-B’截取的截面。
然后，对蚀刻后的有源区执行H2退火工序，从而可以使栅极凹陷部40的蚀刻工序中产生的受损基板恢复。
参见图3B，在栅极凹陷部40的内表面形成栅极绝缘膜42。
形成栅极绝缘膜42的方法如下。在借助氧化工序（例如自由基氧化工序）而在栅极凹陷部40的内表面形成氧化硅（SiO2）膜之后，选择性地蚀刻氧化硅（SiO2）膜，从而形成栅极绝缘膜42。可选地，借助原子层沉积（ALD）或化学气相沉积（chemical vapor deposition，CVD）法在栅极凹陷部40的内表面上沉积介电常数（电容率）比氧化硅（SiO2）膜的介电常数（电容率）高的高介电（高K）材料，从而形成栅极绝缘膜42。
在栅极绝缘膜42上形成用于栅极的导电膜（未显示），以使栅极凹陷部40被导电膜填充。接着，对用于栅极的导电膜（下文称为栅极导电膜）进行蚀刻和平坦化以将硬掩模图案38露出。用于栅极的导电膜可以由钛（Ti）、氮化钛（TIN）、钨（W）、氮化钨（WN）、或它们的组合形成。可以使用掺杂的多晶硅作为栅极导电膜。
然后，选择性地蚀刻栅极导电膜使得仅预定高度的栅极导电膜保留在栅极凹陷部40的下部，从而形成栅极44。可以借助回蚀工序而选择性地移除栅极导电膜。
参见图3C，不仅在栅极44的上部，而且在栅极凹陷部40的侧壁形成覆盖绝缘膜46。覆盖绝缘膜46可以包括Si3N4膜，并且厚度可以为约到
Figure BDA00003260342300062
可以使用化学气相沉积（CVD）法作为形成覆盖绝缘膜46的方法。CVD可以包括大气压CVD（APCVD）、低压CVD（LPCVD）、等离子增强CVD（plasma-enhanced CVD，PECVD）、金属有机CVD（MOCVD）和/或热学CVD。
参见图3D，将氮离子注入到覆盖绝缘膜46中。
可以在剂量为约1013个/cm2到1016个/cm2之间且能量为约1KeV到50KeV之间的工序条件下注入氮离子，并且也可以以0°的角度或预定斜率来注入。
注入覆盖绝缘膜46中的氮通过调整绝缘膜46的硅对氮的比例来减小覆盖绝缘膜46所引起的机械应力。覆盖绝缘膜46可以由与Si3N4膜相比具有更高的硅对氮比例的氮化硅膜形成。
参见图3E，对覆盖绝缘膜46进行氧化工序（例如自由基氧化工序）使得覆盖绝缘膜46部分氧化，从而形成覆盖氧化物膜48。也就是说，将预定厚度的覆盖绝缘膜46转换成氧化物膜而形成覆盖氧化物膜48。自由基氧化工序可以在约500℃到1000℃之间的温度下执行约10秒到1000秒之间的预定时间，而使覆盖绝缘膜46所包含的约5%到95%之间的氮被氧化。
如上所述，覆盖绝缘膜46在自由基氧化工序期间没有被完全氧化，从而避免在对覆盖绝缘膜46执行自由基氧化工序时将栅极44氧化，并且避免栅极44在后续过程中被氧化。
参见图3F，在覆盖氧化物膜48上形成覆盖氮化物膜50使得覆盖氮化物膜50填充栅极凹陷部40。
随后，将氮离子注入覆盖氮化物膜50中，参见图3D所示，并且调整覆盖氮化物膜50的硅对氮的比例，从而可以减小覆盖氮化物膜50所引起的机械应力。离子注入条件可以如图3D步骤所用的条件。
可选地，可以形成氧化物膜代替图3F所示的覆盖氮化物膜50。氧化物膜可以包括低温氧化物膜和等离子增强TEOS（PE-TEOS）氧化物膜中的一者或二者。
后续过程中形成位线（未显示）和电容器（未显示）的方法可以是在具有埋入式栅极的常规6F2结构中形成位线和电容器的方法。因此，在这将省略详述，以便于描述。
图4是示出扩展至外围区域的半导体器件的电路图。在图4中，为了便于描述和更好地理解本发明，与图1和图2中相同的附图标记代表相同的元件。
参见图4，半导体器件100包括单元阵列110、读出放大器（senseamplifier，SA）120、列译码器140、行译码器130。
单元阵列110包括与字线（埋入式栅极）16和位线112连接的多个存储器单元（未显示）。栅极16埋入于存储器单元的有源区中。具体地说，用于覆盖埋入式栅极16以将存储器单元中的埋入式栅极16隔离的覆盖绝缘膜包括第一覆盖氮化物膜、覆盖氧化物膜和第二覆盖氮化物膜。对于第一覆盖氮化物膜的情况，将氮注入第一覆盖氮化物膜中，从而调整了硅对氮的比例。覆盖氧化物膜通过将第一氮化物膜部分氧化而形成。对于形成在覆盖氧化物膜上的第二覆盖氮化物膜的情况，将氮注入第二覆盖氮化物膜中，从而调整了硅对氮的比例。
读出放大器120连接至位线112，从而可以读出和放大存储于单元阵列110的存储器单元中的数据。
行译码器130连接至字线（埋入式栅极）16，产生用于将单元阵列110的存储器单元选择性地打开或关闭的信号，并且将该信号输出到特定的字线（埋入式栅极）16。
列译码器140产生用于使与行译码器130所选择的单元连接的读出放大器120操作的驱动信号，并且将该驱动信号输出到读出放大器120。
图4所示的半导体器件可以应用于计算存储器（举例而言，DRAM、SRAM、DDR3SDRAM、DDR2SDRAM、DDR SDRAM等）、消费型存储器（举例而言，DDR3SDRAM、DDR2SDRAM、DDRSDRAM、SDR SDRAM等）、图形存储器（举例而言，DDR3SDRAM、GDDR3SDMRA、GDDR4SDRAM、GDDR5SDRAM等）、移动存储器等等。
图5是示出根据本发明一个实施例的半导体组件的电路图。
参见图5，半导体组件200包括：多个半导体元件220，其安装于组件板210上；命令链路（command link）230，其允许每个半导体元件220从外部控制器（图中未示出）接收控制信号（例如地址信号（ADDR）、命令信号（CMD）及时钟信号（CLK））；以及数据链路（data link）240，其连接至半导体元件220以发送输入/输出（I/O）数据。
在该情况下，半导体元件220可以示例性地实施为图4所示的半导体器件100。也就是说，半导体元件220包括埋入于有源区中的栅极。形成于埋入式栅极上以将埋入式栅极隔离的覆盖绝缘膜包括第一覆盖氮化物膜、覆盖氧化物膜和第二覆盖氮化物膜。对于第一覆盖氮化物膜的情况，将氮注入第一覆盖氮化物膜中，从而调整了硅对氮的比例。覆盖氧化物膜通过将第一氮化物膜部分氧化而形成。对于形成在覆盖氧化物膜上的第二覆盖氮化物膜的情况，将氮注入第二覆盖氮化物膜中，从而调整了硅对氮的比例。
命令链路230和数据链路240可以形成为类似于常用半导体组件中的命令链路及数据链路。
虽然如图5所示在组件基板210的正面安装了八个半导体元件220，但是应该注意也可以在组件基板210的背面安装半导体元件220。也就是说，半导体元件220可以安装在组件基板210的一侧或两侧，并且要安装的半导体元件220的数目并不限于图5的实例。此外，组件基板210的材料和结构不受特定限制。
图6显示根据一个实施例的半导体系统。
参见图6，半导体系统300包括至少一个半导体组件310（其包括多个半导体元件312）以及控制器320，控制器320提供每个半导体组件310和外部系统（未显示）之间的双向接口以控制半导体组件310的操作。
控制器320可以在功能上类似于常用数据处理系统中使用的控制多个半导体组件的控制器，这里将省略其详述以便于描述。
在该情况下，半导体组件310例如可以是图5所示的半导体组件200。
图7显示根据一个实施例的计算机系统。
参见图7，计算机系统400包括半导体系统410和例如中央处理单元（CPU）等处理器420。
半导体系统410可以存储控制计算机系统400的操作所必需的数据。半导体系统410可以示例性地用作图6所示的半导体系统300。半导体系统410包括至少一个半导体组件。半导体组件中的半导体器件包括埋入于有源区中的栅极。形成于埋入式栅极上以将埋入式栅极隔离的覆盖绝缘膜包括第一覆盖氮化物膜、覆盖氧化物膜和第二覆盖氮化物膜。对于第一覆盖氮化物膜的情况，将氮注入第一覆盖氮化物膜中，从而调整了硅对氮的比例。覆盖氧化物膜通过将第一氮化物膜部分氧化而形成。对于形成在覆盖氧化物膜上的第二覆盖氮化物膜的情况，将氮注入第二覆盖氮化物膜中，从而调整了硅对氮的比例。
处理器420通过对存储于半导体系统410的数据进行处理来控制计算机系统400的操作。处理器420可以在功能上类似于常用计算机系统所用的CPU。
计算机系统400可以包括多种用户接口装置，例如，监视器432、键盘434、打印机436、鼠标438等。
图8显示根据一个实施例的数据处理系统。
参见图8，数据处理系统500包含于电子系统（未显示）中，从而执行电子系统的多种功能中的特定功能。
数据处理系统500可以包括安装于基板上的至少一个半导体器件510。
半导体器件510包括：单元阵列（未显示），其用于存储执行电子系统的特定功能所需的数据；以及处理器（未显示），其用于通过对存储于单元阵列中的数据进行处理来执行对应的功能。也就是说，半导体器件510包括用于在一个单位元件（晶粒或芯片）中存储数据的单元、以及用于通过对存储的数据进行处理来执行电子系统的特定功能的单元。单元阵列包括与位线和字线相连的多个存储器单元。存储器单元的栅极埋入于有源区中。形成于埋入式栅极上以将埋入式栅极隔离的覆盖绝缘膜包括第一覆盖氮化物膜、覆盖氧化物膜和第二覆盖氮化物膜。对于第一覆盖氮化物膜的情况，将氮注入第一覆盖氮化物膜中，从而调整了硅对氮的比例。覆盖氧化物膜通过将第一氮化物膜部分氧化而形成。对于形成在覆盖氧化物膜上的第二覆盖氮化物膜的情况，将氮注入第二覆盖氮化物膜中，从而调整了硅对氮的比例。
数据处理系统500经由引线520而连接至电子系统的其它构成元件（例如CPU），从而可以单向或双向地发送和接收数据和控制信号。
图9显示根据一个实施例的电子系统。
参见图9，电子系统600包括至少一个数据处理系统610和用户接口620。
数据处理系统610执行电子系统600的多种功能中的特定功能，并且包括安装于基板上的至少一个半导体器件。半导体器件可以包括：单元阵列（未显示），其用于存储执行电子系统600的特定功能所需的数据；以及处理器（未显示），其通过对存储于单元阵列中的数据进行处理来控制对应的功能。在该情况下，单元阵列包括连接至位线和字线的多个存储器单元。存储器单元的栅极埋入于有源区中。形成于埋入式栅极上以将埋入式栅极隔离的覆盖绝缘膜包括第一覆盖氮化物膜、覆盖氧化物膜和第二覆盖氮化物膜。对于第一覆盖氮化物膜的情况，将氮注入第一覆盖氮化物膜中，从而调整了硅对氮的比例。覆盖氧化物膜通过将第一氮化物膜部分氧化而形成。对于形成在覆盖氧化物膜上的第二覆盖氮化物膜的情况，将氮注入第二覆盖氮化物膜中，从而调整了硅对氮的比例。
用户接口620提供用户和数据处理系统610之间的接口。用户接口620可以包括结合至电子装置的键盘、触控屏幕、扬声器等。
电子系统600包括设置于各种电子装置、信息装置及通信装置（诸如，计算机、家用电器、工厂自动化系统、升降机及移动电话等）中的各种嵌入式系统。
从上面描述中容易得知，根据实施例的半导体器件通过减小形成于埋入式栅极结构的栅极上的氮化物膜体积而减小了氮化物膜所引起的机械应力，从而可以改善半导体器件特性（具体地说，为刷新特性）。
另外，根据实施例的半导体器件减小了形成于埋入式栅极上的氮化物膜的硅（Si）对氮（N）的比例。氮化物膜所引起的机械应力被缓和，从而可以改善半导体器件特性（具体地说，为刷新特性）。
虽然上面提及的实施例示例性地披露了有源区形成为倾斜穿过字线（栅极）的6F2结构，但是实施例并不限于此而是也可以应用于其它结构。也就是说，根据实施例的半导体器件可以应用于当栅极被埋入于有源区时所形成的埋入式栅极的结构。
本领域的技术人员将意识到，在不脱离本发明的精神和本质特征的情况下，可以以与本文所给出的具体方式不同的方式来实施本发明。因此，就所有方面而言，应该认为上述实施例是示例性的，而不是限制性的。本发明的范围应该由权利要求书及其等同内容来确定，而不是由上述描述来确定，并且本文意图涵盖落入所附权利要求书的含义和等同范围内的全部修改。另外，对本领域的技术人员而言显而易见的是，在从属权利要求中未彼此明确地引用的权利要求可以作为本发明的示例性实施例相组合，或者在本申请提交之后的后续修改中作为新的权利要求被包括进来。
本发明的上述实施例是示例性的而非限制性的。各种替代及等同的方式都是可行的。本发明并不限于本文中所描述的沉积、蚀刻、抛光以及图案化步骤的类型。本发明也不限于任何特定类型的半导体器件。举例而言，本发明可应用于动态随机存取存储（DRAM）器件或非易失性存储器件。对本发明内容所作的其它增加、删减或修改是显而易见的并且落入所附权利要求书的范围内。
本申请要求2012年8月31日提交的韩国专利申请No.10-2012-0096603的优先权，该韩国专利申请的全部内容通过引用并入本文。

Claims (10)

1.一种半导体器件，包括：
凹陷部，其形成于有源区中；
栅极，其埋入于所述凹陷部的下部中；
第一覆盖绝缘膜，其形成于所述栅极上；
第二覆盖绝缘膜，其形成于所述第一覆盖绝缘膜上；以及
第三覆盖绝缘膜，其形成于所述第二覆盖绝缘膜上以填充所述凹陷部。
2.根据权利要求1所述的半导体器件，其中，所述第一覆盖绝缘膜包括与Si3N4材料相比具有更高的氮比例的氮化硅膜。
3.根据权利要求1所述的半导体器件，其中，所述第二覆盖绝缘膜包括使所述第一覆盖绝缘膜部分氧化而来的氧化物膜。
4.一种形成半导体器件的方法，包括：
形成限定有源区的器件隔离膜；
形成位于所述有源区中的凹陷部；
在所述凹陷部的下部形成栅极；
在所述栅极上形成第一覆盖绝缘膜；
在所述第一覆盖绝缘膜上形成第二覆盖绝缘膜；以及
在所述第二覆盖绝缘膜上形成第三覆盖绝缘膜以填充所述凹陷部。
5.一种半导体器件，包括：
单元阵列，其包括连接至位线和字线的多个单元；
读出放大器，其连接至所述位线，以读出存储于所述单元中的数据；
行译码器，其连接至埋入式栅极以产生用于打开或关闭所述单元的信号；以及
列译码器，其产生用于操作与所述行译码器所选择的单元相连的读出放大器的驱动信号，
其中，所述单元包括：
凹陷部，蚀刻有源区而形成所述凹陷部；
栅极，其埋入到所述凹陷部的下部中；
第一覆盖绝缘膜，其形成于所述栅极上；
第二覆盖绝缘膜，其形成于所述第一覆盖绝缘膜上；以及
第三覆盖绝缘膜，其形成于所述第二覆盖绝缘膜上以填充所述凹陷部。
6.一种半导体组件，包括：
安装于基板上的多个半导体器件，每个所述半导体器件均包括：
凹陷部，蚀刻有源区而形成所述凹陷部；
栅极，其埋入到所述凹陷部的下部中；
第一覆盖绝缘膜，其形成于所述栅极上；
第二覆盖绝缘膜，其形成于所述第一覆盖绝缘膜上；以及
第三覆盖绝缘膜，其形成于所述第二覆盖绝缘膜上以填充所述凹陷部。
7.一种半导体系统，包括：
半导体组件，其包括安装于基板上的多个半导体器件；以及
控制器，其用于控制所述半导体组件的操作；
其中，每个所述半导体器件均包括：
凹陷部，蚀刻有源区而形成所述凹陷部；
栅极，其埋入到所述凹陷部的下部中；
第一覆盖绝缘膜，其形成于所述栅极上；
第二覆盖绝缘膜，其形成于所述第一覆盖绝缘膜上；以及
第三覆盖绝缘膜，其形成于所述第二覆盖绝缘膜上以填充所述凹陷部。
8.一种计算机系统，包括：
半导体系统，其具有至少一个半导体组件；以及
处理器，其用于对存储于所述半导体系统中的数据进行处理，
其中，所述半导体组件包括安装于基板上的多个半导体器件，
所述半导体器件包括：
凹陷部，蚀刻有源区而形成所述凹陷部；
栅极，其埋入到所述凹陷部的下部中；
第一覆盖绝缘膜，其形成于所述栅极上；
第二覆盖绝缘膜，其形成于所述第一覆盖绝缘膜上；以及
第三覆盖绝缘膜，其形成于所述第二覆盖绝缘膜上以填充所述凹陷部。
9.一种数据处理系统，包括：
安装于基板上的至少一个半导体器件，每个所述半导体器件均包括：
凹陷部，蚀刻有源区而形成所述凹陷部；
栅极，其埋入到所述凹陷部的下部中；
第一覆盖绝缘膜，其形成于所述栅极上；
第二覆盖绝缘膜，其形成于所述第一覆盖绝缘膜上；以及
第三覆盖绝缘膜，其形成于所述第二覆盖绝缘膜上以填充所述凹陷部。
10.一种电子系统，包括：
至少一个数据处理系统，其包括安装于基板上的至少一个半导体器件并且包括：
凹陷部，蚀刻有源区而形成所述凹陷部；
栅极，其埋入到所述凹陷部的下部中；
第一覆盖绝缘膜，其形成于所述栅极上；
第二覆盖绝缘膜，其形成于所述第一覆盖绝缘膜上；以及
第三覆盖绝缘膜，其形成于所述第二覆盖绝缘膜上以填充所述凹陷部。
CN201310203798.5A 2012-08-31 2013-05-28 包括埋入式栅极的半导体器件、组件和系统及制造方法 Active CN103681784B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020120096603A KR101942504B1 (ko) 2012-08-31 2012-08-31 매립 게이트형 반도체 소자, 그 반도체 소자를 갖는 모듈 및 시스템 그리고 그 반도체 소자 제조 방법
KR10-2012-0096603 2012-08-31

Publications (2)

Publication Number Publication Date
CN103681784A true CN103681784A (zh) 2014-03-26
CN103681784B CN103681784B (zh) 2019-01-01

Family

ID=50187460

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310203798.5A Active CN103681784B (zh) 2012-08-31 2013-05-28 包括埋入式栅极的半导体器件、组件和系统及制造方法

Country Status (4)

Country Link
US (2) US20140064004A1 (zh)
KR (1) KR101942504B1 (zh)
CN (1) CN103681784B (zh)
TW (1) TWI578496B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140112935A (ko) * 2013-03-15 2014-09-24 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR102185282B1 (ko) * 2014-01-06 2020-12-01 삼성전자 주식회사 고정 양전하 함유층을 가지는 반도체 소자
KR102164542B1 (ko) * 2014-05-21 2020-10-12 삼성전자 주식회사 매립형 게이트 구조체를 갖는 반도체 소자 및 그 제조 방법
US11217594B2 (en) * 2019-09-05 2022-01-04 Nanya Technology Corporation Semiconductor device and method for fabricating the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1472815A (zh) * 2002-07-10 2004-02-04 ��ʽ���綫֥ 具有存储区域和外围区域的半导体存储器件及其制造方法
US20090261420A1 (en) * 2008-04-17 2009-10-22 Samsung Electronics Co., Ltd. Recess gate transistor
CN101996950A (zh) * 2009-08-11 2011-03-30 海力士半导体有限公司 半导体器件及其制造方法
US20120094448A1 (en) * 2010-10-14 2012-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating epitaxial structures

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4882649A (en) * 1988-03-29 1989-11-21 Texas Instruments Incorporated Nitride/oxide/nitride capacitor dielectric
US5250456A (en) * 1991-09-13 1993-10-05 Sgs-Thomson Microelectronics, Inc. Method of forming an integrated circuit capacitor dielectric and a capacitor formed thereby
US6518617B1 (en) * 1996-12-31 2003-02-11 Sony Corporation Nonvolatile semiconductor memory device
US6133605A (en) * 1997-03-19 2000-10-17 Citizen Watch Co., Ltd. Semiconductor nonvolatile memory transistor and method of fabricating the same
KR100319620B1 (ko) * 1999-05-10 2002-01-05 김영환 반도체 소자의 격리구조 및 그 제조방법
JP2001093903A (ja) * 1999-09-24 2001-04-06 Toshiba Corp 半導体装置及びその製造方法
US6440807B1 (en) * 2001-06-15 2002-08-27 International Business Machines Corporation Surface engineering to prevent EPI growth on gate poly during selective EPI processing
KR100691490B1 (ko) * 2005-04-29 2007-03-09 주식회사 하이닉스반도체 플래시 메모리 소자의 게이트 형성 방법
US7837838B2 (en) * 2006-03-09 2010-11-23 Applied Materials, Inc. Method of fabricating a high dielectric constant transistor gate using a low energy plasma apparatus
US8039341B2 (en) * 2006-07-06 2011-10-18 Freescale Semiconductor, Inc. Selective uniaxial stress modification for use with strained silicon on insulator integrated circuit
US8492826B2 (en) * 2007-10-09 2013-07-23 Genusion, Inc. Non-volatile semiconductor memory device and manufacturing method thereof
JP2009267366A (ja) * 2008-04-02 2009-11-12 Nec Electronics Corp 半導体記憶装置及びその製造方法
US20100110753A1 (en) * 2008-10-31 2010-05-06 Qimonda Ag Ferroelectric Memory Cell Arrays and Method of Operating the Same
KR101060713B1 (ko) 2009-02-13 2011-08-31 주식회사 하이닉스반도체 반도체 소자의 제조 방법
JP2011044503A (ja) * 2009-08-19 2011-03-03 Sharp Corp 半導体装置の製造方法、及び、半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1472815A (zh) * 2002-07-10 2004-02-04 ��ʽ���綫֥ 具有存储区域和外围区域的半导体存储器件及其制造方法
US20090261420A1 (en) * 2008-04-17 2009-10-22 Samsung Electronics Co., Ltd. Recess gate transistor
CN101996950A (zh) * 2009-08-11 2011-03-30 海力士半导体有限公司 半导体器件及其制造方法
US20120094448A1 (en) * 2010-10-14 2012-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating epitaxial structures

Also Published As

Publication number Publication date
KR101942504B1 (ko) 2019-01-28
US9418854B2 (en) 2016-08-16
TWI578496B (zh) 2017-04-11
US20140064004A1 (en) 2014-03-06
KR20140029954A (ko) 2014-03-11
TW201409667A (zh) 2014-03-01
CN103681784B (zh) 2019-01-01
US20150072502A1 (en) 2015-03-12

Similar Documents

Publication Publication Date Title
US9490130B2 (en) Method of manufacturing three-dimensional semiconductor memory device in which an oxide layer is formed at bottom of vertical structure of the device
US9305933B2 (en) Methods of forming semiconductor memory devices
US9356029B2 (en) Semiconductor device having buried gate, method of fabricating the same, and module and system having the same
US10204918B2 (en) Semiconductor device including different orientations of memory cell array and peripheral circuit transistors
US9953928B2 (en) Semiconductor devices including empty spaces
US8373214B2 (en) Semiconductor devices with buried bit lines and methods of manufacturing semiconductor devices
US20150126007A1 (en) Methods of Manufacturing Three-Dimensional Semiconductor Memory Devices
CN102097435B (zh) 半导体器件及其制造方法
US20120208347A1 (en) Three-dimensional semiconductor memory devices and methods of fabricating the same
CN103855166A (zh) 半导体存储器件及其制造方法
US9455329B2 (en) Junctionless semiconductor device having buried gate, apparatus including the same, and method for manufacturing the semiconductor device
CN103545314A (zh) 竖直半导体器件、其制造方法、以及组件和系统
KR20130047410A (ko) 반도체 소자 및 그 형성방법
TW202143391A (zh) 具有氣隙結構的半導體元件結構及其製備方法
KR20120080092A (ko) 금속 실리사이드층을 포함하는 반도체 소자 및 그 제조 방법
CN103681784A (zh) 包括埋入式栅极的半导体器件、组件和系统及制造方法
KR20120040761A (ko) 비휘발성 메모리 소자의 제조 방법
CN116489992B (zh) 半导体结构及其制备方法
US20160329342A1 (en) Semiconductor device and method of manufacturing the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant