TWI578496B - 包含埋藏閘極之半導體裝置、模組和系統及其製造方法 - Google Patents

包含埋藏閘極之半導體裝置、模組和系統及其製造方法 Download PDF

Info

Publication number
TWI578496B
TWI578496B TW102117822A TW102117822A TWI578496B TW I578496 B TWI578496 B TW I578496B TW 102117822 A TW102117822 A TW 102117822A TW 102117822 A TW102117822 A TW 102117822A TW I578496 B TWI578496 B TW I578496B
Authority
TW
Taiwan
Prior art keywords
nitride film
film
gate
nitrogen
forming
Prior art date
Application number
TW102117822A
Other languages
English (en)
Other versions
TW201409667A (zh
Inventor
張太洙
Original Assignee
愛思開海力士有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 愛思開海力士有限公司 filed Critical 愛思開海力士有限公司
Publication of TW201409667A publication Critical patent/TW201409667A/zh
Application granted granted Critical
Publication of TWI578496B publication Critical patent/TWI578496B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass

Description

包含埋藏閘極之半導體裝置、模組和系統及其製造方法
具體態樣乃關於包含埋藏閘極的半導體裝置，並且特殊的具體態樣乃關於半導體裝置，其建構成藉由從形成於埋藏閘極上的覆蓋絕緣膜來削減氮化物膜的體積而減少氮化物膜所引起的機械應力。
一般而言，在導電度所影響的材料中，半導體是落於導體和非導體之間的中間區域的材料。雖然半導體在純的狀態下類似於非導體，但是半導體裝置的導電度乃藉由雜質植入或其他操控手段而增加。半導體係用於透過雜質植入和導體連接而形成例如電晶體的半導體裝置。具有多樣的功能同時是由半導體元件所形成的裝置則稱為半導體裝置。半導體裝置的代表性範例是半導體記憶體裝置。
半導體記憶體裝置包含多個電晶體。電晶體具有三個區域，亦即閘極、源極、汲極。電荷根據輸入電晶體閘極的控制訊號(電壓大小)而在源極和汲極之間移動。源極和汲極之間的電荷則依據半導體裝置的性質和操作而移動經過通道區域。
一般而言，製造電晶體的方法包含於半導體基板上形成閘極，以及藉由將雜質摻雜到位在閘極二側的半導體基板上而形成源極和汲 極。源極和汲極之間的區域可以位在閘極之下，並且使用做為電晶體的通道區域。包含水平通道區域的電晶體則難以形成高度整合的半導體裝置。
為了解決上面提及的問題，已提出了三維(3D)電晶體，其中藉由蝕刻矽基板而埋藏了所有或某些部分的閘極。尤其，已經使用了閘極係完全埋藏於矽基板中的埋藏閘極結構。
一般而言，埋藏閘極結構使用氮化物膜做為形成於閘極上的覆蓋絕緣膜，如此以實施閘極隔絕。然而，當使用形成於閘極上的氮化物膜時，由於氮化物膜所引起的機械應力之緣故，可能惡化了胞格電晶體特徵(特定而言是更新特徵)。
多樣的具體態樣乃針對提供都包含了埋藏閘極之多樣的半導體裝置、模組和系統以及製造半導體裝置的方法，其實質排除了由於相關技藝之限制和缺點所造成的一或更多個問題。
本發明的具體態樣乃關於包含埋藏閘極結構的半導體裝置，其係建構成藉由減少覆蓋絕緣膜所引起的機械應力而改善更新特徵。
依據具體態樣，半導體裝置包含：凹陷，其形成於主動區域；閘極，其埋藏於凹陷的下部；第一覆蓋絕緣膜，其形成於閘極上；第二覆蓋絕緣膜，其形成於第一覆蓋絕緣膜上；以及第三覆蓋絕緣膜，其形成於第二覆蓋絕緣膜上，如此以填充凹陷。
第一覆蓋絕緣膜可以由具有比Si3N4材料還高之氮比例的氮化矽膜所形成。
第一覆蓋絕緣膜可以形成在凹陷的側壁和在閘極上。
第二覆蓋絕緣膜可以包含氧化物膜，其中第一覆蓋絕緣膜是部分氧化的。
第三覆蓋絕緣膜可以由具有比Si3N4材料還高之氮比例的氮化矽膜所形成。第三覆蓋絕緣膜可以包含氧化物膜。第三覆蓋絕緣膜可以包含低溫氧化物膜和電漿增進的TEOS(PE-TEOS)氧化物膜當中至少一者。
凹陷可以包含鰭狀結構，其中主動區域要比裝置隔絕膜更突出。
依據本發明的另一方面，形成半導體裝置的方法包含：形成界定出主動區域的裝置隔絕膜；形成位於主動區域的凹陷；在凹陷的下部形成閘極；於閘極上形成第一覆蓋絕緣膜；於第一覆蓋絕緣膜上形成第二覆蓋絕緣膜；以及於第二覆蓋絕緣膜上形成第三覆蓋絕緣膜，如此以填充凹陷。
該方法可以進一步包含：在形成凹陷之後進行H2退火。
形成第一覆蓋絕緣膜可以包含在凹陷的側壁和於閘極上沉積第一氮化物膜。
形成第一覆蓋絕緣膜可以包含將氮離子植入第一氮化物膜。
植入氮離子可以包含在每平方公分約1013個到1016個之間的劑量和約1千電子伏特到5萬電子伏特之間的能量之製程條件下植入氮離子。
形成第一覆蓋絕緣膜可以包含形成具有比Si3N4材料還高之氮比例的氮化矽膜。
形成第二覆蓋絕緣膜可以包含藉由部分氧化第一覆蓋絕緣 膜而將具有預定厚度的第一覆蓋絕緣膜轉換成氧化物膜。
形成第二覆蓋絕緣膜可以包含藉由在第一覆蓋絕緣膜上進行氧化製程而部分氧化第一覆蓋絕緣膜。氧化製程包含基根氧化製程。
基根氧化製程可以在約500℃到1000℃之間的溫度下進行達約10秒到1000秒之間的預定時間。
基根氧化製程可以採取包含於覆蓋絕緣膜中約5%到95%的氮被氧化的方式而進行。
形成第三覆蓋絕緣膜可以包含於第二覆蓋絕緣上形成第二氮化物膜，如此以填充凹陷。
形成第三覆蓋絕緣膜可以進一步包含將氮離子植入第二氮化物膜。
形成第三覆蓋絕緣膜可以包含於第二覆蓋絕緣膜上形成氧化物膜，如此以填充凹陷。
要了解本發明前面的一般敘述和後面的詳細敘述都是範例性和解釋性的，並且打算提供如所請求之本發明的進一步解說。
12‧‧‧主動區域
14‧‧‧裝置隔絕膜
16‧‧‧閘極(字元線)
18‧‧‧閘極絕緣膜
20‧‧‧覆蓋絕緣膜
20a、20c‧‧‧氮化物膜
20b‧‧‧氧化物膜
32‧‧‧主動區域
34‧‧‧裝置隔絕膜
36‧‧‧氧化物膜圖案
38‧‧‧硬遮罩圖案
40‧‧‧閘極凹陷
42‧‧‧閘極絕緣膜
44‧‧‧閘極
46‧‧‧覆蓋絕緣膜
48‧‧‧覆蓋氧化物膜
50‧‧‧覆蓋氮化物膜
100‧‧‧半導體裝置
110‧‧‧包含胞格陣列
112‧‧‧位元線
120‧‧‧感測放大器
130‧‧‧列解碼器
140‧‧‧行解碼器
200‧‧‧半導體模組
210‧‧‧模組基板
220‧‧‧半導體元件
230‧‧‧命令鏈路
240‧‧‧資料鏈路
300‧‧‧半導體系統
310‧‧‧半導體模組
312‧‧‧半導體元件
320‧‧‧控制器
400‧‧‧電腦系統
410‧‧‧半導體系統
420‧‧‧處理器
432‧‧‧監視器
434‧‧‧鍵盤
436‧‧‧印表機
438‧‧‧滑鼠
500‧‧‧資料處理系統
510‧‧‧半導體裝置
520‧‧‧導線
600‧‧‧電子系統
610‧‧‧資料處理系統
620‧‧‧使用者介面
圖1是示範應用了具體態樣的半導體裝置之6F2結構的平面圖。
圖2是示範沿著圖1的線A-A’之半導體裝置的截面圖。
圖3A到3F是示範依序形成圖2之半導體裝置的方法截面圖。
圖4是示範甚至延伸到周邊區域之半導體裝置的電路圖。
圖5是示範根據一具體態樣之半導體模組的電路圖。
圖6是示範根據具體態樣之半導體系統的電路圖。
圖7是示範根據具體態樣之電腦系統的方塊圖。
圖8是示範根據具體態樣之資料處理系統的圖形。
圖9是示範根據具體態樣之電子系統的方塊圖。
現在將詳細參考具體態樣，其範例乃示範於所附圖式。只要可能的話，全篇圖式都將使用相同的參考數字以指稱相同或類似的部件。
圖1是示範應用了具體態樣的半導體裝置之6F2結構的平面圖。圖2是示範沿著圖1的線A-A’之半導體裝置的截面圖。
參見圖1和2，界定出主動區域12的裝置隔絕膜14乃形成於半導體基板的預定區域上，並且閘極16具有埋藏閘極，其係埋藏於主動區域12和裝置隔絕膜中。閘極16可以由鈦(Ti)、氮化鈦(TiN)、鎢(W)或氮化鎢(WN)所形成。
主動區域12乃形成為斜向跨越閘極16。閘極絕緣膜(氧化物膜)18乃形成在閘極16和主動區域12之間。閘極絕緣膜18可以由氧化矽膜(SiO2)和/或介電常數(電容率)高於SiO2膜的高K材料所形成。
特定而言，根據具體態樣，用於隔絕閘極16的覆蓋絕緣膜20可以僅由氮化物膜所形成，並且也可以由氮化物膜和氧化物膜的層合結構所形成。覆蓋絕緣膜20包含氮化物膜20a、氧化物膜20b、氮化物膜20c。可以經由氧化製程來將某些部分的氮化物膜20a氧化而形成氧化物膜20b。氧化製程包含基根氧化製程。
覆蓋絕緣膜可以由氮化物膜和氧化物膜的層合結構所形 成，如此則減少了氮化物膜的體積。這導致氮化物膜所引起的機械應力有所減少。
氮離子可以植入氮化物膜(20a、20c)，並且調整矽(Si)和氮(N)的組成比例，如此則可以進一步減少氮化物膜(20a、20c)所引起的機械應力。舉例而言，氮化物膜20a或20c可以由相較於Si3N4材料而有更高之矽(Si)對氮(N)比例的氮化矽膜所形成。
根據具體態樣的氮化物膜20c可以由氧化物膜所取代。
圖3A到3F是示範依序形成圖2之半導體裝置的方法截面圖。
參見圖3A，襯墊氧化物膜(未顯示)和襯墊氮化物膜(未顯示)乃形成於半導體基板上。其次，在光阻膜(未顯示)形成於襯墊氮化物膜上之後，界定出主動區域的光阻圖案(未顯示)則透過使用淺溝隔絕(shallow trench isolation，STI)法的光微影過程而形成於襯墊氮化物膜上。
使用光阻圖案做為蝕刻遮罩而依序蝕刻襯墊氮化物膜和襯墊氧化物膜，導致形成了遮罩圖案(未顯示)。之後，藉由使用遮罩圖案做為蝕刻遮罩來蝕刻半導體基板，而形成界定出主動區域32的裝置隔絕溝。
其次，側壁絕緣膜(未顯示)形成在裝置隔絕溝的內表面。在形成絕緣膜以填充裝置隔絕溝之後，將絕緣膜平坦化(舉例而言為CMP處理)以暴露氧化物膜圖案36，導致形成了界定出主動區域32的裝置隔絕膜34。
裝置隔絕膜34可以包含硼磷矽酸鹽玻璃(boro-phospho silicate glass，BPSG)膜、矽酸磷玻璃(phosphorous silicate glass，PSG)膜、旋塗玻璃(spin on glass，SOG)膜、聚矽氮烷(PSZ)膜、O3-TEOS(四羥基矽烷)膜、 高密度電漿(high density plasma，HDP)氧化物膜和/或原子層沉積(atomic layer deposition，ALD)膜。
其次，在硬遮罩層(未顯示)形成於主動區域32和裝置隔絕膜34上之後，界定出閘極區域的光阻圖案(未顯示)乃形成於硬遮罩層上。藉由使用光阻圖案做為蝕刻遮罩來蝕刻硬遮罩層而形成硬遮罩圖案38。
使用硬遮罩圖案38做為蝕刻遮罩而將主動區域32和裝置隔絕膜34蝕刻到預定深度，以致形成了界定出閘極區域的閘極凹陷40。
可以使用主動區域32和裝置隔絕膜34的蝕刻選擇性比例，而使裝置隔絕膜34蝕刻得比主動區域32還深。這導致形成鰭狀結構，其中主動區域32在閘極凹陷40中要比裝置隔絕膜34更突出。圖3A下方的圖示則提供顯示鰭狀結構並且顯示沿著圖1之B-B’的截面。
其次，在蝕刻的主動區域上進行H2退火過程，如此則可以將閘極凹陷40之蝕刻過程所產生的受損基板加以復原。
參見圖3B，閘極絕緣膜42乃形成在閘極凹陷40的內表面。
形成閘極絕緣膜42的方法如下。在氧化矽(SiO2)膜經由氧化製程(譬如基根氧化製程)而形成在閘極凹陷40的內表面之後，選擇性的蝕刻氧化矽(SiO2)膜，導致形成了閘極絕緣膜42。替代而言，介電常數(電容率)高於氧化矽(SiO2)膜的高介電(高K)材料經由原子層沉積(ALD)或化學氣相沉積(chemical vapor deposition，CVD)而沉積於閘極凹陷40的內表面上，導致形成了閘極絕緣膜42。
用於閘極的傳導膜(未顯示)則形成於閘極絕緣膜42上，以致閘極凹陷40是由傳導膜所填充。其次，將用於閘極的傳導膜(下文稱為閘 極傳導膜)加以蝕刻和平坦化以暴露硬遮罩圖案38。用於閘極的傳導膜可以由鈦(Ti)、氮化鈦(TIN)、鎢(W)或氮化鎢(WN)或其組合所形成。可以使用摻雜的多晶矽做為閘極傳導膜。
其次，以預定高度的閘極傳導膜僅保留在閘極凹陷40之下部的方式而選擇性的蝕刻閘極傳導膜，導致形成了閘極44。閘極傳導膜可以經由回蝕過程而選擇性的移除。
參見圖3C，覆蓋絕緣膜46不僅形成在閘極44的上部，也形成在閘極凹陷40的側壁。覆蓋絕緣膜46可以包含Si3N4膜，並且厚度可以為約10Å到200Å。
可以使用化學氣相沉積(CVD)做為形成覆蓋絕緣膜46的方法。CVD可以包含大氣壓CVD(atmospheric pressure CVD，APCVD)、低壓CVD(low pressure CVD，LPCVD)、電漿增進的CVD(plasma-enhanced CVD，PECVD)、金屬有機CVD(metal organic CVD，MOCVD)和/或熱CVD。
參見圖3D，將氮離子植入覆蓋絕緣膜46。
可以在每平方公分約1013個到1016個之間的劑量和約1千電子伏特到5萬電子伏特之間的能量之製程條件下植入氮離子，並且也可以在0°角度或預定斜率下來植入。
植入覆蓋絕緣膜46的氮乃藉由調整絕緣膜46之矽對氮的比例而減少了覆蓋絕緣膜46所引起的機械應力。覆蓋絕緣膜46可以由具有比Si3N4膜還高之矽對氮比例的氮化矽膜所形成。
參見圖3E，採取部分氧化覆蓋絕緣膜46的方式而在覆蓋絕緣膜46上進行氧化製程(譬如基根氧化製程)，導致形成了覆蓋氧化物膜48。 也就是說，具有預定厚度的覆蓋絕緣膜46便轉換成氧化物膜而形成覆蓋氧化物膜48。基根氧化製程可以是在約500℃到1000℃之間的溫度下進行達約10秒到1000秒之間的預定時間，而使覆蓋絕緣膜所包含的約5%到95%之間的氮被氧化。
如上所述，覆蓋絕緣膜46於基根氧化製程期間並未完全氧化，以便避免在基根氧化製程進行於覆蓋絕緣膜46上的同時將閘極44氧化，以及避免閘極44於後續過程中氧化。
參見圖3F，以覆蓋氮化物膜50來填充閘極凹陷40的方式而將覆蓋氮化物膜50形成於覆蓋氧化物膜48上。
其次，將氮離子植入覆蓋氮化物膜50，如圖3D所示，並且調整覆蓋氮化物膜50之矽對氮的比例，如此則可以減少覆蓋氮化物膜50所引起的機械應力。離子植入條件可以如圖3D所用的。
替代而言，可以形成氧化物膜而非覆蓋氮化物膜50，如圖3F所示。氧化物膜可以包含低溫氧化物膜和電漿增進的TEOS(PE-TEOS)氧化物膜當中一或二者。
後續過程中形成位元線(未顯示)和電容器(未顯示)的方法可以是形成具有埋藏閘極的傳統6F2結構之位元線和電容器的方法。如此，則在這將省略其詳述以簡便描述。
圖4是示範延伸到周邊區域之半導體裝置的電路圖。於圖4，為了便於描述和更好理解本發明，與圖1和2相同的參考數字代表相同的元件。
參見圖4，半導體裝置100包含胞格陣列110、感測放大器 (sense amplifier，SA)120、行解碼器140、列解碼器130。
胞格陣列110包含多個記憶體胞格(未顯示)，它們耦合於字元線(埋藏閘極)16和位元線112。閘極16乃埋藏於記憶體胞格的主動區域。特定而言，用於覆蓋埋藏閘極16如此以隔絕記憶體胞格中之埋藏閘極16的覆蓋絕緣膜包含了第一覆蓋氮化物膜、覆蓋氧化物膜、第二覆蓋氮化物膜。於第一覆蓋氮化物膜的情況，將氮植入第一覆蓋氮化物膜，如此則調整了矽對氮的比例。覆蓋氧化物膜乃藉由部分氧化第一氮化物膜而形成。於形成在覆蓋氧化物膜上之第二覆蓋氮化物膜的情況，將氮植入第二覆蓋氮化物膜，如此則調整了矽對氮的比例。
感測放大器120耦合於位元線112，如此則它可以感測和放大儲存於胞格陣列110之記憶體胞格的資料。
列解碼器130乃耦合於字元線(埋藏閘極)16，產生用於選擇性的打開或關閉胞格陣列110之記憶體胞格的訊號，並且輸出該訊號到特定的字元線(埋藏閘極)16。
行解碼器140產生驅動訊號而用於操作耦合於列解碼器130所選擇之胞格的感測放大器120，並且輸出該驅動訊號到感測放大器120。
圖4所示的半導體裝置可以應用於計算性記憶體(舉例而言，DRAM、SRAM、DDR3 SDRAM、DDR2 SDRAM、DDR SDRAM……)、消費性記憶體(舉例而言，DDR3 SDRAM、DDR2 SDRAM、DDR SDRAM、SDR SDRAM……)、圖形記憶體(舉例而言，DDR3 SDRAM、GDDR3 SDMRA、GDDR4 SDRAM、GDDR5 SDRAM……)、行動記憶體和類似者。
圖5是示範根據本發明一具體態樣之半導體模組的電路圖。
參見圖5，半導體模組200包含安裝於模組基板210的多個半導體元件220、允許每個半導體元件220從外部控制器(未顯示)接收控制訊號(舉例而言為位址訊號(ADDR)、命令訊號(CMD)、時脈訊號(CLK))的命令鏈路230、耦合於半導體元件220如此以傳送輸入/輸出(I/O)資料的資料鏈路240。
於此情況，半導體元件220可以範例性的實施成為圖4所示的半導體裝置100。也就是說，半導體裝置220包含埋藏於主動區域的閘極。形成於埋藏閘極上如此以隔絕埋藏閘極的覆蓋絕緣膜則包含了第一覆蓋氮化物膜、覆蓋氧化物膜、第二覆蓋氮化物膜。於第一覆蓋氮化物膜的情況，將氮植入第一覆蓋氮化物膜，如此則調整了矽對氮的比例。覆蓋氧化物膜乃藉由部分氧化第一氮化物膜而形成。於形成在覆蓋氧化物膜上之第二覆蓋氮化物膜的情況，將氮植入第二覆蓋氮化物膜，如此則調整了矽對氮的比例。
命令鏈路230和資料鏈路240可以形成為類似於一般半導體模組中的鏈路。
雖然八個半導體元件220安裝於模組基板210的正面，如圖5所示，但是應該注意半導體元件220也可以安裝於模組基板210的背面。也就是說，半導體元件220可以安裝於模組基板210的一側或二側，並且安裝之半導體元件220的數目並不限於圖5的範例。附帶而言，沒有特定限制模組基板210的材料和結構。
圖6顯示根據一具體態樣的半導體系統。
參見圖6，半導體系統300包含至少一半導體模組310(其包 含多個半導體元件312)以及控制器320，該控制器提供每個半導體模組310和外部系統(未顯示)之間的雙向介面，如此以控制半導體模組310的操作。
控制器320可以在功能上類似於一般資料處理系統中用來控制多個半導體模組的控制器，如此則在這將省略其詳述以簡便描述。
於此情況，半導體模組310舉例而言可以是圖5所示的半導體模組200。
圖7顯示根據一具體態樣的電腦系統。
參見圖7，電腦系統400包含半導體系統410和例如中央處理單元(central procesing unit，CPU)的處理器420。
半導體系統410可以儲存控制電腦系統400之操作所必需的資料。半導體系統410可以範例性的使用做為圖6所示的半導體系統300。半導體系統410包含至少一半導體模組。半導體模組中的半導體裝置包含埋藏於主動區域的閘極。形成於埋藏閘極上如此以隔絕埋藏閘極的覆蓋絕緣膜則包含了第一覆蓋氮化物膜、覆蓋氧化物膜、第二覆蓋氮化物膜。於第一覆蓋氮化物膜的情況，將氮植入第一覆蓋氮化物膜，如此則調整了矽對氮的比例。覆蓋氧化物膜乃藉由部分氧化第一氮化物膜而形成。於形成在覆蓋氧化物膜上之第二覆蓋氮化物膜的情況，將氮植入第二覆蓋氮化物膜，如此則調整了矽對氮的比例。
處理器420藉由處理儲存於半導體系統410的資料來控制電腦系統400的操作。處理器420可以在功能上類似於一般電腦系統所用的CPU。
電腦系統400可以包含各式各樣的使用者介面裝置，舉例而 言為監視器432、鍵盤434、印表機436、滑鼠438……。
圖8顯示根據一具體態樣的資料處理系統。
參見圖8，資料處理系統500乃包含於電子系統(未顯示)，以致它從電子系統的幾項功能中進行特定的功能。
資料處理系統500可以包含安裝於基板的至少一半導體裝置510。
半導體裝置510包含胞格陣列(未顯示)以儲存執行電子系統之特定功能所需的資料，以及包含處理器(未顯示)以處理儲存於胞格陣列的資料來執行對應的功能。也就是說，半導體元件裝置510包含於一單位元件(晶粒或晶片)中儲存資料的單元，以及包含藉由處理儲存的資料來執行電子系統之特定功能的單元。胞格陣列包含耦合於位元線和字元線的多個記憶體胞格。記憶體胞格的閘極則埋藏於主動區域。形成於埋藏閘極上如此以隔絕埋藏閘極的覆蓋絕緣膜則包含了第一覆蓋氮化物膜、覆蓋氧化物膜、第二覆蓋氮化物膜。於第一覆蓋氮化物膜的情況，將氮植入第一覆蓋氮化物膜，如此則調整了矽對氮的比例。覆蓋氧化物膜乃藉由部分氧化第一氮化物膜而形成。於形成在覆蓋氧化物膜上之第二覆蓋氮化物膜的情況，將氮植入第二覆蓋氮化物膜，如此則調整了矽對氮的比例。
資料處理系統500經由導線520而耦合於電子系統的其他構成元件(舉例而言為CPU)，以致它可以單向或雙向的傳送和接收資料和控制訊號。
圖9顯示根據一具體態樣的電子系統。
參見圖9，電子系統600包含至少一資料處理系統610和使 用者介面620。
資料處理系統610從電子系統600的幾項功能中進行特定的功能，並且包含安裝於基板的至少一半導體裝置。半導體裝置可以包含胞格陣列(未顯示)以儲存執行電子系統600之特定功能所需的資料，以及包含處理器(未顯示)以藉由處理儲存於胞格陣列的資料來控制對應的功能。於此情況，胞格陣列包含耦合於位元線和字元線的多個記憶體胞格。記憶體胞格的閘極則埋藏於主動區域。形成於埋藏閘極上如此以隔絕埋藏閘極的覆蓋絕緣膜則包含了第一覆蓋氮化物膜、覆蓋氧化物膜、第二覆蓋氮化物膜。於第一覆蓋氮化物膜的情況，將氮植入第一覆蓋氮化物膜，如此則調整了矽對氮的比例。覆蓋氧化物膜乃藉由部分氧化第一氮化物膜而形成。於形成在覆蓋氧化物膜上之第二覆蓋氮化物膜的情況，將氮植入第二覆蓋氮化物膜，如此則調整了矽對氮的比例。
使用者介面620提供使用者和資料處理系統610之間的介面。使用者介面620可以包含併入電子裝置的鍵盤、觸控螢幕、喇叭……。
電子系統600包含各式各樣的嵌入系統，其係包含於多樣的電子、資訊、通訊裝置，舉例而言為電腦、家電、工廠自動化系統、升降機、行動電話……。
從上面敘述明顯知道，根據具體態樣的半導體裝置藉由減少形成於埋藏閘極結構之閘極上的氮化物膜體積而減少氮化物膜所引起的機械應力，以致可以改善半導體裝置特徵(特定而言是更新特徵)。
附帶而言，根據具體態樣的半導體裝置減少了形成於埋藏閘極上之氮化物膜的矽(Si)對氮(N)比例。氮化物膜所引起的機械應力有所緩 和，以致可以改善半導體裝置特徵(特定而言是更新特徵)。
雖然上面提及的具體態樣已範例性的揭示了6F2結構，其中主動區域乃形成為斜向跨越字元線(閘極)，但是具體態樣並不限於此而也可以應用於其他結構。也就是說，根據具體態樣的半導體裝置可以應用於當閘極埋藏於主動區域時所形成的埋藏閘極結構。
熟於此技藝者將體會本發明可以採取非列於此的其他特定方式來執行，而不偏離多樣之具體態樣的精神和基本特徵。上面範例性的具體態樣因此要在所有方面解讀成示範性和非限制性的。具體態樣應該由所附的申請專利範圍及其法律均等者所決定，而不是由上面的敘述所決定；並且打算涵括來自所附申請專利範圍之意義和等效範圍裡的所有改變。同時，所附申請專利範圍中並未彼此明確引述的請求項可以組合呈現成為範例性具體態樣，或者在本案申請之後藉由後續修正而包含成為新的請求項。
上面的具體態樣是示範性的而非限制性的。可能有多樣的替代者和等效者。具體態樣並不受限於在此所述之沉積、蝕刻拋光、圖案化等步驟的類型。具體態樣也不受限於任何特定類型的半導體裝置。舉例而言，具體態樣可以實施於隨機存取記憶體(dynamic random access memory，DRAM)裝置或非揮發性記憶體裝置。鑒於本揭示，可能有其他的附加、刪減或修改，並且這些打算落於所附請求項的範圍裡。
12‧‧‧主動區域
14‧‧‧裝置隔絕膜
16‧‧‧閘極
18‧‧‧閘極絕緣膜
20‧‧‧覆蓋絕緣膜
20a、20c‧‧‧氮化物膜
20b‧‧‧氧化物膜

Claims (7)

  1. 一種形成半導體裝置的方法，其包括：形成界定出主動區域的裝置隔絕膜；形成位於主動區域的凹陷；在凹陷的下部形成閘極；於閘極上形成第一氮化物膜；將氮離子植入於該第一氮化物膜中以轉換該第一氮化物膜成為一第一富氮氮化物膜；執行一氧化處理於該第一富氮氮化物膜上以轉換該第一富氮氮化物膜的頂部部分成為一氧化物膜；於該氧化物膜上形成一第二氮化物膜；以及將氮離子植入於該第二氮化物膜中以轉換該第二氮化物膜成為一第二富氮氮化物膜。
  2. 根據申請專利範圍第1項的方法，其進一步包括：在形成凹陷之後進行H2退火。
  3. 根據申請專利範圍第1項的方法，其中形成該第一氮化物膜包含：在凹陷的側壁和於閘極上沉積一氮化物膜。
  4. 根據申請專利範圍第1項的方法，其中植入包括：在每平方公分約1013個到1016個之間的劑量和約1千電子伏特到5萬電子伏特之間的能量之製程條件下植入氮離子。
  5. 根據申請專利範圍第1項的方法，其中形成該第一富氮氮化物膜包括： 將該第一氮化物膜轉換成為具有比Si3N4材料還高之氮比例的氮化矽膜。
  6. 根據申請專利範圍第1項的方法，其中氧化製程是在約500℃到1000℃之間的溫度下進行達約10秒到1000秒之間的預定時間。
  7. 根據申請專利範圍第1項的方法，其中進行氧化製程，以致覆蓋絕緣膜中約5%到95%的氮被氧化。
TW102117822A 2012-08-31 2013-05-21 包含埋藏閘極之半導體裝置、模組和系統及其製造方法 TWI578496B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120096603A KR101942504B1 (ko) 2012-08-31 2012-08-31 매립 게이트형 반도체 소자, 그 반도체 소자를 갖는 모듈 및 시스템 그리고 그 반도체 소자 제조 방법

Publications (2)

Publication Number Publication Date
TW201409667A TW201409667A (zh) 2014-03-01
TWI578496B true TWI578496B (zh) 2017-04-11

Family

ID=50187460

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102117822A TWI578496B (zh) 2012-08-31 2013-05-21 包含埋藏閘極之半導體裝置、模組和系統及其製造方法

Country Status (4)

Country Link
US (2) US20140064004A1 (zh)
KR (1) KR101942504B1 (zh)
CN (1) CN103681784B (zh)
TW (1) TWI578496B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140112935A (ko) * 2013-03-15 2014-09-24 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR102185282B1 (ko) * 2014-01-06 2020-12-01 삼성전자 주식회사 고정 양전하 함유층을 가지는 반도체 소자
KR102164542B1 (ko) * 2014-05-21 2020-10-12 삼성전자 주식회사 매립형 게이트 구조체를 갖는 반도체 소자 및 그 제조 방법
US11217594B2 (en) * 2019-09-05 2022-01-04 Nanya Technology Corporation Semiconductor device and method for fabricating the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090261420A1 (en) * 2008-04-17 2009-10-22 Samsung Electronics Co., Ltd. Recess gate transistor
US20120094448A1 (en) * 2010-10-14 2012-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating epitaxial structures
US20120139052A1 (en) * 2009-08-19 2012-06-07 Masayuki Tajiri Semiconductor device manufacturing method and semiconductor device

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4882649A (en) * 1988-03-29 1989-11-21 Texas Instruments Incorporated Nitride/oxide/nitride capacitor dielectric
US5250456A (en) * 1991-09-13 1993-10-05 Sgs-Thomson Microelectronics, Inc. Method of forming an integrated circuit capacitor dielectric and a capacitor formed thereby
US6518617B1 (en) * 1996-12-31 2003-02-11 Sony Corporation Nonvolatile semiconductor memory device
US6133605A (en) * 1997-03-19 2000-10-17 Citizen Watch Co., Ltd. Semiconductor nonvolatile memory transistor and method of fabricating the same
KR100319620B1 (ko) * 1999-05-10 2002-01-05 김영환 반도체 소자의 격리구조 및 그 제조방법
JP2001093903A (ja) * 1999-09-24 2001-04-06 Toshiba Corp 半導体装置及びその製造方法
US6440807B1 (en) * 2001-06-15 2002-08-27 International Business Machines Corporation Surface engineering to prevent EPI growth on gate poly during selective EPI processing
US6770932B2 (en) * 2002-07-10 2004-08-03 Kabushiki Kaisha Toshiba Semiconductor memory device having a memory region and a peripheral region, and a manufacturing method thereof
KR100691490B1 (ko) * 2005-04-29 2007-03-09 주식회사 하이닉스반도체 플래시 메모리 소자의 게이트 형성 방법
US7837838B2 (en) * 2006-03-09 2010-11-23 Applied Materials, Inc. Method of fabricating a high dielectric constant transistor gate using a low energy plasma apparatus
US8039341B2 (en) * 2006-07-06 2011-10-18 Freescale Semiconductor, Inc. Selective uniaxial stress modification for use with strained silicon on insulator integrated circuit
US8492826B2 (en) * 2007-10-09 2013-07-23 Genusion, Inc. Non-volatile semiconductor memory device and manufacturing method thereof
JP2009267366A (ja) * 2008-04-02 2009-11-12 Nec Electronics Corp 半導体記憶装置及びその製造方法
US20100110753A1 (en) * 2008-10-31 2010-05-06 Qimonda Ag Ferroelectric Memory Cell Arrays and Method of Operating the Same
KR101060713B1 (ko) 2009-02-13 2011-08-31 주식회사 하이닉스반도체 반도체 소자의 제조 방법
KR101119774B1 (ko) * 2009-08-11 2012-03-26 주식회사 하이닉스반도체 반도체 소자 및 그 형성방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090261420A1 (en) * 2008-04-17 2009-10-22 Samsung Electronics Co., Ltd. Recess gate transistor
US20120139052A1 (en) * 2009-08-19 2012-06-07 Masayuki Tajiri Semiconductor device manufacturing method and semiconductor device
US20120094448A1 (en) * 2010-10-14 2012-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating epitaxial structures

Also Published As

Publication number Publication date
KR101942504B1 (ko) 2019-01-28
US9418854B2 (en) 2016-08-16
US20140064004A1 (en) 2014-03-06
KR20140029954A (ko) 2014-03-11
TW201409667A (zh) 2014-03-01
CN103681784B (zh) 2019-01-01
US20150072502A1 (en) 2015-03-12
CN103681784A (zh) 2014-03-26

Similar Documents

Publication Publication Date Title
US9356029B2 (en) Semiconductor device having buried gate, method of fabricating the same, and module and system having the same
US10204913B2 (en) Method for forming buried bit line, semiconductor device having the same, and fabricating method thereof
KR102001511B1 (ko) 에어갭을 구비한 반도체장치 및 그 제조 방법
JP5361626B2 (ja) 窪み付きゲート構造を有するメモリデバイスの製造方法
KR20140086645A (ko) 자기정렬된 에어갭을 구비한 반도체장치 및 그 제조 방법
US9455329B2 (en) Junctionless semiconductor device having buried gate, apparatus including the same, and method for manufacturing the semiconductor device
US10373961B2 (en) Semiconductor device including contact structure
CN111199975A (zh) 半导体装置
US9305927B2 (en) Semiconductor device and method of manufacturing the same
KR20130106159A (ko) 매립비트라인을 구비한 반도체장치 및 제조 방법
TW202143391A (zh) 具有氣隙結構的半導體元件結構及其製備方法
TWI578496B (zh) 包含埋藏閘極之半導體裝置、模組和系統及其製造方法
KR20120080092A (ko) 금속 실리사이드층을 포함하는 반도체 소자 및 그 제조 방법
KR20140083756A (ko) 에어갭을 구비한 반도체장치 및 그 제조 방법