CN103681396A - 芯片焊接机和芯片的位置识别方法 - Google Patents

芯片焊接机和芯片的位置识别方法 Download PDF

Info

Publication number
CN103681396A
CN103681396A CN201310066300.5A CN201310066300A CN103681396A CN 103681396 A CN103681396 A CN 103681396A CN 201310066300 A CN201310066300 A CN 201310066300A CN 103681396 A CN103681396 A CN 103681396A
Authority
CN
China
Prior art keywords
chip
wafer
mentioned
identification icon
die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310066300.5A
Other languages
English (en)
Inventor
大森僚
小桥英晴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jie Jin Science and Technology Ltd.
Original Assignee
Hitachi High Tech Instruments Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi High Tech Instruments Co Ltd filed Critical Hitachi High Tech Instruments Co Ltd
Publication of CN103681396A publication Critical patent/CN103681396A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K37/00—Auxiliary devices or processes, not specially adapted to a procedure covered by only one of the preceding main groups
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/70—Determining position or orientation of objects or cameras
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/18—Closed-circuit television [CCTV] systems, i.e. systems in which the video signal is not broadcast
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/5448—Located on chip prior to dicing and remaining on chip after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/756—Means for supplying the connector to be connected in the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75702—Means for aligning in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75753—Means for optical alignment, e.g. sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/759—Means for monitoring the connection process
    • H01L2224/75901—Means for monitoring the connection process using a computer, e.g. fully- or semi-automatic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector

Abstract

本发明提供芯片焊接机和芯片的位置识别方法。在芯片焊接机中，与晶圆上的芯片的状态无关地正确地进行芯片的位置识别。具备：对晶圆进行拍摄的摄像部；存储摄像部拍摄到的晶圆的图像、存储了在晶圆上形成的芯片的轮廓的识别图案、以及上述识别程序的存储部；接收表示上述晶圆的每个上述芯片良好或不良的地图数据的通信部；通过执行上述识别程序，将上述晶圆上形成的上述芯片与上述识别图案进行对照，求出上述芯片的中心位置，并求出上述地图数据为良好的上述芯片在上述晶圆上的位置的控制/运算部。并且，芯片的识别图案是存储了轮廓的图案，通过控制/运算部执行识别程序，将晶圆上形成的芯片与识别图案进行对照，来求出芯片的中心位置。

Description

芯片焊接机和芯片的位置识别方法
技术领域
本发明涉及一种芯片焊接机和芯片的位置识别方法，特别涉及适合于正确地识别晶圆上的芯片的位置，确实地拾取芯片的芯片焊接机和芯片的位置识别方法。
背景技术
作为半导体制造装置之一，具有将半导体芯片（芯片）焊接在引线框等基板上的芯片焊接机。在芯片焊接机中，通过焊头对芯片进行真空吸附，高速地上升、水平移动、下降并安装到基板上。
在通过焊头对芯片进行真空吸附的情况下，必须确实地拾取芯片。伴随着当今芯片的超薄化，该要求不断提高。为此，在芯片焊接机中，对芯片的位置进行识别检测出芯片的偏离，然后对焊头的位置进行修正，来拾取芯片。
作为识别芯片位置的方法，例如有专利文献1、2所示的技术。在专利文献1中，如图5所示，揭示了以下的方法，即对芯片的对位标记M或焊盘BP的特有的部分Pa中的摄像数据和预先通过仿真动作得到的模板进行图案匹配，识别芯片的位置。另一方面，在专利文献2中，如图5所示，揭示了以下的方法，即对具有芯片的摄像数据进行二值化处理等，检测出将在晶圆上形成了多个的芯片分开后的切割的槽，求出芯片的中心位置。
在芯片焊接机中，根据被称为地图数据的表示芯片良好、不良的信息，拾取良好的芯片。
以下，使用图7说明拾取良好芯片的处理。
图7是说明晶圆上的芯片的状态的图。
假设良好芯片是芯片a、芯片f。
这时，在求出芯片a的中心位置后，逐个求出下一个芯片b、芯片c、芯片d的中心位置，到达芯片f的中心位置。在此，不良芯片b、芯片c、芯片d有可能产生位置偏离等，因此为了从芯片a的中心位置到达芯片f的中心位置，需要正确地求出不良芯片b、芯片c、芯片d的中心位置。另外，在途中还要考虑到芯片的图案缺损的情况，因此还需要应对该情况。
作为芯片的识别方法，具有使用了图案识别的方法、使用了芯片的轮廓的方法。在使用了图案识别的方法中，需要与各个芯片的图案对应地登录模板。另外，在晶圆上形成的芯片有时四边的轮廓不清楚，在这样的情况下，无法使用使用了轮廓的识别方法。
专利文献1：日本特开2003-188193号公报
专利文献2：日本特开2011-061069号公报
发明内容
本发明是为了解决上述问题而提出的，其目的在于，提供一种芯片焊接机，其能够与晶圆上的芯片的状态无关地进行芯片的位置识别。
本发明的芯片焊接机具备：对晶圆进行拍摄的摄像部；存储上述摄像部拍摄到的上述晶圆的图像、存储了在上述晶圆上形成的芯片的轮廓的识别图案、以及上述识别程序的存储部；接收表示上述晶圆的每个上述芯片良好或不良的地图数据的通信部；通过执行上述识别程序，将上述晶圆上形成的上述芯片与上述识别图案进行对照，求出上述芯片的中心位置，并求出上述地图数据为良好的上述芯片在上述晶圆上的位置的控制/运算部。
另外，芯片的识别图案是存储了轮廓的图案，通过由控制/运算部执行识别程序，将晶圆上形成的芯片与识别图案进行对照，求出芯片的中心位置，求出地图数据良好的芯片在晶圆上的位置。
在此，芯片的识别图案为一种，与作为对象的芯片所对应的地图数据的良好、不良无关，用于求出上述芯片的中心位置。
另外，在无法将识别图案与芯片的图案进行比较时，根据在晶圆上形成的切割槽来求出成为对象的芯片的中心位置。
根据本发明，能够提供一种能够与晶圆上的芯片的状态无关地正确地进行芯片的位置识别的芯片焊接机。
附图说明
图1是表示从上面看本发明一个实施方式的芯片焊接机10的结构的概要的图。
图2是表示本实施方式的光学系统结构图的图。
图3是控制系统40的概要结构图。
图4是说明与地图数据相关联的设备结构的概念图。
图5是说明芯片焊接机对晶圆上的芯片的位置识别的方法的图。
图6是说明芯片焊接机对晶圆上的芯片的位置识别的处理的流程图。
图7是说明晶圆上的芯片的状态的图。
具体实施方式
以下，使用图1～图6说明本发明的一实施方式的芯片焊接机。
首先，使用图1～图3说明本发明的一实施方式的芯片焊接机的结构。
图1是表示从上面看本发明的一个实施方式的芯片焊接机10的结构的概要的图。
图2是表示本实施方式的光学系统结构图的图。
图3是控制系统40的概要结构图。
芯片焊接机大致具有晶圆供给部1、工件供给/运送部2、芯片焊接部3。
晶圆供给部1具有晶圆匣升降机11、拾取装置12。
晶圆匣升降机11具有填充了晶圆环的晶圆匣（未图示），顺序地将晶圆环提供给拾取装置12。拾取装置12使晶圆环移动以便能够从晶圆环中拾取希望的芯片。
工件供给/运送部2具有堆料装料机21、框供给机22、卸载机23，将工件（引线框等基板）向箭头方向运送。堆料装料机21将粘接芯片的工件提供给框供给机22。框供给机22经由框供给机22上的2个位置的处理位置，将工件运送到卸载机23。卸载机23保管运送的工件。
芯片焊接部3具有预形成部（膏涂覆单元）31、焊头部32。预形成部31用针将芯片粘结剂涂覆到通过框供给机22运送来的工件、例如引线框上。焊头部32从拾取装置12拾取芯片后上升，将芯片移动到框供给机22上的焊接点。然后，焊头部32使芯片在焊接点下降，将芯片焊接到涂覆了芯片粘结剂的工件上。
焊头部32具有使焊头35（参照图2）在Z（高度）方向上升降，在Y方向上移动的ZY驱动轴60和在X方向上移动的X驱动轴70。ZY驱动轴60具有使焊头35在Y方向上，即拾取装置12内的拾取位置和焊接点之间往返的Y驱动轴80以及为了从晶圆拾取芯片或将芯片焊接到基板B上使焊头35升降的Z驱动轴50。X驱动轴70使ZY驱动轴60整体在运送工件的方向即X方向上移动。
光学系统38如图2所示，具备：掌握针36的涂覆位置的预形成部光学系统33；掌握焊头35在运送来的基板B上进行焊接的焊接位置的焊接部光学系统34；掌握焊头35从晶圆14拾取的芯片D的拾取位置的晶圆部光学系统15。各部光学系统具有向对象照明的照明装置和照相机。在晶圆14中切割为网眼状的芯片D被固定在固定于晶圆环16上的切割带17上。
通过该结构，用针36将芯片粘结剂涂覆到正确的位置，通过焊头35确实地拾取芯片D，将其焊接到基板B的正确的位置。
控制系统40如图3所示，大致具备主要由CPU构成的控制/运算部41、存储装置42、输入输出装置43、总线44、电源部45、通信接口部46。
存储装置42具备由存储有处理程序等的RAM构成的主存储装置42a、存储有控制所需要的控制数据、图像数据等的HDD（硬盘驱动器）、由SSD（固态驱动器）构成的辅助存储装置42b。
输入输出装置43具备显示装置状态、信息等的监视器43a、输入操作者的指示的触摸板43b、操作监视器的鼠标43c、取得来自光学系统38的图像数据的图像取得装置43d、控制拾取装置12的XY台（未图示）、ZY驱动轴60等的电动机65的电动机控制装置43e、取得或控制各种传感器信号、来自照明装置等的开关等的信号部66的信号的I/O信号控制装置43f。控制/运算部41经由总线44取得需要的数据并进行运算，将信息发送到焊头35等的控制、监视器43a等。
通信接口部46是与外部的系统、设备进行通信的部分。
在辅助存储装置42b中，存储有控制芯片焊接机10的各部的控制程序200、进行芯片D的识别的识别程序201、芯片D的识别图案P。进行芯片D的识别的识别程序201包含预先生成用于进行识别的芯片D的识别图案P的功能。
将控制程序200和地图数据M装载到主存储装置42a中，通过控制/运算部41执行。
芯片D的识别图案P是在识别芯片在晶圆上的位置时，由识别程序参照的数据。
接着，使用图4说明与地图数据相关联的设备结构。
图4是说明与地图数据相关联的设备结构的概念图。
芯片焊接机10经由通信接口部46与外部的PC（个人计算机）90连接。
对于晶圆W，检查装置30通过晶圆的外观检查工序对每个芯片进行检查，对每个芯片生成表示良好、不良的地图数据M并发送到PC90。地图数据M是在通过外部的检查装置检查晶圆时生成的数据，对晶圆上的每个芯片保存良好、不良的信息。另外，地图数据M暂时存储在与PC90连接的辅助存储装置91中，然后被转送到芯片焊接机10。
接着，使用图5～图6说明本发明的一实施方式的芯片焊接机对晶圆上的芯片的位置识别方法。
图5是说明芯片焊接机对晶圆上的芯片的位置识别的方法的图。
图6是说明芯片焊接机对晶圆上的芯片的位置识别的处理的流程图。
芯片焊接机10为了从晶圆上拾取芯片D，需要正确地识别在晶圆上形成的良好的芯片D。
在此，通过晶圆部光学系统15拍摄晶圆的图像，并放入到辅助存储装置42b中。另外，通过晶圆的外观检查工序对每个芯片进行检查，对每个芯片生成表示良好、不良的地图数据M，在识别时，从PC90转送并取得。
芯片焊接机10通过由控制/识别装置41执行识别程序201，为了拾取良好的芯片D，如下那样进行晶圆上的芯片的位置识别。
为了拾取良好的芯片D，求出芯片D的中心位置（芯片中心）即可。
首先，根据地图数据M判断对象的芯片D良好还是不良。在此，在芯片D良好时，在地图数据中存储“1”，在不良时，存储“0”（图6：S01）。
在芯片D良好（地图数据：1）时（图5A），将芯片D的图案和识别图案P的图案进行比较（S02），求出芯片的中心位置（S03）。
识别图案P设为具有与良好的芯片D相同大小的镜面芯片（没有形成电路图案的芯片），将其轮廓信息保存为识别图案P的数据。对于该识别图案P，基于芯片D的设计值、良好芯片的拍摄图像，由识别程序201生成，并保存在辅助存储装置48b中。针对一个设计规格的芯片D生成一种识别图案P，不会为了识别相同的晶圆而生成多个图案，即例如不会像良好图案、不良品轮廓有缺失的图案等那样生成与情况对应的图案。
在芯片D不良（地图数据：0）时，将对芯片D的图案和识别图案P的图案进行比较（S04），判断是否能够进行图案比较（S05）。
在芯片D不良（地图数据：0）时，如图5B那样，在芯片D的轮廓不明确的情况下，如图5C那样，存在在一个晶圆上形成其他图案的情况。在一个晶圆上形成有其他图案的情况是指在晶圆上形成有被称为标签芯片的测试用的评价芯片的情况等，将这时的标签芯片作为不良品处理。
在能够将芯片D的图案和识别图案P的图案进行比较时，根据该图案，求出不良的芯片的中心位置（S06）。
在不能将芯片D的图案和识别图案P的图案进行比较时，例如在该位置没有形成图案时，根据切割槽求出不良芯片的中心位置（图5D、S07）。切割槽是指在晶圆上附带的用于切割芯片的槽。
然后，判断是否有下一个芯片D（S10），在没有时结束，在有下一个芯片D时，求出下一个芯片D的大致位置，将下一个芯片D作为检查的对象（S11），返回到S01。
由此，只准备一个镜面图案的识别图案，就能够正确地求出良好的芯片、不良芯片双方的芯片的中心位置。即使在芯片的图案有缺损时，也能够根据芯片的切割槽，识别有缺损的芯片的大致位置。
附图标记说明
B：基板；D：芯片；P：识别图案；M：地图数据；10：芯片焊接机；1：晶圆供给部；11：晶圆匣升降机；12：拾取装置；14：晶圆；15：晶圆部光学系统；16：晶圆环；17：切割带；2：工件供给/运送部；21：堆料装料机；22：框供给机；23：卸载机；3：芯片焊接部；31：预形成部（膏涂覆单元）；32：焊头部；35：焊头；33：预形成部光学系统34：焊接部光学系统；36：针；38：光学系统；35：焊头；50：Z驱动轴；60：ZY驱动轴；70：X驱动轴；80：Y驱动轴；40：控制系统；41：控制/运算部；42：存储装置；42a主存储装置；42b：辅助存储装置；43：输入输出装置；43a：监视器；43b：触摸板；43c：鼠标；43d：图像取得装置；43e：电动机控制装置；43f：信号控制装置；44：总线；45：电源部；46：通信接口部；65：电动机；66：信号部；200：控制程序；201：识别程序。

Claims (4)

1.一种芯片焊接机，其特征在于，具备：
对晶圆进行拍摄的摄像部；
存储上述摄像部拍摄到的上述晶圆的图像、存储了在上述晶圆上形成的芯片的轮廓的识别图案、以及上述识别程序的存储部；
接收表示上述晶圆的每个上述芯片良好或不良的地图数据的通信部；
通过执行上述识别程序，将上述晶圆上形成的上述芯片与上述识别图案进行对照，求出上述芯片的中心位置，并求出上述地图数据为良好的上述芯片在上述晶圆上的位置的控制/运算部。
2.根据权利要求1所述的芯片焊接机，其特征在于，
上述芯片的识别图案对于一个设计规格的芯片为一种，与作为对象的芯片所对应的地图数据的良好、不良无关，用于求出上述芯片的中心位置。
3.根据权利要求1所述的芯片焊接机，其特征在于，
在无法将上述识别图案与上述芯片的图案进行比较时，根据在上述晶圆上形成的切割槽来求出成为对象的上述芯片的中心位置。
4.一种芯片的位置识别方法，其特征在于，包括：
把对晶圆进行拍摄的摄像部拍摄到的上述晶圆存储在存储部中的工序；
通过控制/运算部执行识别程序，生成存储了上述晶圆上形成的芯片的轮廓的上述芯片的一种识别图案的工序；
通过上述控制/运算部执行识别程序，将上述晶圆上形成的上述芯片与上述识别图案进行对照，识别上述芯片的中心位置的工序；
通过上述控制/运算部执行识别程序，将上述晶圆上形成的上述芯片与上述识别图案进行对照，在无法将上述芯片的图案与上述识别图案进行比较时，根据该芯片的切割槽求出成为对象的上述芯片的中心位置的工序。
CN201310066300.5A 2012-09-18 2013-03-01 芯片焊接机和芯片的位置识别方法 Pending CN103681396A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012204006A JP2014060249A (ja) 2012-09-18 2012-09-18 ダイボンダ、および、ダイの位置認識方法
JP2012-204006 2012-09-18

Publications (1)

Publication Number Publication Date
CN103681396A true CN103681396A (zh) 2014-03-26

Family

ID=50274068

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310066300.5A Pending CN103681396A (zh) 2012-09-18 2013-03-01 芯片焊接机和芯片的位置识别方法

Country Status (5)

Country Link
US (1) US20140078289A1 (zh)
JP (1) JP2014060249A (zh)
KR (1) KR101449247B1 (zh)
CN (1) CN103681396A (zh)
TW (1) TW201413851A (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105957950A (zh) * 2016-06-30 2016-09-21 广州市鸿利光电股份有限公司 一种led焊线方法
CN107221509A (zh) * 2017-06-20 2017-09-29 南京矽邦半导体有限公司 一种识别单颗产品在qfn框架上位置信息的方法
CN107432118A (zh) * 2015-03-30 2017-12-01 富士机械制造株式会社 信息管理装置及信息管理方法
CN109449096A (zh) * 2018-11-08 2019-03-08 科为升视觉技术（苏州）有限公司 识别检测晶元芯片的方法
CN109524320A (zh) * 2017-09-19 2019-03-26 捷进科技有限公司 半导体制造装置及半导体器件的制造方法
CN110517945A (zh) * 2018-05-21 2019-11-29 上海新微技术研发中心有限公司 半导体器件的制造方法及半导体器件
CN111107324A (zh) * 2019-12-31 2020-05-05 上海陛通半导体能源科技股份有限公司 晶圆传输系统的监控装置及其监控方法
CN113066917A (zh) * 2021-03-22 2021-07-02 先进光电器材（深圳）有限公司 一种芯片固晶方法及终端

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6166069B2 (ja) * 2013-03-15 2017-07-19 ファスフォードテクノロジ株式会社 ダイボンダ及びコレット位置調整方法
JP6391378B2 (ja) * 2014-09-10 2018-09-19 ファスフォードテクノロジ株式会社 ダイボンダ及びボンディング方法
DE102015101759B3 (de) * 2015-02-06 2016-07-07 Asm Assembly Systems Gmbh & Co. Kg Bestückmaschine und Verfahren zum Bestücken eines Trägers mit ungehäusten Chips
CN105185728B (zh) * 2015-06-17 2018-08-28 北京北方华创微电子装备有限公司 一种基于图像的硅片分布状态识别方法及装置
JP6846958B2 (ja) * 2017-03-09 2021-03-24 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
TWI731671B (zh) * 2020-05-07 2021-06-21 美商矽成積體電路股份有限公司 異常晶片檢測方法與異常晶片檢測系統
CN114005778B (zh) * 2021-12-24 2022-03-22 湖北三维半导体集成创新中心有限责任公司 键合系统和键合补偿方法
CN117132603B (zh) * 2023-10-28 2024-02-02 武汉罗博半导体科技有限公司 晶圆map生成方法、装置、设备及存储介质

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6016358A (en) * 1996-01-31 2000-01-18 Texas Instruments Incorporated Method and apparatus for aligning the position of die on a wafer table
CN1314702A (zh) * 2000-03-21 2001-09-26 日本电气株式会社 半导体存储器生产系统和半导体存储器生产方法
JP2006041089A (ja) * 2004-07-26 2006-02-09 Nidec Tosok Corp ボンディング装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007142009A (ja) 2005-11-16 2007-06-07 Nidec Tosok Corp ボンディング装置
KR101023935B1 (ko) * 2009-03-13 2011-03-29 (주)에이앤아이 반도체 칩 배출방법 및 그 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6016358A (en) * 1996-01-31 2000-01-18 Texas Instruments Incorporated Method and apparatus for aligning the position of die on a wafer table
CN1314702A (zh) * 2000-03-21 2001-09-26 日本电气株式会社 半导体存储器生产系统和半导体存储器生产方法
JP2006041089A (ja) * 2004-07-26 2006-02-09 Nidec Tosok Corp ボンディング装置

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107432118A (zh) * 2015-03-30 2017-12-01 富士机械制造株式会社 信息管理装置及信息管理方法
CN107432118B (zh) * 2015-03-30 2019-10-25 株式会社富士 信息管理装置及信息管理方法
CN105957950A (zh) * 2016-06-30 2016-09-21 广州市鸿利光电股份有限公司 一种led焊线方法
CN105957950B (zh) * 2016-06-30 2019-02-19 鸿利智汇集团股份有限公司 一种led焊线方法
CN107221509A (zh) * 2017-06-20 2017-09-29 南京矽邦半导体有限公司 一种识别单颗产品在qfn框架上位置信息的方法
CN109524320A (zh) * 2017-09-19 2019-03-26 捷进科技有限公司 半导体制造装置及半导体器件的制造方法
CN110517945A (zh) * 2018-05-21 2019-11-29 上海新微技术研发中心有限公司 半导体器件的制造方法及半导体器件
CN109449096A (zh) * 2018-11-08 2019-03-08 科为升视觉技术（苏州）有限公司 识别检测晶元芯片的方法
CN109449096B (zh) * 2018-11-08 2021-12-03 科为升视觉技术（苏州）有限公司 识别检测晶元芯片的方法
CN111107324A (zh) * 2019-12-31 2020-05-05 上海陛通半导体能源科技股份有限公司 晶圆传输系统的监控装置及其监控方法
CN113066917A (zh) * 2021-03-22 2021-07-02 先进光电器材（深圳）有限公司 一种芯片固晶方法及终端

Also Published As

Publication number Publication date
KR101449247B1 (ko) 2014-10-08
JP2014060249A (ja) 2014-04-03
KR20140036938A (ko) 2014-03-26
US20140078289A1 (en) 2014-03-20
TW201413851A (zh) 2014-04-01

Similar Documents

Publication Publication Date Title
CN103681396A (zh) 芯片焊接机和芯片的位置识别方法
CN110497402B (zh) 取出散装的工件的机器人系统以及机器人系统的控制方法
WO2006059553A1 (ja) 電子部品ハンドリング装置および不良端子判断方法
CN108364880B (zh) 半导体制造装置及半导体器件的制造方法
US10314220B2 (en) Mounting machine and component detection method
TW201903909A (zh) 黏晶裝置及半導體裝置的製造方法
JP7029900B2 (ja) ダイボンディング装置および半導体装置の製造方法
CN111328408A (zh) 形状信息生成设备、控制设备、装卸设备、物流系统、程序和控制方法
US10388555B2 (en) Bonding apparatus and bonding method
CN110729210A (zh) 半导体制造装置以及半导体器件的制造方法
EP3848898A1 (en) Target object recognition device, manipulator, and mobile robot
JP2003101300A (ja) 電気回路製造方法、電気回路製造システムおよび電気回路製造用プログラム
CN114714333A (zh) 用于更换夹持器设备上的工具的系统
KR102062121B1 (ko) 반도체 제조 장치 및 반도체 장치의 제조 방법
JP4664550B2 (ja) 電気回路製造装置および電気回路製造方法
JP2020192638A (ja) ピックアップ装置及びワークの搬送方法
JP7021620B2 (ja) マニピュレータおよび移動ロボット
JPWO2018055757A1 (ja) 照明条件特定装置及び照明条件特定方法
JP2023041200A (ja) ワーク保持装置、ワーク保持方法、プログラム、及び制御装置
US10879096B2 (en) Die component supply device
US10935963B2 (en) Required accuracy setting device
CN111742625B (zh) 元件输送装置、元件输送方法及元件安装装置
TWM589361U (zh) 用於半導體晶粒分選和測試處理器的系統
JP6884924B2 (ja) 部品実装装置および検査方法
JPWO2018100692A1 (ja) 電子部品の画像処理方法及び画像処理装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: JIEJIN TECHNOLOGY CO., LTD.

Free format text: FORMER OWNER: HITACHI HIGH TECH INSTR CO., LTD.

Effective date: 20150715

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20150715

Address after: Yamanashi Prefecture

Applicant after: Jie Jin Science and Technology Ltd.

Address before: Qi Yuxian

Applicant before: Hitachi High Tech Instr Co., Ltd.

C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140326