CN103681303A - 沟槽形成方法及半导体装置的制造方法 - Google Patents
沟槽形成方法及半导体装置的制造方法 Download PDFInfo
- Publication number
- CN103681303A CN103681303A CN201310070802.5A CN201310070802A CN103681303A CN 103681303 A CN103681303 A CN 103681303A CN 201310070802 A CN201310070802 A CN 201310070802A CN 103681303 A CN103681303 A CN 103681303A
- Authority
- CN
- China
- Prior art keywords
- mentioned
- groove
- deposition
- width
- silicon substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 45
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 29
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 230000015572 biosynthetic process Effects 0.000 title abstract description 7
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 54
- 239000010703 silicon Substances 0.000 claims abstract description 54
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 53
- 239000000758 substrate Substances 0.000 claims abstract description 42
- 238000005530 etching Methods 0.000 claims abstract description 39
- 230000008021 deposition Effects 0.000 claims description 101
- 230000014509 gene expression Effects 0.000 claims description 39
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 claims description 6
- 238000007789 sealing Methods 0.000 claims description 5
- 230000001939 inductive effect Effects 0.000 claims description 4
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 claims description 3
- 229910052731 fluorine Inorganic materials 0.000 claims description 3
- 239000011737 fluorine Substances 0.000 claims description 3
- 238000000151 deposition Methods 0.000 abstract description 92
- 238000010586 diagram Methods 0.000 description 15
- 239000007789 gas Substances 0.000 description 8
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000009795 derivation Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000008676 import Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
- H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Plasma Technology (AREA)
Abstract
本发明提供一种加工尺寸的面内均匀性高的沟槽的形成方法及半导体装置的制造方法。实施方式涉及的沟槽形成方法为，通过使用等离子源来交替反复进行沉积步骤及蚀刻步骤、而在硅衬底上形成沟槽的沟槽形成方法。在设封闭等离子的区域与上述硅衬底的距离为x（mm）、设用于诱导上述等离子的RF功率为w（kW）、设上述沉积步骤中的压力为y（Pa）、关于要形成的上述沟槽的宽度、设上述硅衬底的面内的波动的容许限度为z0（μm）时，以满足上述数学式1～3的方式来实施上述沉积步骤及上述蚀刻步骤。
Description
相关文献的交叉引用：
本申请享受以日本专利申请2012-187875号（申请日：2012年8月28日）为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。
技术领域
后述的实施方式大体涉及沟槽形成方法及半导体装置的制造方法。
背景技术
在制造功率器件等半导体装置时，有时需要形成深度为几十μm（微米）的沟槽。尤其，在制造超结型的中高耐压器件时，有时需要形成深度深、并且侧面大致垂直的沟槽。在这种情况下，为了保证所制造的器件的特性，对于沟槽的宽度，要求在晶片面内高的均匀性。
发明内容
本发明的实施方式提供一种加工尺寸的面内均匀性高的沟槽的形成方法及半导体装置的制造方法。
实施方式涉及的沟槽形成方法为，通过使用等离子源来交替反复进行沉积步骤及蚀刻步骤，在硅衬底上形成沟槽的沟槽形成方法。在设封闭等离子的区域与上述硅衬底的距离（间隙量）为x（mm）、设用于诱导上述等离子的RF功率为w（kW）、设上述沉积步骤中的压力为y（Pa）、关于要形成的上述沟槽的宽度、设上述硅衬底的面内的波动的容许限度为z0（μm）时，以满足下述数学式1～下述数学式3的方式，来实施上述沉积步骤及上述蚀刻步骤。
实施方式涉及的半导体装置的制造方法具备：通过使用等离子源来交替反复进行沉积步骤及蚀刻步骤，在硅衬底上形成沟槽的工序。在形成上述沟槽的工序中，在设封闭等离子的区域与上述硅衬底的距离（GAP间隙量）为x（mm）、设用于诱导上述等离子的RF功率为w（kW）、设上述沉积步骤中的压力为y（Pa）、关于要形成的上述沟槽的宽度、设上述硅衬底的面内的波动的容许限度为z0（μm）时，以满足下述数学式1～下述数学式3的方式，实施上述沉积步骤及上述蚀刻步骤。
根据实施方式，可以实现加工尺寸的面内均匀性高的沟槽的形成方法及半导体装置的制造方法。
附图说明
图1A～E是例示实施方式涉及的半导体装置的制造方法的图。
图2是例示实施方式涉及的沟槽形成方法的图。
图3A～E是例示实施方式涉及的沟槽形成方法的工序剖视图。
图4A是表示硅晶片中的沟槽宽度的测量位置的俯视图，图4B是剖视图。
图5A～C是第一轴取RF功率、第二轴取沉积张力、第三轴取宽度WT1的测量值、从而表示RF功率及沉积张力对宽度WT1施加的影响的三维曲线图。
图6A及图6B是第一轴取RF功率、第二轴取沉积张力、第三轴取宽度WT1的测量值、从而表示RF功率及沉积张力对宽度WT1施加的影响的三维曲线图。
图7A～C是第一轴取间隙量、第二轴取沉积张力、第三轴取宽度WM的测量值、从而表示间隙量及沉积张力对宽度WM施加的影响的三维曲线图。
图8A及图8B是第一轴取间隙量、第二轴取沉积张力、第三轴取宽度WM的测量值、从而表示间隙量及沉积张力对宽度WM施加的影响的三维曲线图。
图9A～C是第一轴取沉积张力、第二轴取间隙量、第三轴取RF功率、从而表示沉积张力、间隙量及RF功率对宽度WB1施加的影响的三维曲线图。
图10A及B是第一轴取沉积张力、第二轴取间隙量、第三轴取RF功率、从而表示沉积张力、间隙量及RF功率对宽度WB1施加的影响的三维曲线图。
图11是第一轴取RF功率、第二轴取沉积张力、第三轴取宽度WT1的面内波动、从而表示RF功率及沉积张力对宽度WT1的面内波动施加的影响的三维曲线图。
图12是第一轴取间隙量、第二轴取沉积张力、第三轴取宽度WM的面内波动、从而表示间隙量及沉积张力对宽度WM的面内波动施加的影响的三维曲线图。
图13是第一轴取沉积张力、第二轴取间隙量、第三轴取RF功率、从而表示沉积张力、间隙量及RF功率对宽度WB1的面内波动施加的影响的三维曲线图。
图14是第一轴取RF功率、第二轴取间隙量、第三轴取沉积张力、从而表示了使WT1的面内波动容许量为0.3（μm）时的RF功率、间隙量、沉积张力能够取的范围的图。
图15是第一轴取RF功率、第二轴取间隙量、第三轴取沉积张力、从而表示了使WM的面内波动容许量为0.3（μm）时的RF功率、间隙量、沉积张力能够取的范围的图。
图16是第一轴取RF功率、第二轴取间隙量、第三轴取沉积张力、从而表示了使WB1的面内波动容许量为0.3（μm）时的RF功率、间隙量、沉积张力能够取的范围的图。
图17是第一轴取RF功率、第二轴取间隙量、第三轴取沉积张力、从而表示了使WT1、WM、WB1各自的面内波动容许量为0.3（μm）时的RF功率、间隙量、沉积张力能够取的范围的图。
具体实施方式
以下，参照附图对本发明的实施方式进行说明。
图1A～E是例示本实施方式涉及的半导体装置的制造方法的图，图2是例示本实施方式涉及的沟槽形成方法的图，图3A～E是例示本实施方式涉及的沟槽形成方法的工序剖视图。
以下，参照图1～图3来说明本实施方式涉及的半导体装置的制造方法。在本实施方式中，以具有超结结构的电力半导体装置的制造方法为例进行说明。此外，以该制造方法中在硅衬底上形成沟槽的工序为中心进行说明。
首先，如图1A所示，准备硅衬底1。硅衬底1例如是由单晶硅（Si）构成的硅晶片。
接着，如图1B所示，在硅衬底1的上层部分上形成p型层2。
接着，如图1C及图3A所示，在该硅衬底1上形成抗蚀剂掩模3。在抗蚀剂掩模3上周期性地形成多条槽状的开口部3a。使开口部3a的宽度例如为1.8μm，使开口部3a的排列周期例如为8μm。另外，在图3A～E中，p型层2（参照图1B）表示为硅衬底1的一部分。
接着，如图2所示，将形成有抗蚀剂掩模3的硅衬底1安装在电感耦合型的等离子蚀刻装置10内。
首先，使用装置10来实施沉积步骤。即，向装置10内供给沉积性气体、例如C4F8等氟碳气体（fluoro carbon）。在该状态下，在装置10内以一定的输出（RF功率）导入RF（Radio Frequency：射频）波。由此，在装置10内沉积性气体的一部分电离，在从硅衬底1隔开一定的距离的空间（封闭空间）内形成等离子11。
结果，如图3B所示，在硅衬底1上以覆盖抗蚀剂掩模3的方式形成沉积膜4。沉积膜4是具有C、CF、CF2、CF3等键的氟碳膜。
接着，使用相同的装置10来实施蚀刻步骤。即，停止沉积性气体的供给，向装置10内供给蚀刻气体、例如含有SF6等氟的气体。此时，RF功率维持一定值。由此，在装置10内，蚀刻气体的一部分成为等离子11，并封闭在从硅衬底1隔开一定的距离的空间内。
结果，如图3C所示，硅衬底1及沉积膜4以抗蚀剂掩模3作为掩模而被蚀刻，被选择性地除去。由此，在硅衬底1上的开口部3a的正下方区域形成凹部5a。此时，在开口部3a的正下方区域中向下方推进对硅衬底1的蚀刻，并且在抗蚀剂掩模3的下方还向侧方推进。结果，凹部5a的形状成为在开口部3a的正下方区域及其周边扩展的大致椭圆体形状。
接着，再次实施沉积步骤。即，停止蚀刻气体的供给，向装置10内导入上述沉积性气体。此外，RF功率维持一定值。由此，如图3D所示，在整面上形成沉积膜4。沉积膜4还形成在凹部5a的内面上。
接着，再次实施蚀刻步骤。由此，如图3E所示，在凹部5a的正下方区域形成凹部5b。此时，针对在沉积膜4上的凹部5a的内侧面上形成的部分，优先蚀刻在凹部5a的底面上形成的部分。
以后，不使装置10内开放在大气中、而交替反复进行上述的沉积步骤和蚀刻步骤。由此，通过沉积膜4而抑制凹部沿横向扩大，并重复形成凹部，可以向下方继续挖掘硅衬底1。结果，如图1D所示，在硅衬底1的p型层2内形成多条深度例如为50μm的沟槽6。此后，除去抗蚀剂掩模3。
此时，在设装置10内的封闭等离子的区域与作为被蚀刻部件的硅衬底1之间的距离为x（mm：毫米）、设RF功率为w（kW：千瓦）、设沉积步骤中的装置10内的压力（沉积张力）为y（Pa：帕）、对于要形成的沟槽6的宽度而设硅衬底1的面内的波动的容许限度为z0（μm）时，使RF功率w（kW）、距离x（mm）、沉积张力y（Pa）的范围均为满足下述数学式1、下述数学式2及下述数学式3的范围。
【数学式1】
2.785w2+0.01788y2-0.4180wy-12.25w+0.9081y+13.61≤z0
【数学式2】
-0.01003x+0.03929y+0.3692≤z0
【数学式3】
0.0006558x2+0.006377y2+0.5227w2-0.01813xy+0.03686xw+0.00436yw
-0.1178x-0.04847y-3.692w+6.551≤z0
此后，如图1E所示，使沟槽6内外延生长n型硅柱7。由此，在硅衬底1内交替排列p型层2和n型硅柱7，形成超结结构。这样来制造半导体装置8。
接着，对本实施方式的效果进行说明。
根据本实施方式，在硅衬底1上形成沟槽6时，以满足上述数学式1～数学式3的条件来反复进行沉积步骤和蚀刻步骤。由此，可以将硅衬底1的面内的沟槽6的宽度的波动抑制在上述z0（μm）以下，可以精度良好地形成沟槽6。结果，可以稳定地制造特性良好的半导体装置8。
接着，对上述数学式1～数学式3的导出过程进行说明。
上述数学式1～数学式3是通过以下的实验求出的数学式。
首先，与上述的实施方式同样地，在硅晶片上形成了抗蚀剂掩模。在抗蚀剂掩模上形成了宽度为1.8μm、排列周期为8μm的多条槽状的开口部。并且，如上述那样，通过使用电感耦合型的等离子蚀刻装置来反复进行蚀刻步骤和沉积步骤，由此在作为被蚀刻衬底的硅晶片的上面形成了深度为50μm的沟槽。
此时，作为对沟槽的宽度施加影响的参数，而提取了下述（1）～（5）的五个参数。
（1）封闭等离子的区域与硅晶片的距离（间隙量）：x（mm）
（2）蚀刻步骤中的压力（蚀刻压力）：u（Pa）
（3）等离子诱导RF功率（RF功率）：w（kW）
（4）蚀刻步骤中的偏压功率（偏压功率）：v（W）
（5）沉积步骤中的压力（沉积张力）：y（Pa）
并且，使上述（1）～（5）的参数的值分别不同，从而按照每个各参数的组合，在硅晶片的整面上形成了沟槽。此后，测量了沟槽的宽度。
图4A是表示硅晶片中的沟槽宽度的测量位置的俯视图，图4B是剖视图。
如图4A所示，沟槽宽度的测量，在硅晶片1a上的以下的5点进行。
·顶点
·中心
·底点
·中间顶点（顶点与中心的的中间部）
·中间底点（底点与中心的中间部）
此外，如图4B所示，在各沟槽中，宽度的测量在深度方向的3点进行。
·距离沟槽的上端1μm下方的位置上的宽度：WT1
·沟槽的深度方向中央部上的宽度：WM
·距离沟槽的下端1μm上方的位置上的宽度：WB1
即，在1片硅晶片内，对于面内5点及深度方向3点的共计15点，分别测量了沟槽的宽度。并且，对于宽度WT1、宽度WM、宽度WB1分别取上述的面内5点上的最大值与最小值的差，设该差为“面内波动”。结果判明了，RF功率及沉积张力对宽度WT1的面内波动施加大的影响，间隙量及沉积张力对宽度WM的面内波动施加大的影响，间隙量、沉积张力及RF功率对宽度WB1的面内波动施加大的影响。
图5A～C、图6A及图6B是第一轴取RF功率、第二轴取沉积张力、第三轴取宽度WT1的测量值、从而表示RF功率及沉积张力对宽度WT1施加的影响的三维曲线图，
图7A～C、图8A及图8B是第一轴取间隙量、第二轴取沉积张力、第三轴取宽度WM的测量值、从而表示间隙量及沉积张力对宽度WM施加的影响的三维曲线图，
图9A～C、图10A及图10B是第一轴取沉积张力、第二轴取间隙量、第三轴取RF功率、从而表示沉积张力、间隙量及RF功率对宽度WB1施加的影响的三维曲线图。
图5A～图8B的各图中第三轴所示的沟槽宽度的值、及图9A～图10B的各图中由等高线表示的沟槽宽度的值，是上述的面内5点上的测量值与平均值的差。
图11是第一轴取RF功率、第二轴取沉积张力、第三轴取宽度WT1的面内波动、从而表示RF功率及沉积张力对宽度WT1的面内波动施加的影响的三维曲线图。
图11的第三轴所示的“宽度WT1的面内波动”，对于RF功率与沉积张力的每个组合，是图5A～C、图6A及图6B所示的宽度WT1的五个测量值中的、最大值与最小值的差。
图12是第一轴取间隙量、第二轴取沉积张力、第三轴取宽度WM的面内波动、从而表示间隙量及沉积张力对宽度WM的面内波动施加的影响的三维曲线图。
图12的第三轴所示的“宽度WM的面内波动”，对于间隙量与沉积张力的每个组合，是图7A～C、图8A及图8B所示的宽度WM的五个测量值中的、最大值与最小值的差。
图13是第一轴取沉积张力、第二轴取间隙量、第三轴取RF功率、从而表示沉积张力、间隙量及RF功率对宽度WB1的面内波动施加的影响的三维曲线图。
图13中由等高线表示的“宽度WB1的面内波动”，对于间隙量、沉积张力及RF功率的每个组合，是图9A～C、图10A及图10B所示的宽度WB1的五个测量值中的、最大值与最小值的差。
如图11所示，关于RF功率和沉积张力，判明了宽度WT1的面内波动取极小值。
在设RF功率为w（kW）、设沉积张力为y（Pa）、设面内波动为z（μm）时，可以通过下述数学式4所示的二次曲面来近似表示图11所示的RF功率、沉积张力及宽度WT1的面内波动的关系。
【数学式4】
z=2.785w2+0.01788y2-0.4180wy-12.25w+0.9081y+13.61
如图12所示，间隙量越大、沉积张力越小，则宽度WM的面内波动越小。
在设间隙量为x（mm）、设沉积张力为y（Pa）、设面内波动为z（μm）时，可以通过下述数学式5所示的一次平面来近似表示图12所示的间隙量、沉积张力及宽度WM的面内波动的关系。
【数学式5】
z=-0.01003x+0.03929y+0.3692
如图13所示，判明了宽度WB1的面内波动为，关于间隙量及沉积张力的双方取极小值，并且有RF功率依赖性。
可以通过下述数学式6所示的二次曲面来近似表示图13所示的宽度WB1相对间隙量、沉积张力及RF功率的面内波动的关系。
【数学式6】
z=0.0006558x2+0.006377y2+0.5227w2-0.01813xy+0.03686xw+0.00436yw-0.1178x-0.04847y-3.692w+6.551
根据上述数学式4，宽度WT1的波动量z成为z0以下那样的RF功率w及沉积张力y的范围，成为满足下述数学式7的范围。
【数学式7】
2.785w2+0.01788y2-0.4180wy-12.25w+0.9081y+13.61≤z0
此外，宽度WM的波动量z成为z0以下那样的间隙量x及沉积张力y的值，根据上述数学式5，成为下述数学式8所示的范围。
【数学式8】
-0.01003x+0.03929y+0.3692≤z0
并且，宽度WB1的波动量z成为z0以下那样的间隙量x、沉积张力y、RF功率w的值，根据上述数学式6，成为下述数学式9所示的范围。
【数学式9】
0.0006558x2+0.006377y2+0.5227w2-0.01813xy+0.03686xw+0.00436yw
-0.1178x-0.04847y-3.692w+6.551≤z0
综上所述，通过使RF功率w、间隙量x、沉积张力y为满足上述数学式7～9的值，可以使沟槽的宽度WT1、WM、WB1的面内波动z全部为值z0以下。而且，上述数学式7～9相当于上述数学式1～3。
上述数学式7～9表示出，对于容许的沟槽宽度的面内波动z0、在wxy空间中RF功率w、间隙量x、沉积张力y能够取的区域。作为一例，图14、图15、图16分别表示当使z0＝0.3（μm）时RF功率w、间隙量x、沉积张力y相对宽度WT1、宽度WM、宽度WB1的每个能够取的区域。
图14是第一轴取RF功率、第二轴取间隙量、第三轴取沉积张力、从而表示了使WT1的面内波动容许量为0.3（μm）时的RF功率、间隙量、沉积张力能够取的范围的图，
图15是第一轴取RF功率、第二轴取间隙量、第三轴取沉积张力、从而表示了使WM的面内波动容许量为0.3（μm）时的RF功率、间隙量、沉积张力能够取的范围的图，
图16是第一轴取RF功率、第二轴取间隙量、第三轴取沉积张力、从而表示了使WB1的面内波动容许量为0.3（μm）时的RF功率、间隙量、沉积张力能够取的范围的图。
如图14所示，在任意的间隙量中，在弯曲成U字形的曲面21的内侧的区域中，宽度WT1的面内波动成为0.3（μm）以下。
此外，如图15所示，在任意的RF功率中，在与平面22相比沉积张力变小的区域中，宽度WM的面内波动成为0.3（μm）以下。
并且，如图16所示，在圆筒状曲面23的内侧的区域中，宽度WB1的面内波动成为0.3（μm）以下。
而且，满足全部上述数学式7～9的RF功率、间隙量x、沉积张力y的组合，是宽度WT1、宽度WM、宽度WB1的全部面内波动成为0.3（μm）以下的组合，这相当于图14～16所示的各区域的重叠部分。
图17是第一轴取RF功率、第二轴取间隙量、第三轴取沉积张力、从而表示使WT1、WM、WB1各自的面内波动容许量为0.3（μm）时的RF功率、间隙量、沉积张力能够取的范围的图。
图17表示图14～图16所示的各区域的重叠部分。即通过使RF功率w、间隙量x、沉积张力y的各值的组合为描绘在图17所示的重叠部分的内部的组合，可以使宽度WT1、宽度WM、宽度WB1的面内波动全部为0.3（μm）以下。
另外，在前述的实施方式中，示出了制造具有超结结构的电力半导体装置的例，但本发明并非限定于此，也可以较好地适用于在硅衬底上形成深的沟槽的半导体装置的制造方法。此外，在前述的实施方式中，示出了硅衬底为硅晶片的例，但并非限定于此，只要硅衬底是至少形成沟槽的部分由硅构成的部件即可。
根据以上说明的实施方式，可以实现加工尺寸的面内均匀性高的沟槽的形成方法及半导体装置的制造方法。
以上说明了本发明的某些实施方式，但是，这些实施方式是作为例子而提出的，并非试图限定发明的范围。这些新的实施方式能够以其它各种方式来实施，且可以在不脱离发明主旨的范围内进行各种省略、置换和变更。这些实施方式和其变形包含在发明的范围或主旨内，并且同样包含在权利要求书所记载的发明和与其等同的范围内。
Claims (15)
1.一种沟槽形成方法，通过使用等离子源来交替反复进行沉积步骤及蚀刻步骤，由此在硅衬底上形成沟槽，其中，
在设封闭等离子的区域与上述硅衬底的距离为x（mm）、设用于诱导上述等离子的RF功率为w（kW）、设上述沉积步骤中的压力为y（Pa）、关于要形成的上述沟槽的宽度、设上述硅衬底的面内的波动的容许限度为z0（μm）时，以满足下述数学式的方式来实施上述沉积步骤及上述蚀刻步骤，
2.785w2+0.01788y2-0.4180wy-12.25w+0.9081y+13.61≤z0
-0.01003x+0.03929y+0.3692≤z0
0.0006558x2+0.006377y2+0.5227w2-0.01813xy+0.03686xw+0.00436yw
-0.1178x-0.04847y-3.692w+6.551≤z0
。
2.如权利要求1所述的沟槽形成方法，其中，
在上述沉积步骤中，使用氟碳气体作为沉积性气体。
3.如权利要求2所述的沟槽形成方法，其中，
上述氟碳气体是C4F8。
4.如权利要求1所述的沟槽形成方法，其中，
在上述蚀刻步骤中，使用含有氟的气体作为蚀刻气体。
5.如权利要求4所述的沟槽形成方法，其中，
上述蚀刻气体是SF6。
6.如权利要求1所述的沟槽形成方法，其中，
通过相同的装置进行上述沉积步骤及上述蚀刻步骤。
7.一种半导体装置的制造方法，
包括使用等离子源来交替反复进行沉积步骤及蚀刻步骤、由此在硅衬底上形成沟槽的工序，
在形成上述沟槽的工序中，在设封闭等离子的区域与上述硅衬底的距离为x（mm）、设用于诱导上述等离子的RF功率为w（kW）、设上述沉积步骤中的压力为y（Pa）、关于要形成的上述沟槽的宽度、设上述硅衬底的面内的波动的容许限度为z0（μm）时，以满足下述数学式的方式来实施上述沉积步骤及上述蚀刻步骤，
2.785w2+0.01788y2-0.4180wy-12.25w+0.9081y+13.61≤z0
-0.01003x+0.03929y+0.3692≤z0
0.0006558x2+0.006377y2+0.5227w2-0.01813xy+0.03686xw+0.00436yw
-0.1178x-0.04847y-3.692w+6.551≤z0
。
8.如权利要求7所述的半导体装置的制造方法，其中，
在上述沉积步骤中，使用氟碳气体作为沉积性气体。
9.如权利要求8所述的半导体装置的制造方法，其中，
上述氟碳气体是C4F8。
10.如权利要求7所述的半导体装置的制造方法，其中，
在上述蚀刻步骤中，使用含有氟的气体作为蚀刻气体。
11.如权利要求10所述的半导体装置的制造方法，其中，
上述蚀刻气体是SF6。
12.如权利要求7所述的半导体装置的制造方法，其中，
通过相同的装置进行上述沉积步骤及上述蚀刻步骤。
13.如权利要求7所述的半导体装置的制造方法，还包括：
在上述硅衬底的上层部分上形成第一导电型层的工序；以及
在上述沟槽的内部形成第二导电型的硅柱的工序，
上述沟槽形成在上述第一导电型层上。
14.如权利要求7所述的半导体装置的制造方法，其中，
使多条上述沟槽周期性地排列。
15.如权利要求14所述的半导体装置的制造方法，其中，
通过上述第一导电型层及上述硅柱形成超结结构。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012187875A JP2014045138A (ja) | 2012-08-28 | 2012-08-28 | トレンチ形成方法及び半導体装置の製造方法 |
| JP2012-187875 | 2012-08-28 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103681303A true CN103681303A (zh) | 2014-03-26 |
Family
ID=50188143
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310070802.5A Pending CN103681303A (zh) | 2012-08-28 | 2013-03-06 | 沟槽形成方法及半导体装置的制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20140065829A1 (zh) |
| JP (1) | JP2014045138A (zh) |
| CN (1) | CN103681303A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1866523A (zh) * | 2005-05-18 | 2006-11-22 | 三星电子株式会社 | 具有浅沟槽隔离结构的半导体器件及其制造方法 |
| CN101160652A (zh) * | 2005-04-14 | 2008-04-09 | 松下电器产业株式会社 | 半导体芯片的制造方法和半导体芯片 |
| US20090269896A1 (en) * | 2008-04-24 | 2009-10-29 | Hui Chen | Technique for Controlling Trench Profile in Semiconductor Structures |
| US20110309470A1 (en) * | 2010-06-18 | 2011-12-22 | Grebs Thomas E | Trench MOS Barrier Schottky Rectifier With A Planar Surface Using CMP Techniques |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3217875B2 (ja) * | 1992-11-05 | 2001-10-15 | 株式会社日立製作所 | エッチング装置 |
| DE10237249B4 (de) * | 2002-08-14 | 2014-12-18 | Excelitas Technologies Singapore Pte Ltd | Verfahren zum selektiven Abtragen von Material aus der Oberfläche eines Substrats |
| JP4512533B2 (ja) * | 2005-07-27 | 2010-07-28 | 住友精密工業株式会社 | エッチング方法及びエッチング装置 |
| JP2008205436A (ja) * | 2007-01-26 | 2008-09-04 | Toshiba Corp | 微細構造体の製造方法 |
| JP2011054885A (ja) * | 2009-09-04 | 2011-03-17 | Sony Corp | 半導体装置及び半導体装置の製造方法 |
-
2012
- 2012-08-28 JP JP2012187875A patent/JP2014045138A/ja active Pending
-
2013
- 2013-03-06 CN CN201310070802.5A patent/CN103681303A/zh active Pending
- 2013-03-18 US US13/846,667 patent/US20140065829A1/en not_active Abandoned
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101160652A (zh) * | 2005-04-14 | 2008-04-09 | 松下电器产业株式会社 | 半导体芯片的制造方法和半导体芯片 |
| CN1866523A (zh) * | 2005-05-18 | 2006-11-22 | 三星电子株式会社 | 具有浅沟槽隔离结构的半导体器件及其制造方法 |
| US20090269896A1 (en) * | 2008-04-24 | 2009-10-29 | Hui Chen | Technique for Controlling Trench Profile in Semiconductor Structures |
| US20110309470A1 (en) * | 2010-06-18 | 2011-12-22 | Grebs Thomas E | Trench MOS Barrier Schottky Rectifier With A Planar Surface Using CMP Techniques |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2014045138A (ja) | 2014-03-13 |
| US20140065829A1 (en) | 2014-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2595180A1 (en) | Etching method | |
| US20210313311A1 (en) | Semiconductor Device | |
| CN103915330B (zh) | 基片刻蚀方法 | |
| EP2838197B1 (en) | Resonant transducer, manufacturing method therefor, and multi-layer structure for resonant transducer | |
| CN101673701A (zh) | 形成浅沟槽隔离结构的方法及浅沟槽隔离结构 | |
| CN106783722B (zh) | 承载装置及半导体加工设备 | |
| CN107275389B (zh) | 超级结的沟槽填充方法 | |
| CN103681303A (zh) | 沟槽形成方法及半导体装置的制造方法 | |
| CN105502278B (zh) | 空腔薄膜及其制造方法 | |
| KR20150058150A (ko) | 플라즈마 식각 장치 | |
| US20120190169A1 (en) | Method for fabricating deep trench isolation | |
| CN102931089B (zh) | Ldmos器件及其制造方法 | |
| CN102693932B (zh) | 浅沟槽隔离结构的制造方法 | |
| JP4653316B2 (ja) | エッチングプロセスによって３次元構造体を製造するための方法 | |
| TW201946248A (zh) | 包含具有三曲聯體柱的構件之電子產品及對應的製造方法 | |
| JP2011258769A (ja) | 半導体光デバイスの製造方法 | |
| CN104658939A (zh) | 用于自对准双构图技术的关键尺寸补偿方法 | |
| US9577034B2 (en) | Compensation devices | |
| CN105097514A (zh) | 半导体装置及其制造方法 | |
| JP6292929B2 (ja) | 半導体装置、その半導体装置の製造方法および検査方法 | |
| CN103035487B (zh) | 一种改善硅片翘曲度的沟槽制造方法 | |
| CN103715130B (zh) | 一种改善硅片翘曲度的深沟槽制造方法 | |
| CN109634053A (zh) | 基于图形补偿的光刻版及其制作方法 | |
| KR101303842B1 (ko) | 플라즈마 식각 방법 | |
| CN104701157A (zh) | 具有降低边缘刻蚀速率之顶部圆盘的等离子体刻蚀设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20140326 |