CN103646908A - 一种利用高深宽比工艺的器件隔离方法 - Google Patents

一种利用高深宽比工艺的器件隔离方法 Download PDF

Info

Publication number
CN103646908A
CN103646908A CN201310632125.1A CN201310632125A CN103646908A CN 103646908 A CN103646908 A CN 103646908A CN 201310632125 A CN201310632125 A CN 201310632125A CN 103646908 A CN103646908 A CN 103646908A
Authority
CN
China
Prior art keywords
ratio
helium
nitrogen
argon gas
technique
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310632125.1A
Other languages
English (en)
Other versions
CN103646908B (zh
Inventor
肖天金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201310632125.1A priority Critical patent/CN103646908B/zh
Publication of CN103646908A publication Critical patent/CN103646908A/zh
Application granted granted Critical
Publication of CN103646908B publication Critical patent/CN103646908B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure

Abstract

一种利用高深宽比工艺的器件隔离方法，本发明涉及CMOS半导体器件工艺技术领域，主要解决浅沟槽经过退火工艺有空隙产生且在规定的工作区未得到关键尺寸的问题，本发明利用HARP工艺在浅沟槽内淀积一层SiO2层的步骤之后，使用水蒸汽退火工艺形成无空隙的基于HARP工艺的SiO2层；该水蒸汽退火工艺的主步骤中，工艺温度为400℃至800℃，通入流量为0.5slm至10slm的水蒸汽（比例70%－85%）和氧气（比例15%－30%）的混合气，并通入总流量为5slm至30slm的氮气、氦气、氩气或氮气（比例0－100%）、氦气（比例0－100%）和氩气（比例0－100%）的混合气，工艺时间为5mins至60mins。本发明能够形成致密的无空隙的SiO2层，且使工作区的关键尺寸达到指定规格。

Description

一种利用高深宽比工艺的器件隔离方法
技术领域
本发明涉及CMOS半导体器件工艺制造领域，更具体地，涉及一种利用高深宽比工艺的器件隔离方法。
背景技术
随着集成电路的发展，现代的互补金属氧化物半导体（ComplementaryMetal Oxide Semiconductor，简称:CMOS）器件通常在一块普通的硅衬底材料上集成数以百万计的有源器件,即N沟道金属氧化物半导体（NegativeMetal Oxide Semiconductor，简称:NMOS）器件和P沟道金属氧化物半导体（Positive Metal Oxide Semiconductor，简称:PMOS）器件，然后通过特定的连接实现各种复杂的逻辑功能或模拟功能，而除了这些特定的功能以外，在电路的设计过程中，通常假设不同的器件之间一般是没有其他的互相影响的。因此，在集成电路制造中必须能够把器件隔离开来，这就需要隔离技术。
随着器件向深亚微米发展，隔离技术由硅局部氧化（Local Oxidation ofSilicon,简称:LOCOS）工艺发展成为浅沟槽隔离（Shallow TrenchIsolation，简称:STI）技术。这样的器件隔离工艺可以完全消除硅局部氧化（LOCOS）隔离工艺所特有的氧化层边缘的鸟嘴形状，由此可以形成更小的器件隔离区。随着器件尺寸降到65纳米以下，对浅沟槽的SiO2填充工艺的能力要求更高，SiO2填充工艺需要由高浓度等离子体（High Density Plasma,HDP）工艺发展成为高深宽比（High Aspect Ratio Process,HARP）工艺。
如图1所示，现有的利用高深宽比工艺的器件隔离方法是:
步骤S01：硅晶圆片在经过清洗之后，在硅晶圆片的硅衬底3上生长一层SiO2层2，再淀积一层Si3N4层1（如图2所示），然后在硅晶圆片上旋涂光刻胶4；
步骤S02：利用工作区（Active Area）光掩膜对光刻胶进行曝光，曝光区域为浅沟槽隔离区域；工作区为未曝光区，光刻胶4保留，作为后续Si3N4层1和SiO2层2刻蚀的阻挡层；
步骤S03：使用光刻胶4作为阻挡层对Si3N4层1和SiO2层2进行刻蚀，形成器件隔离所需的浅沟槽（如图3所示），经过湿法刻蚀后拉（WET Etch PullBack）去除Si3N4层1表面的光刻胶4；
步骤S04：使用湿法刻蚀后拉浅沟槽旁边的工作区上的Si3N4层1（如图4所示），以利于后续的HARP工艺中SiO2材料的填入；
步骤S05：在浅沟槽的侧壁和底部生长一层线性氧化层5（Liner Oxide），所述线性氧化层5的厚度为3nm至5nm,作为后续的HARP工艺的缓冲层，有利于后续的SiO2材料的填入；（如图5所示）
步骤S06：利用HARP工艺在浅沟槽内淀积一层基于HARP工艺的SiO2层6；（如图6所示）
步骤S07：使用氮气退火（N2 Anneal）工艺，形成有空隙的基于HARP工艺的SiO2层；
步骤S08：采用化学机械研磨（Chemical Mechanical Polishing,简称：CMP）技术对基于HARP工艺的SiO2层6进行研磨抛光，使浅沟槽内的基于HARP工艺的SiO2层6平坦化。
由于氮气退火工艺会产生空隙，如何使浅沟槽经过退火工艺没有空隙产生且在规定的工作区得到关键尺寸是本领域技术人员需要解决的问题。
发明内容
本发明的目的在于克服现有技术的缺陷，提供一种利用高深宽比工艺的器件隔离方法，该工艺应用于工作区关键尺寸达到指定规格为65纳米以下的器件，使器件形成更小的器件隔离区，SiO2层无空隙且能够得到指定规格的工作区的关键尺寸。
为实现上述目的，本发明的技术方案如下：
一种利用高深宽比工艺的器件隔离方法，在利用HARP工艺在浅沟槽内淀积一层SiO2层的步骤之后，使用水蒸汽退火（Steam Anneal）工艺形成无空隙的基于HARP工艺的SiO2层；
该水蒸汽退火工艺的主步骤中，工艺温度为400℃至800℃；通入流量为0.5slm至10slm的水蒸汽（比例70%－85%）和氧气(O2)（比例15%－30%）的混合气，并通入总流量为5slm至30slm的氮气(N2)、氦气(He)、氩气(Ar)或氮气(N2)（比例0－100%）、氦气(He)（比例0－100%）和氩气(Ar)（比例0－100%）的混合气，工艺时间为5mins至60mins。
在HARP工艺的条件，HARP的反应物之一是硅酸乙酯（分子式是Si(OC2H5)4），在O3的氧化作用下生成SiO2，在薄膜中化学键结构中仍有一些未形成SiO2网状结构的“-OH”键，这些化学键会在水蒸汽退火中伴随脱水反应，从而达到修复空隙的结果。反应方程式如下:
...～Si-O-H+H-O-Si～...→...Si-O-Si...+H2O
该水蒸汽退火工艺的主步骤的工艺温度和水蒸汽比例低，使沟槽侧壁的硅衬底消耗会降低，但是会降低晶圆的产出量，工艺惰性气体，氮气(N2)、氦气(He)、氩气(Ar)的作用是：晶圆的保护气体和调节水蒸汽和氧气的比例。
所述水蒸汽退火工艺的主步骤之后采用工艺惰性气体退火步骤，该步骤为：工艺温度为1000℃至1100℃，工艺气体是总流量为10slm至30slm的氮气(N2)、氦气(He)、氩气(Ar)或氮气(N2)（比例0－100%）、氦气(He)（比例0－100%）和氩气(Ar)（比例0－100%）的混合气，工艺时间为5mins至60mins；
所述工艺惰性气体退火步骤的温度高，时间长，能够使水蒸汽退火工艺的主步骤产生的基于HARP工艺的SiO2层的膜质更致密，但是会对晶圆产生损伤，工艺惰性气体氮气、氦气和氩气是晶圆的保护气体。
所述水蒸汽退火工艺的主步骤之前包括两个步骤：
步骤S01：温度恢复步骤，工艺温度为300℃至600℃；工艺气体为氮气(N2)、氦气(He)、氩气(Ar)或氮气(N2)（比例0－100%）、氦气(He)（比例0－100%）和氩气(Ar)（比例0－100%）的混合气，总流量为5slm至30slm，工艺时间为10mins至60mins；步骤S01的工艺温度是低温，该低温能够降低HARP的应力，有利于形成无空隙的基于HARP工艺的SiO2层，但是会降低晶圆的产出量，工艺惰性气体氮气、氦气和氩气是晶圆的保护气体。
步骤S02：升温步骤，升温速率为2℃/min至15℃/min，升温到400℃至800℃；通入流量为0.5slm至10slm的水蒸汽（比例70%－85%）和氧气(O2)（比例15%－30%）的混合气，并通入总流量为5slm至30slm的氮气(N2)、氦气(He)、氩气(Ar)或氮气(N2)（比例0－100%）、氦气(He)（比例0－100%）和氩气(Ar)（比例0－100%）的混合气；
所述升温步骤的低升温速率降低了HARP工艺中的应力，有利于形成无空隙的基于HARP工艺的SiO2层，但是会降低晶圆的产出量；工艺惰性气体氮气、氦气和氩气是晶圆的保护气体。
所述水蒸汽退火工艺的主步骤和工艺惰性气体退火步骤之间包括两个步骤：
步骤S01：净化步骤，工艺温度为400℃至800℃，工艺气体是总流量为10slm至30slm的氮气(N2)、氦气(He)、氩气(Ar)或氮气(N2)（比例0－100%）、氦气(He)（比例0－100%）和氩气(Ar)（比例0－100%）的混合气，工艺压力为0.1Torr至780Torr，工艺时间为5mins至60mins；所述净化步骤能够清除前面步骤的水蒸汽和氧气，防止在后续的步骤中消耗沟槽侧壁的硅衬底，工艺惰性气体氮气、氦气和氩气是晶圆的保护气体；
步骤S02：升温步骤，升温速率为2℃/min至10℃/min，升温至1000℃至1100℃，工艺气体是总流量为10slm至30slm的氮气(N2)、氦气(He)、氩气(Ar)或氮气(N2)（比例0－100%）、氦气(He)（比例0－100%）和氩气(Ar)（比例0－100%）的混合气；所述升温步骤的升温速率低，能够降低HARP工艺中的应力，有利于形成无空隙的基于HARP工艺的SiO2层，但是会降低晶圆的产出量，工艺惰性气体氮气、氦气和氩气是晶圆的保护气体。
所述工艺惰性气体退火步骤之后为降温步骤，所述降温步骤中，降温速率为1.5℃至2℃/min，工艺气体是总流量为10slm至30slm的氮气(N2)、氦气(He)、氩气(Ar)或氮气(N2)（比例0－100%）、氦气(He)（比例0－100%）和氩气(Ar)（比例0－100%）的混合气,降温至300℃至600℃。所述降温步骤的降温速率低，能够降低HARP工艺中的应力，有利于形成无空隙的基于HARP工艺的SiO2层，但是会降低晶圆的产出量，工艺惰性气体氮气、氦气和氩气是晶圆的保护气体。
所述利用高深宽比工艺的器件隔离方法应用于工作区关键尺寸为32nm至65nm的器件。
从上述技术方案可以看出，本发明的有益效果：本发明采用水蒸汽退火工艺使HARP接面上的-OH基团产生键合，从而形成致密的无空隙的SiO2层。工艺惰性气体退火步骤能够使水蒸汽退火工艺的主步骤产生的基于HARP工艺的SiO2层的膜质更致密。由于加工过程中会对晶圆产生损伤，工艺惰性气体氮气、氦气和氩气是晶圆的保护气体，使工作区的关键尺寸达到指定规格。
附图说明
图1为现有的利用高深宽比工艺的器件隔离方法的流程图；
图2为现有的工作区层沉积示意图；
图3为现有的浅沟槽隔离刻蚀的示意图；
图4为现有的湿法刻蚀后拉浅沟槽隔离的示意图；
图5为现有的浅沟槽隔离中线性氧化层的示意图；
图6为现有的利用HARP工艺在浅沟槽内淀积一层基于HARP工艺的SiO2层的示意图；
图7为实施例1的利用高深宽比工艺的器件隔离方法的流程图；
图8为实施例1的水蒸气退火的工艺流程图；
图9为实施例1的水蒸气退火的工艺示意图。
具体实施方式
下面结合附图，对本发明的具体实施方式作进一步的详细说明。
需要说明的是,
实施例1
加工前的工作区关键尺寸为55nm硅晶圆片利用高深宽比工艺淀积一层SiO2层，经过水蒸汽退火工艺加工后的工作区的关键尺寸为40nm的硅晶圆片
如图7所示，本实施例的利用高深宽比工艺的器件隔离方法，包括以下步骤：
步骤S01：硅晶圆片在经过清洗之后，在硅晶圆片的硅衬底上生长一层SiO2层，再淀积一层Si3N4层，然后在硅晶圆片上旋涂光刻胶；
步骤S02：利用工作区光掩膜对光刻胶进行曝光，曝光区域为浅沟槽隔离区域；工作区为未曝光区，光刻胶保留，作为后续Si3N4层和SiO2层刻蚀的阻挡层；
步骤S03：使用光刻胶作为阻挡层对Si3N4层和SiO2层进行刻蚀，形成器件隔离所需的浅沟槽，经过湿法刻蚀去除Si3N4层表面的光刻胶；
步骤S04：使用湿法刻蚀后拉浅沟槽旁边的工作区上的Si3N4层，以利于后续的HARP工艺中SiO2材料的填入；
步骤S05：在浅沟槽的侧壁和底部生长一层线性氧化层，所述线性氧化层5厚度为4.5nm,作为后续的HARP工艺的缓冲层，有利于后续的SiO2材料的填入；
步骤S06：利用HARP工艺在浅沟槽内淀积一层基于HARP工艺的SiO2层；
步骤S07：使用水蒸汽退火工艺（如图8所示），形成无空隙的基于HARP工艺的SiO2层；
步骤S08：采用化学机械研磨（Chemical Mechanical Polishing,简称：CMP）技术对基于HARP工艺的SiO2层进行研磨抛光，使浅沟槽内的基于HARP工艺的SiO2层平坦化。
如图8和图9所示，所述步骤S07，使用水蒸汽退火工艺，包括以下步骤：
①、温度恢复步骤A1，工艺温度T1为500℃；工艺气体为氦气，总流量为20slm，工艺时间为30mins；
②、升温步骤A2，升温速率为10℃/min，升温至700℃；通过工艺设备外部水蒸汽发生器通入流量为3.5slm水蒸汽和0.75slm的氧气的混合气，并通入总流量为10slm的氦气；
③、水蒸汽退火的主步骤A3，工艺温度T2为700℃；通过工艺设备外部水蒸汽发生器通入流量为3.5slm的水蒸汽和0.75slm的氧气的混合气，并通入总流量为10slm的氦气,工艺时间为20mins,水蒸汽占总气体的比例为26.4%，工作区关键尺寸减小量15nm；
④、净化步骤，工艺温度T2为700℃；工艺气体为总流量为20slm的氦气，工艺压力为780Torr，工艺时间为30mins；
⑤、升温步骤，升温速率为2℃/min，升温至1060℃；工艺气体为总流量为20slm的氦气(He)；工艺时间为180mins；
⑥、工艺惰性气体退火步骤，工艺温度T3为1060℃；工艺气体为总流量为20slm的氦气(He)，工艺时间为30mins；
⑦、降温步骤，降温速率为1.5℃/min，工艺气体为总流量为20slm的氦气(He),降温至500℃，工艺时间为374mins。
本实施例的有益效果：本实施例采用水蒸汽退火工艺使HARP接面上的-OH基团产生键合，从而形成致密的无空隙的SiO2层。工艺惰性气体退火步骤能够使水蒸汽退火工艺的主步骤产生的基于HARP工艺的SiO2层的膜质比较致密。由于加工过程中会对晶圆产生损伤，工艺惰性气体氮气、氦气和氩气是晶圆的保护气体，使工作区的关键尺寸达到指定规格。
实施例2至实施例13的步骤与实施例1的相同，区别在于所对应的参数，详见下表：
Figure BDA0000427788690000072
Figure BDA0000427788690000081
Figure BDA0000427788690000091
Figure BDA0000427788690000092
Figure BDA0000427788690000101
Figure BDA0000427788690000102
以上所述的仅为本发明的优选实施例，所述实施例并非用以限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。

Claims (6)

1.一种利用高深宽比工艺的器件隔离方法，其特征在于，在利用HARP工艺在浅沟槽内淀积一层SiO2层的步骤之后，使用水蒸汽退火工艺形成无空隙的基于HARP工艺的SiO2层；
该水蒸汽退火工艺的主步骤中，工艺温度为400℃至800℃；通入流量为0.5slm至10slm的水蒸汽（比例70%－85%）和氧气（比例15%－30%）的混合气，并通入总流量为5slm至30slm的氮气、氦气、氩气或氮气（比例0－100%）、氦气（比例0－100%）和氩气（比例0－100%）的混合气，工艺时间为5mins至60mins。
2.如权利要求1所述的器件隔离方法，其特征在于，所述水蒸汽退火工艺的主步骤之后采用工艺惰性气体退火步骤，该步骤为：工艺温度为1000℃至1100℃；工艺气体是总流量为10slm至30slm的氮气、氦气、氩气或氮气（比例0－100%）、氦气（比例0－100%）和氩气（比例0－100%）的混合气，工艺时间为5mins至60mins。
3.如权利要求2所述的器件隔离方法，其特征在于，所述水蒸汽退火工艺的主步骤之前包括两个步骤：
步骤S01：温度恢复步骤，工艺温度为300℃至600℃，工艺气体为氮气、氦气、氩气或氮气（比例0－100%）、氦气（比例0－100%）和氩气(Ar)比例0－100%）的混合气，总流量为5slm至30slm，工艺时间为10mins至60mins；
步骤S02：升温步骤，升温速率为2℃/min至15℃/min，升温到400℃至800℃，通入流量为0.5slm至10slm的水蒸汽（比例70%－85%）和氧气（比例15%－30%）的混合气，并通入总流量为5slm至30slm的氮气、氦气、氩气或氮气（比例0－100%）、氦气（比例0－100%）和氩气（比例0－100%）的混合气。
4.如权利要求2所述的器件隔离方法，其特征在于，所述水蒸汽退火工艺的主步骤和工艺惰性气体退火步骤之间包括两个步骤：
步骤S01：净化步骤，工艺温度为400℃至800℃，工艺气体是总流量为10slm至30slm的氮气、氦气、氩气或氮气（比例0－100%）、氦气（比例0－100%）和氩气（比例0－100%）的混合气，工艺压力为0.1Torr至780Torr，工艺时间为5mins至60mins；
步骤S02：升温步骤，升温速率为2℃/min至10℃/min，升温至1000℃至1100℃，工艺气体是总流量为10slm至30slm的氮气、氦气、氩气或氮气（比例0－100%）、氦气（比例0－100%）和氩气（比例0－100%）的混合气。
5.如权利要求2所述的器件隔离方法，其特征在于，所述工艺惰性气体退火步骤之后为降温步骤，所述降温步骤中，降温速率为1.5℃至2℃/min，工艺气体为总流量为10slm至30slm的氮气、氦气、氩气或氮气（比例0－100%）、氦气（比例0－100%）和氩气（比例0－100%）的混合气,降温至300℃至600℃。
6.如权利要求1所述的器件隔离方法，其特征在于，所述器件隔离方法应用于工作区关键尺寸为32nm至65nm的器件。
CN201310632125.1A 2013-12-02 2013-12-02 一种利用高深宽比工艺的器件隔离方法 Active CN103646908B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310632125.1A CN103646908B (zh) 2013-12-02 2013-12-02 一种利用高深宽比工艺的器件隔离方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310632125.1A CN103646908B (zh) 2013-12-02 2013-12-02 一种利用高深宽比工艺的器件隔离方法

Publications (2)

Publication Number Publication Date
CN103646908A true CN103646908A (zh) 2014-03-19
CN103646908B CN103646908B (zh) 2016-04-06

Family

ID=50252106

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310632125.1A Active CN103646908B (zh) 2013-12-02 2013-12-02 一种利用高深宽比工艺的器件隔离方法

Country Status (1)

Country Link
CN (1) CN103646908B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106158721A (zh) * 2015-05-15 2016-11-23 台湾积体电路制造股份有限公司 用于填充浅沟槽隔离（sti）区的沟槽的方法
CN110612596A (zh) * 2017-04-13 2019-12-24 应用材料公司 用于沉积低介电常数膜的方法与设备
CN113889403A (zh) * 2021-12-08 2022-01-04 陕西亚成微电子股份有限公司 一种栅氧化层生长方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070020875A1 (en) * 2005-07-21 2007-01-25 Shao-Ta Hsu Seamless trench fill method utilizing sub-atmospheric pressure chemical vapor deposition technique
CN101241858A (zh) * 2007-02-09 2008-08-13 海力士半导体有限公司 聚硅氮烷层的退火工艺及其形成半导体器件隔离层的方法
US20130095637A1 (en) * 2011-10-18 2013-04-18 Honggun KIM Method of fabricating a semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070020875A1 (en) * 2005-07-21 2007-01-25 Shao-Ta Hsu Seamless trench fill method utilizing sub-atmospheric pressure chemical vapor deposition technique
CN101241858A (zh) * 2007-02-09 2008-08-13 海力士半导体有限公司 聚硅氮烷层的退火工艺及其形成半导体器件隔离层的方法
US20130095637A1 (en) * 2011-10-18 2013-04-18 Honggun KIM Method of fabricating a semiconductor device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106158721A (zh) * 2015-05-15 2016-11-23 台湾积体电路制造股份有限公司 用于填充浅沟槽隔离（sti）区的沟槽的方法
CN106158721B (zh) * 2015-05-15 2019-12-27 台湾积体电路制造股份有限公司 用于填充浅沟槽隔离（sti）区的沟槽的方法
CN110612596A (zh) * 2017-04-13 2019-12-24 应用材料公司 用于沉积低介电常数膜的方法与设备
CN110612596B (zh) * 2017-04-13 2023-08-15 应用材料公司 用于沉积低介电常数膜的方法与设备
CN113889403A (zh) * 2021-12-08 2022-01-04 陕西亚成微电子股份有限公司 一种栅氧化层生长方法

Also Published As

Publication number Publication date
CN103646908B (zh) 2016-04-06

Similar Documents

Publication Publication Date Title
TWI791199B (zh) 水平環繞式閘極與鰭式場效電晶體元件的隔離
US8975155B2 (en) Method of forming a shallow trench isolation structure
TW201013784A (en) Method of fabricating semiconductor device
CN104779195A (zh) 一种浅沟槽隔离结构的制备方法
US9548212B2 (en) Semiconductor devices and fabrication method thereof
JP4983025B2 (ja) 半導体装置の製造方法
CN103646908B (zh) 一种利用高深宽比工艺的器件隔离方法
CN104157602B (zh) 浅沟槽隔离结构的制备方法
CN103579006A (zh) 具有垂直栅极的半导体元件及其制造方法
US8940615B2 (en) Method of forming isolation structure
TW201715566A (zh) 在間隙填補應用中用來消除二氧化矽膜之原子層沉積物中的裂縫之系統及方法
KR102488508B1 (ko) 실리콘-함유 층들을 형성하는 방법들
CN110211916B (zh) 浅沟槽隔离结构的制造方法
JP2006210463A (ja) 半導体装置及びその製造方法
CN108878278B (zh) 栅氧化层的制造方法
CN107093580B (zh) 一种半导体器件的制作方法
Siddiqui et al. Deposited ALD SiO2 high-k/metal gate interface for high voltage analog and I/O devices on next generation alternative channels and FINFET device structures
US20200350199A1 (en) Method for fabricating shallow trenchisolation
JP2005317583A (ja) 半導体装置およびその製造方法
Tilke et al. STI Gap-fill technology with High Aspect ratio process for 45nm CMOS and beyond
US8999829B2 (en) Dual gate process
TWI524507B (zh) 互補式金屬氧化物半導體之製造方法
CN113451119A (zh) 一种改善栅极氧化层均匀度的方法
CN101819942A (zh) 一种实现浅沟槽结构的方法
CN102148184B (zh) 改善浅沟槽隔离侧壁粗糙度的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant