CN103633135A - 一种沟槽型双层栅功率mos器件的接触孔版图 - Google Patents

一种沟槽型双层栅功率mos器件的接触孔版图 Download PDF

Info

Publication number
CN103633135A
CN103633135A CN201210290615.3A CN201210290615A CN103633135A CN 103633135 A CN103633135 A CN 103633135A CN 201210290615 A CN201210290615 A CN 201210290615A CN 103633135 A CN103633135 A CN 103633135A
Authority
CN
China
Prior art keywords
contact hole
power mos
mos device
groove
groove type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201210290615.3A
Other languages
English (en)
Other versions
CN103633135B (zh
Inventor
李陆萍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201210290615.3A priority Critical patent/CN103633135B/zh
Publication of CN103633135A publication Critical patent/CN103633135A/zh
Application granted granted Critical
Publication of CN103633135B publication Critical patent/CN103633135B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure

Landscapes

  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种沟槽型双层栅功率MOS器件的接触孔版图，具有沟槽、接触孔以及掩膜版。其是将屏蔽栅多晶硅引出区接触孔与掩膜版覆盖交叠的区域删除，使生产过程中可能产生的栅极导电多晶硅的刻蚀残留不与屏蔽栅多晶硅的接触孔接触，从而解决了栅源短接的失效模式的问题，不提高制造成本，保证了产品良率。

Description

一种沟槽型双层栅功率MOS器件的接触孔版图
技术领域
本发明涉及半导体制造领域，特别是指一种沟槽型双层栅功率MOS器件的接触孔版图。
背景技术
在功率器件中，沟槽型双层栅功率MOS器件具有击穿电压高、导通电阻低、转换效率高、开关速度快的特性。通常，沟槽内底层多晶硅电极作为屏蔽电极与源极短接或者单独引出，上层多晶硅电极作为栅极。
如图1所示，是传统的沟槽型双层栅功率MOS器件的屏蔽栅多晶硅引出示意图（上层的栅极导电多晶硅由于展示角度被挡住），为方便引出，屏蔽栅多晶硅不向下刻蚀而保持与硅表面相平，由于该区域屏蔽栅多晶硅不向下刻蚀，使用掩膜版对屏蔽栅及栅极多晶硅利用氧化膜隔离。图2所示的是现有技术所使用的引出区域的版图，其掩膜版3覆盖了部分接触孔1区域。在刻蚀两层多晶硅电极之间的氧化层时，由于湿法各向同性的特点，对掩膜版盖住的横向区域会有部分刻蚀，从而在硅基板9与氧化膜8上产生斜坡或台阶，如图3中虚线圈注处所示。在刻蚀栅极导电多晶硅时，由于刻蚀工艺及机台状况限制，该斜坡时常会有多晶硅少许残留现象。而原有沟槽型双层栅功率MOS产品接触孔版图会延伸至该斜坡，使得接触孔与多晶硅在该斜坡上有接触的风险，如图4所示，原屏蔽栅多晶硅引出时其接触孔与硅表面的残留多晶硅连接，进而导致栅源短接，降低成品良率。
发明内容
本发明所要解决的技术问题是提供一种沟槽型双层栅功率MOS器件的接触孔版图，其从根本上解决了接触孔与栅极多晶硅刻蚀残留产生栅源短接的问题。
为解决上述问题，本发明提供的沟槽型双层栅功率MOS器件的接触孔版图，具有沟槽、接触孔及掩膜版，从俯视平面上：
所述沟槽呈现两头细、中间粗的中字型，其中间较粗的部分具有接触孔。
所述的掩膜版是成矩形，且覆盖住沟槽中间较粗的区域及两头延伸出的部分较细的区域。
所述的掩膜版以外的区域还具有接触孔与掩膜版相接但不延伸进入掩膜版区域。
本发明所述的一种沟槽型双层栅功率MOS器件的接触孔版图，将屏蔽栅多晶硅引出区与掩膜版覆盖的交叠部分删除，从根本上消除了屏蔽栅引出接触孔与栅极多晶硅刻蚀残留接触可能引起的栅源短接，保证了器件制造的良率稳定性，同时，本发明只需要对版图做修改，不增加生产工艺控制的难度。
附图说明
图1是传统沟槽型双层栅功率MOS器件屏蔽栅多晶硅引出端垂直于沟槽方向剖面图；
图2是传统的的屏蔽栅引出区域版图；
图3是传统沟槽型双层栅功率MOS器件屏蔽栅多晶硅引出端回刻后的示意图；
图4是传统沟槽型双层栅功率MOS器件屏蔽栅多晶硅引出示意图；
图5是本发明屏蔽栅多晶硅引出区版图；
图6是本发明沟槽型双层栅功率MOS器件屏蔽栅多晶硅引出端回刻示意图；
图7是本发明沟槽型双层栅功率MOS器件栅极导电多晶硅回刻后示意图；
图8是本发明沟槽型双层栅功率MOS器件屏蔽栅多晶硅引出端回刻后硅衬底示意图；
图9是本发明沟槽型双层栅功率MOS器件栅极导电多晶硅回刻后硅衬底示意图；
图10是本发明沟槽型双层栅功率MOS器件屏蔽栅多晶硅引出示意图。
附图标记说明
1、4是接触孔，2、5是沟槽，3、6是掩膜版，7是屏蔽栅导电多晶硅，8是氧化膜，9是硅衬底，10是光刻胶，11是栅极导电多晶硅。
具体实施方式
本发明所述的一种沟槽型双层栅功率MOS器件的接触孔版图，请参阅图5，是本发明所述的沟槽型双层栅功率MOS器件的接触孔版图，其具有沟槽5、接触孔4及掩膜版6，从俯视的角度：
所述沟槽5呈现两头细、中间粗的中字型，其中间较粗的部分具有接触孔4。
所述的掩膜版6是成矩形，且覆盖住沟槽5中间较粗的区域及两端延伸出的部分较细的区域。
所述的掩膜版6以外的区域还具有接触孔4与掩膜版6相接但不延伸进入掩膜版6区域。
有关使用本发明所述的沟槽型双层栅功率MOS器件的接触孔版图所产生的效果结合附图说明如下：
如图6所示，是沟槽型双层栅功率MOS器件的屏蔽栅多晶硅7引出端平行于沟槽方向氧化层8回刻后的沟槽内剖面图，非光刻胶10保护区域的氧化层8向下刻蚀形成凹陷区。在光刻胶10的边缘，刻蚀形成斜坡或者台阶，如图中虚线圈注处。
如图7所示，是在图6的基础上进行栅极导电多晶硅11淀积及回刻后的剖面图。栅极导电多晶硅11回刻后，在图6所示的斜坡位置出现多晶硅残留。
图8所示的是沟槽型双层栅功率MOS器件的屏蔽栅多晶硅平行于沟槽方向的氧化层8回刻后的硅衬底9剖面图。硅衬底9表面的氧化层8刻蚀后在硅衬底9表面形成斜坡或台阶（图中圈注处）。同时可参考图3，是为立体图示。
图9所示是在图8所示的基础上进行淀积栅极导电多晶硅及回刻后的示意图，图中，斜坡处具有残留的多晶硅，使用传统掩膜版后进行的后续工艺处理中，残留的多晶硅有可能导致栅源短接使器件实效。
如图10所示，使用本发明所述的沟槽型双层栅功率MOS器件的接触孔版图后，屏蔽栅多晶硅接触孔区域不进入掩膜版覆盖的区域，杜绝了屏蔽栅多晶硅与刻蚀残留的栅极导电多晶硅接触的可能。图中接触孔与残留的栅极导电多晶硅保持了一定的距离（图中圈注处）。与图4对比，图4使用了传统的接触孔版图，其屏蔽栅多晶硅的接触孔与残留的栅极导电多晶硅发生了接触，导致了栅源短路的实效模式，而使用本方法则有效解决了这一问题。
以上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (1)

1.一种沟槽型双层栅功率MOS器件的接触孔版图，具有沟槽、接触孔及掩膜版，其特征在于：从俯视平面上：
所述沟槽呈现两头细、中间粗的中字型，其中间较粗的部分具有接触孔；
所述的掩膜版是呈矩形，且覆盖住沟槽中间较粗的区域及两端延伸出的部分较细的区域；
所述的掩膜版以外的区域还具有接触孔，与掩膜版相接但不延伸进入掩膜版区域。
CN201210290615.3A 2012-08-15 2012-08-15 一种沟槽型双层栅功率mos器件的接触孔版图 Active CN103633135B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210290615.3A CN103633135B (zh) 2012-08-15 2012-08-15 一种沟槽型双层栅功率mos器件的接触孔版图

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210290615.3A CN103633135B (zh) 2012-08-15 2012-08-15 一种沟槽型双层栅功率mos器件的接触孔版图

Publications (2)

Publication Number Publication Date
CN103633135A true CN103633135A (zh) 2014-03-12
CN103633135B CN103633135B (zh) 2016-04-13

Family

ID=50213968

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210290615.3A Active CN103633135B (zh) 2012-08-15 2012-08-15 一种沟槽型双层栅功率mos器件的接触孔版图

Country Status (1)

Country Link
CN (1) CN103633135B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040072429A1 (en) * 2002-10-02 2004-04-15 Kabushiki Kaisha Toshiba Method for manufacturing a semiconductor device
JP2007067249A (ja) * 2005-09-01 2007-03-15 Renesas Technology Corp 半導体装置およびその製造方法
CN101369532A (zh) * 2002-03-22 2009-02-18 西利康尼克斯股份有限公司 沟槽形栅极的金属-绝缘体-硅器件的结构和制造方法
CN102315253A (zh) * 2010-06-30 2012-01-11 力士科技股份有限公司 一种半导体功率器件的布局设计

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101369532A (zh) * 2002-03-22 2009-02-18 西利康尼克斯股份有限公司 沟槽形栅极的金属-绝缘体-硅器件的结构和制造方法
US20040072429A1 (en) * 2002-10-02 2004-04-15 Kabushiki Kaisha Toshiba Method for manufacturing a semiconductor device
JP2007067249A (ja) * 2005-09-01 2007-03-15 Renesas Technology Corp 半導体装置およびその製造方法
CN102315253A (zh) * 2010-06-30 2012-01-11 力士科技股份有限公司 一种半导体功率器件的布局设计

Also Published As

Publication number Publication date
CN103633135B (zh) 2016-04-13

Similar Documents

Publication Publication Date Title
CN104681630B (zh) 薄膜晶体管及其制备方法、阵列基板和显示面板
CN102655156B (zh) 一种阵列基板及其制造方法
JP2010123937A5 (zh)
TWI492310B (zh) 溝槽蕭特基位障二極體及其製造方法
US20140225864A1 (en) Touch panel and manufacturing method thereof
CN105280811B (zh) 电阻式非易失性存储器装置及其制造方法
US20140027760A1 (en) Semiconductor device and manufacturing method thereof
CN103258741A (zh) 纳米线场效应晶体管及其形成方法
CN103235455A (zh) 一种液晶显示面板及其制造方法
CN106129063A (zh) 薄膜晶体管阵列基板及其制造方法
CN102645811B (zh) 电子纸有源基板及其制造方法和电子纸显示屏
CN102508385A (zh) 像素结构、阵列基板及其制作方法
CN103839817A (zh) 半导体器件及其制造方法
CN103633135A (zh) 一种沟槽型双层栅功率mos器件的接触孔版图
CN103839950B (zh) Tft‑lcd阵列基板及其制造方法
CN203502708U (zh) 像素单元、阵列基板和显示装置
TWI588968B (zh) 顯示面板及其製造方法
CN108493193A (zh) 内嵌式触控面板及其制造方法
TWI565081B (zh) 薄膜電晶體及薄膜電晶體基板
CN106298951A (zh) 薄膜晶体管的制作方法
CN104282767B (zh) 薄膜晶体管及其制造方法
CN106158794B (zh) 半导体装置
CN104465502A (zh) 一种半导体接触孔的刻蚀方法
TWI578540B (zh) 薄膜電晶體及其製作方法
CN105810745B (zh) 薄膜晶体管及薄膜晶体管基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant