CN103620582B - 可配置逻辑单元 - Google Patents

可配置逻辑单元 Download PDF

Info

Publication number
CN103620582B
CN103620582B CN201280019050.3A CN201280019050A CN103620582B CN 103620582 B CN103620582 B CN 103620582B CN 201280019050 A CN201280019050 A CN 201280019050A CN 103620582 B CN103620582 B CN 103620582B
Authority
CN
China
Prior art keywords
configurable logic
input
logic cell
function
configuration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201280019050.3A
Other languages
English (en)
Other versions
CN103620582A (zh
Inventor
凯文·李·基尔泽
肖恩·斯蒂德曼
杰罗尔德·S·兹德内克
维维安·德尔波
齐克·伦德斯特鲁姆
法尼·杜芬哈格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microchip Technology Inc
Original Assignee
Microchip Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Microchip Technology Inc filed Critical Microchip Technology Inc
Publication of CN103620582A publication Critical patent/CN103620582A/zh
Application granted granted Critical
Publication of CN103620582B publication Critical patent/CN103620582B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17704—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns
    • H03K19/17708—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns using an AND matrix followed by an OR matrix, i.e. programmable logic arrays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7867—Architectures of general purpose stored program computers comprising a single central processing unit with reconfigurable architecture

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Logic Circuits (AREA)

Abstract

根据所主张的实施例，一种集成电路装置包含：中央处理核心；及多个外围设备，其可操作地耦合到RISC CPU核心。在一些实施例中，所述多个外围设备包含至少一个可配置逻辑单元外围设备，所述至少一个可配置逻辑单元外围设备具有多于所述集成电路装置上的输入‑输出连接的输入。在一些实施例中，所述输入包含来自一个或一个以上集成电路子系统的一个或一个以上输入。

Description

可配置逻辑单元
相关申请案交叉参考
本申请案主张2011年4月21日提出申请的标题为“可配置逻辑单元(ConfigurableLogic Cells)”的第61/477,754号美国临时申请案的权益，所述临时申请案以全文引用方式并入本文中。本申请案涉及：在2012年4月18日提出申请的标题为“从十六个输入选择四个信号(Selecting Four Signals From Sixteen Inputs)”的共同待决的第13/449,687号美国专利申请案；在-------提出申请的标题为“可配置逻辑单元(Configurable LogicCells)”的第-------号美国专利申请案；及在-------提出申请的标题为“用于将各种中断源组合成单一中断源及组合各种信号源以控制驱动强度的逻辑装置(A Logic Device forCombining Various Interrupt Sources Into a Single Interrupt Source andVarious Signal Sources to Control Drive Strength)”的第-------号美国专利申请案，所有所述专利申请案均与本文同时提出申请且以全文引用方式并入本文中。
技术领域
本发明涉及可配置逻辑单元，且更特定来说，涉及一种具有组合逻辑外围设备的RISC处理器。
背景技术
大多数逻辑装置可用于封装中，其中每一逻辑输入及输出有单一引脚(不计数电力及接地引脚)。举例来说，74LS00逻辑门具有2输入、1输出装置的四个实例(从而需要十二个引脚)，且可用于包含电力及接地的14引脚封装中。
在采用若干个可配置逻辑单元的系统中，通常需要软件大约同时地读取所有单元的输出。由于所述单元被独立地实例化，因此每一单元的输出寄存器(位)在不同寄存器中且需要中央处理单元(CPU)执行若干个读取操作以确定每一位的状态。固有地，此意味着从不同时地对所述单元进行取样，且事实上可以宽间隔的时间间隔或可能以不同次序对其进行取样，且此有时可能产生误导结果。
微控制器的可配置逻辑单元为通用的，但仅具有单一逻辑功能及/或状态变量，可仅应用于有限类别的应用。FPGA及PLD提供通常基于D触发器技术的可配置逻辑单元。尽管此对于通用目的使用及自动化逻辑配置来说是足够的，但其并不始终产生最低电路实施解决方案。
发明内容
通过根据本发明的实施例的系统及方法在很大程度上克服现有技术中的这些及其它缺陷。
根据所主张的实施例，一种集成电路装置包含：中央处理核心；及多个外围设备，其可操作地耦合到所述中央处理核心。在一些实施例中，所述多个外围设备包含至少一个可配置逻辑单元外围设备，所述至少一个可配置逻辑单元外围设备具有多于所述集成电路装置上的输入-输出连接的输入。在一些实施例中，所述输入包含来自一个或一个以上集成电路子系统的一个或一个以上输入。
在一些实施例中，所述输入包含来自至少一个其它可配置逻辑外围设备的至少一个输入。在一些实施例中，所述集成电路装置包含经配置以用于读取多个可配置逻辑单元的输出的单一微处理器寄存器。在一些实施例中，可配置逻辑单元中的至少两者为级联的。
附图说明
通过参考附图，可较佳地理解本发明，且所属领域的技术人员可易知本发明的众多目标、特征及优点。在不同图式中使用相同的参考符号指示相似或相同的物项。
图1图解说明包含可配置逻辑单元的示范性集成电路。
图2图解说明包含可配置逻辑单元的集成电路中的示范性数据及地址线。
图3图解说明包含可配置逻辑单元的示范性模块。
图4A及图4B图解说明可配置逻辑单元的软件控制及配置。
图5A及图5B图解说明用单一软件控制的功能替换两个经静态配置功能的可配置逻辑单元的示范性逻辑功能。
图6A到图6D图解说明示范性可配置逻辑单元的逻辑功能组合选项。
图7A到7D图解说明示范性可配置逻辑单元的逻辑功能状态选项。
图8图解说明用示范性可配置逻辑单元实施的示范性JK触发器应用及时序。
图9是示范性集成电路引脚配置的图。
图10图解说明多个可配置逻辑单元的示范性输出寄存器使用。
图11图解说明可配置逻辑单元的示范性级联。
具体实施方式
现在转到图式，且尤其注意图1，其展示根据本发明的实施例的处理器100的图。处理器100包含可体现为RISC核心的处理器核心(MCU)102。处理器核心102经由总线106耦合到一个或一个以上芯片上外围装置，例如模拟外围设备108及数字外围设备110。
另外，如下文将更详细地解释，处理器100进一步包含用作外围装置且耦合到总线106的一个或一个以上可配置逻辑单元(CLC)104。也就是说，可配置逻辑单元104可像其它外围装置一样寻址且为系统提供逻辑功能。举例来说，这些功能可包含“与”、“或”、“异或”功能以及D、JK及SR存储。
处理器100进一步包含一个或一个以上输入及/或输出116、118、120、122、124以及相关联端口驱动器、输入控制件114等。
在所图解说明的实施例中，可配置逻辑单元104接收来自外部引脚124、数字外围设备110的输入及来自处理器核心102的复位。举例来说，这些输入可包含CWG源、DSM源及DDS/计时器时钟输入。一股来说，输入可来自I/O引脚、寄存器位、其它外围设备及内部时钟。
另外，可配置逻辑单元104可将数字输出提供到模拟外围设备108、数字外围设备110及处理器核心102中的一者或一者以上。可将额外输出(例如转换速率、上拉三态阈值等)提供到端口驱动器112，而可将其它输出提供到外部引脚118。
因此，一股来说，可配置逻辑单元104可接收来自任何子系统(例如数字外围设备、I/O端口或内部状态位)的输入或复位信号，包含(例如)振荡器输出、系统时钟等，且将输出提供到I/O引脚、外围设备、处理器核心中断、I/O端口控制功能、状态信号、系统时钟及甚至提供到其它可配置逻辑单元(未展示)。
如上所述，在一些实施例中，可配置逻辑单元104像其它外围装置一样寻址且可在运行时间配置。在一些实施例中，可配置逻辑单元104可使用一个或一个以上特殊功能寄存器(未展示)在运行时间配置。因此，可配置逻辑单元104完全集成到处理器地址及数据总线中。可基于应用的需要而静态地应用或实时地更新配置。
在一些实施例中，可配置逻辑单元104的配置可来自软件寄存器或非易失性存储器。在一些实施例中，可读取存储器且将数据传送到配置寄存器。在其它实施例中，存储器可经静态地连接以用于配置(如同在通用逻辑阵列/可编程逻辑阵列(GAL/PAL)中)。此外，在一些实施例中，在初始配置之后，软件可更新配置。
如此，在一些实施例中，将系统信号及I/O信号路由到可配置逻辑单元104，如图2中所展示。接着，可配置逻辑单元104执行所配置的逻辑并提供输出。特定来说，图2中展示包含处理器核心102、程序快闪存储器203及外围设备202的处理器100。程序快闪存储器203经由程序地址线/总线205及程序数据线/总线207耦合到处理器核心102。
在所图解说明的实例中，外围设备包含计时器202a、数据存储器202b、比较器202c及可配置逻辑单元104。所述外围设备通过数据地址线/总线206及数据线/总线204耦合到处理器核心102。可配置逻辑单元104可接收来自外围设备208或来自输入引脚124的其它个别输入。因此，软件及其它外围设备可将输入供应到可配置逻辑单元104。可配置逻辑单元104执行经配置逻辑运算且提供输出312。
如上所述，可配置逻辑单元实施一个或一个以上逻辑功能且可与处理器核心的状态无关地如此操作，例如当处理器核心处于睡眠或调试模式中时。
更特定来说，图3图解说明根据一个实施例的可配置逻辑单元环境。可配置逻辑单元104接收来自多个选择器302的四个通道输入304LxOUT1、LxOUT2、LxOUT3及LxOUT4。到选择器302的输入可来自信号208及I/O124。在一些实施例中，选择器为多路复用器及/或可配置门。举例来说，在一些实施例中，选择器302可将输入clc in208的数目从八个减少到四个304以驱动八个可选择单输出功能中的一者。关于选择器302的特定实施方案的其它细节可在2012年4月17日提出申请的标题为“从十六个输入选择四个信号(Selecting FourSignals from Sixteen Inputs)”的共同转让的第-----号专利申请案中找到，所述专利申请案犹如在本文中完全陈述一样特此以全文引用的方式并入本文中。
在所图解说明的实例中，可配置逻辑单元104接收来自控制寄存器(未展示)的控制输入LCMODE＜2：0＞314及LCEN316。将可配置逻辑单元104的输出LxDATA与LCEN输入316进行“与”运算。将“与”门308的输出与来自控制寄存器(未展示)的控制信号LCPOL进行“异或”运算且接着作为CLCxOUT输出，下文更详细地解释所有这些。
如上所述，实施例允许可配置逻辑单元的实时配置。也就是说，通过可从微处理器存取的寄存器提供配置且可基于(举例来说)外部输入、一天中的时间、系统的温度、与其它事件的重合度或来自远程控制主机的命令更新配置。
图4A及图4B示意性地图解说明此操作。特定来说，展示包含处理器核心102及可配置逻辑单元104的处理器100。处理器100具有到处理器核心102的I/O输入406及到可配置逻辑核心104的一对输入124a、124b。可配置逻辑单元104输出到引脚412。
在操作中，I/O引脚406的状态可用以设定可配置逻辑核心功能。在所图解说明的实例中，当I/O输入406的逻辑状态为“0”时，处理器核心102向一个或一个以上寄存器(例如图3的LxMode寄存器314)写入以致使可配置逻辑单元104实施“与”功能402，使得引脚412上的输出为输入A124a与B124b的逻辑“与”(AB)。相比之下，当I/O输入406的逻辑状态为“1”时，处理器核心102向一个或一个以上寄存器写入以致使可配置逻辑单元104实施“或”功能404，使得引脚412上的输出为输入A124a与B124b的逻辑“或”(A+B)。如可了解，一旦功能被设定，可配置逻辑单元104即实施经配置功能，而不管处理器核心102的运作如何。
有利地，本发明的实施例的可配置逻辑单元104允许对软件的动态配置及直接存取，从而允许软件在系统正运行时重新配置个别门及反相器。也就是说，本发明的实施例的可配置逻辑单元允许在不需要微处理器接口的情况下对内部配置及信号路径的实时软件存取。
举例来说，如图5A中所展示，用于实施两个功能((A*B)+C)’与((A*B)’+C)’的微处理器接口的静态配置需要两个版本502、504，其包含“与”门506、510、“或非”门508、514及反相器512。
相比之下，图5B中展示用于实施所述功能的示范性可配置逻辑单元104。可配置逻辑单元104包含“与”门552、“异或”门554及“或非”门556。输入A及B提供到“与”门552，而输入C提供到“或非”门556。“与”门552的输出提供到“异或”门554，而“异或”门554将其输出提供到“或非”门556的输入。另外，直接软件(SW)输入558(例如，来自控制寄存器)提供到“异或”门554的输入。以此方式，使用单一电路实施电路502、504的两个功能且还允许直接软件控制。
图6A-6D中展示用于特定四输入可配置逻辑单元的示范性组合选项。更特定来说，在一些实施例中，LxMODE＜2：0＞配置寄存器314(图3)定义所述单元的逻辑模式。当LxMODE＝000时，可配置逻辑单元实施“与-或”功能。当LxMODE＝001时，所述单元实施“或-异或”功能。当LxMODE＝010时，所述单元实施“与”；当LxMODE＝011时，所述单元为RS锁存器。
对应地，可配置逻辑单元104可并入有多个状态逻辑功能。参考图7A到7D来展示这些功能。所述状态功能包含具有异步设定(S)及复位(R)的D触发器(图7A)及JK触发器(图7B)两者。输入通道1(LCOUT1)提供上升沿时钟。如果需要下降沿，那么可在通道逻辑(未展示)中使通道1(LCOUT1)反相。输入通道2(LCOUT2)及有时通道4(LCOUT4)将数据提供到寄存器或锁存器输入。
当LCMODE＝100时，所述单元实施具有S及R的单输入D触发器。当LCMODE＝101时，所述单元实施具有R的双输入D触发器。当LCMODE＝110时，所述单元实施具有R的JK触发器。当LCMODE＝111时，所述单元实施具有S及R的单输入透通锁存器(输出Q在LE为低时遵循D且在LE为高时保持状态)。
图8图解说明根据本发明的实施例的JK触发器的实例性操作。特定来说，展示包含具有输入806、输出802及时钟804的JK触发器800的时钟门控实例。输出802为门控FCLK/2。
可根据图7B配置JK触发器，其中时钟为LCOUT1、J输入为LCOUT2且K输入(反相)为LCOUT4。如可看出，输出802始终包含整数个循环。应注意，可实施其它逻辑及状态功能。因此，所述图仅为示范性的。
如上所述，每一可配置逻辑单元104具有可从八个可用信号的群集选择的四个输入以及一个输出，但可能有其它数目个信号及输入。然而，在一些实施例中，集成电路封装仅包含四个输入-输出引脚。也就是说，集成电路封装包含用于输出的一个引脚及用于输入的三个引脚。此通过实例的方式展示于图9中，集成电路900包含引脚RA0、RA1、RA2、RA3、Vss及Vdd。举例来说，RA0到RA2可为输入，且RA3可为输出。到可配置逻辑单元104的其它输入来自内部数据总线上的其它外围设备。在其中集成电路包含一个以上外围逻辑单元的一些实施例中，输入可来自其它外围逻辑单元，如下文将更详细地论述。
更特定来说，在包含一个以上外围逻辑单元104的实施方案中，可需要软件能够实质上同时读取多个单元输出。因此，根据本发明的实施例，可提供经组合输出寄存器。此展示于图10中，其图解说明三个可配置逻辑单元1002a、1002b、1002c。应注意，可提供多于或少于三个。因此，所述图仅为示范性的。
每一可配置逻辑单元1002a、1002b、1002c分别包含可配置逻辑单元104a、104b、104c。每一者进一步分别包含输出CLCOUTA、CLCOUTB、CLCOUTC。在其中仅采用一个可配置逻辑单元的实施方案中，所述输出分别提供到相关联输出寄存器1004a、1004b、1004c。
然而，当一个以上可配置逻辑单元在使用中时，输出提供到可配置逻辑单元实例外部的共用寄存器1006。通过在逻辑单元中的每一者的实例外部提供经组合输出寄存器1004，可实质上同时读取其经组合输出。
另外，通过提供具有除外部引脚以外的输入的多个可配置逻辑单元，可级联所述单元以创建复杂组合。此通过实例的方式展示于图11中。
特定来说，图11中展示包含多个可配置逻辑单元1102a、1102b、1102c、1102d的系统1100，每一可配置逻辑单元分别包含对应可配置逻辑单元104a、104b、104c、104d。如所展示，可配置逻辑单元104a将其输出提供到可配置逻辑单元104b及104c，而可配置逻辑单元104b将输出提供到外部引脚1106以及提供到可配置逻辑单元104c及可配置逻辑单元104d的输入。另外，可配置逻辑单元104d将其输出提供到输出线，例如，提供到另一外围设备或处理器核心。
如可见，可配置逻辑单元104a、104b、104c、104d中的每一者具有四个输入且可接收来自输入引脚1104a、1104b、1104c，来自其它可配置逻辑单元，或来自其它芯片上及外围装置的输入信号。
虽然已图解说明用于移动计算装置的特定实施方案及硬件/软件配置，但应注意可能有其它实施方案及硬件配置且不需要特定实施方案或硬件/软件配置。因此，实施本文中所揭示的方法的移动计算装置可能并不需要所图解说明的所有组件。
如本文中所使用，无论在上文说明书中还是所附权利要求书中，术语“包括”、“包含”、“携载”、“具有”、“含有”、“涉及”及诸如此类应理解为开端型，即，意指包含但不限于。仅过渡性短语“由...组成”及“基本上由...组成”应分别视为排他性过渡性短语，如在美国专利局专利审查程序手册中关于权利要求书所陈述。
在权利要求书中对序数术语(例如“第一”、“第二”、“第三”等)的任何使用来修饰权利要求元素本身并非暗示一个权利要求元素相对于另一权利要求元素的任何优先级、优先顺序或次序或者执行方法的动作的时间次序。而是，除非另有具体说明，否则这些序数术语仅用作区分具有某一名称的一个权利要求元素与具有同一名称(除使用序数术语以外)的另一元素的标记。
上文所描述实施例打算图解说明本发明的原理，而非限制本发明的范围。所属领域的技术人员可在不背离本发明的范围的情况下做出各种其它实施例及对这些优选实施例的修改形式。

Claims (13)

1.一种集成电路装置，包含具有预定数目的外部引脚的壳体，该集成电路装置包括:
中央处理核心；
多个外围设备，其可操作地耦合到所述中央处理核心，所述多个外围设备包含至少一个可配置逻辑单元外围设备，所述至少一个可配置逻辑外围设备具有包含多个输入和一输出连接的n个输入/输出连接，其中n大于所述集成电路装置的与所述外部引脚耦合的输入-输出连接的数目，所述中央处理核心可操作以配置所述可配置逻辑单元外围设备。
2.根据权利要求1所述的集成电路装置，所述输入包含来自一个或一个以上集成电路子系统的一个或一个以上输入。
3.根据权利要求1所述的集成电路装置，所述输入包含来自至少一个其它可配置逻辑外围设备的至少一个输入。
4.根据权利要求1所述的集成电路装置，其进一步包含经配置以用于读取多个可配置逻辑单元的输出的单一微处理器寄存器。
5.根据权利要求4所述的集成电路装置，其中所述集成电路装置经配置以使所述至少一个可配置逻辑单元中的至少两者为级联的。
6.根据权利要求1所述的集成电路装置，其包含四个可配置逻辑外围设备。
7.根据权利要求1所述的集成电路装置，其中所述可配置逻辑单元外围设备是可编程的以担任多个预定逻辑功能中一个。
8.根据权利要求7所述的集成电路装置，其中在配置寄存器提供三个位以定义8个不同逻辑功能。
9.根据权利要求7所述的集成电路装置，其中所述可配置逻辑功能是可编程的，以执行逻辑功能、触发器功能，及逻辑功能和触发器功能组合中的一个。
10.根据权利要求9所述的集成电路装置，其中所述触发器功能可选自SR触发器、D触发器及JK触发器。
11.根据权利要求7所述的集成电路装置，其中所述可配置逻辑单元外围设备包含四个输入A、B、C、D，且所述可配置逻辑单元外围设备的功能选自以下群集：
(A AND B)OR(C AND D)；
(A AND B AND C AND D)；
(A OR B)XOR(C OR D)；
(A OR B)控制SR触发器的S输入而(C OR D)控制各R输入；
D触发器功能；
JK触发器功能；及
D触发器功能，其中(A OR B)控制所述D输入。
12.根据前述权利要求中之一所述的集成电路装置，其中所述可配置逻辑单元外围设备可经由非易失性存储器配置，且其中读取所述非易失性存储器且将配置数据传送到所述至少一个配置寄存器以用于配置所述可配置逻辑单元外围设备。
13.根据前述权利要求1-11中任一权利要求所述的集成电路装置，其中在初始配置之后，所述可配置逻辑单元外围设备的配置可经由软件更新。
CN201280019050.3A 2011-04-21 2012-04-19 可配置逻辑单元 Active CN103620582B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201161477754P 2011-04-21 2011-04-21
US61/477,754 2011-04-21
US13/449,850 2012-04-18
US13/449,850 US20120268162A1 (en) 2011-04-21 2012-04-18 Configurable logic cells
PCT/US2012/034250 WO2012145511A2 (en) 2011-04-21 2012-04-19 Configurable logic cells

Publications (2)

Publication Number Publication Date
CN103620582A CN103620582A (zh) 2014-03-05
CN103620582B true CN103620582B (zh) 2017-04-26

Family

ID=47020827

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280019050.3A Active CN103620582B (zh) 2011-04-21 2012-04-19 可配置逻辑单元

Country Status (6)

Country Link
US (1) US20120268162A1 (zh)
EP (1) EP2700167B1 (zh)
KR (1) KR101906460B1 (zh)
CN (1) CN103620582B (zh)
TW (1) TWI559149B (zh)
WO (1) WO2012145511A2 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110401996B (zh) * 2019-06-18 2021-11-19 苏州佳世达光电有限公司 投影装置及其光电耦合电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1263618A (zh) * 1998-04-21 2000-08-16 爱特梅尔股份有限公司 使用非易失性元件的可编程逻辑器件中的配置控制
US6188241B1 (en) * 1999-05-14 2001-02-13 Advanced Micro Devices, Inc. Microcontroller having a block of logic configurable to perform a selected logic function and to produce output signals coupled to corresponding I/O pads according to a predefined hardware interface
CN1751361A (zh) * 2003-02-19 2006-03-22 皇家飞利浦电子股份有限公司 具有可编程逻辑单元阵列的电子电路

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3643232A (en) * 1967-06-05 1972-02-15 Texas Instruments Inc Large-scale integration of electronic systems in microminiature form
US4292548A (en) * 1979-07-27 1981-09-29 Instituto Venezolano De Investigaciones Cientificas (Ivic) Dynamically programmable logic circuits
JPH01162971A (ja) * 1987-09-09 1989-06-27 Hitachi Ltd シングルチップマイクロコンピュータ
US5212652A (en) * 1989-08-15 1993-05-18 Advanced Micro Devices, Inc. Programmable gate array with improved interconnect structure
US5742180A (en) * 1995-02-10 1998-04-21 Massachusetts Institute Of Technology Dynamically programmable gate array with multiple contexts
JPH11507478A (ja) * 1996-10-10 1999-06-29 セミコンダクトレス インヴェスティゲシオン イ ディセノ，エス．エイ． 混合信号アプリケーションのプロトタイピングのためのプロセス及び該プロセスの前記アプリケーションのためのチップ上のフィールドプログラマブルシステム
JPH1172541A (ja) * 1997-06-10 1999-03-16 Altera Corp プログラマブル集積回路を構成する方法、プログラマブル集積回路、ｊｔａｇ回路の使用、およびｊｔａｇ命令レジスタに入力される命令の使用
US6020757A (en) * 1998-03-24 2000-02-01 Xilinx, Inc. Slew rate selection circuit for a programmable device
US6237054B1 (en) * 1998-09-14 2001-05-22 Advanced Micro Devices, Inc. Network interface unit including a microcontroller having multiple configurable logic blocks, with a test/program bus for performing a plurality of selected functions
US6467009B1 (en) * 1998-10-14 2002-10-15 Triscend Corporation Configurable processor system unit
US6292019B1 (en) * 1999-05-07 2001-09-18 Xilinx Inc. Programmable logic device having configurable logic blocks with user-accessible input multiplexers
US6229337B1 (en) * 1999-06-15 2001-05-08 Ict Acquisition, Inc. High-density programmable logic device with flexible local connections and multiplexer based global interconnections
US6803785B1 (en) 2000-06-12 2004-10-12 Altera Corporation I/O circuitry shared between processor and programmable logic portions of an integrated circuit
US6798239B2 (en) * 2001-09-28 2004-09-28 Xilinx, Inc. Programmable gate array having interconnecting logic to support embedded fixed logic circuitry
US6476634B1 (en) * 2002-02-01 2002-11-05 Xilinx, Inc. ALU implementation in single PLD logic cell
US7673273B2 (en) * 2002-07-08 2010-03-02 Tier Logic, Inc. MPGA products based on a prototype FPGA
US7028281B1 (en) * 2002-07-12 2006-04-11 Lattice Semiconductor Corporation FPGA with register-intensive architecture
US6920627B2 (en) * 2002-12-13 2005-07-19 Xilinx, Inc. Reconfiguration of a programmable logic device using internal control
US6948147B1 (en) * 2003-04-03 2005-09-20 Xilinx, Inc. Method and apparatus for configuring a programmable logic device using a master JTAG port
JP3920830B2 (ja) * 2003-09-19 2007-05-30 三洋電機株式会社 インターフェース回路、データ処理回路、データ処理システム、集積回路
TWI259973B (en) * 2004-06-18 2006-08-11 Phison Electronics Corp Expandable IC with CPU therein, and operation procedure thereof
US7689726B1 (en) * 2004-10-01 2010-03-30 Xilinx, Inc. Bootable integrated circuit device for readback encoding of configuration data
US7224184B1 (en) * 2004-11-05 2007-05-29 Xilinx, Inc. High bandwidth reconfigurable on-chip network for reconfigurable systems
US7812635B1 (en) * 2006-05-08 2010-10-12 Altera Corporation Programmable logic device architecture with the ability to combine adjacent logic elements for the purpose of performing high order logic functions
US20070271060A1 (en) * 2006-05-22 2007-11-22 Terry Fletcher Buffer compensation activation
US8026739B2 (en) * 2007-04-17 2011-09-27 Cypress Semiconductor Corporation System level interconnect with programmable switching
US9564902B2 (en) * 2007-04-17 2017-02-07 Cypress Semiconductor Corporation Dynamically configurable and re-configurable data path
US8145923B2 (en) * 2008-02-20 2012-03-27 Xilinx, Inc. Circuit for and method of minimizing power consumption in an integrated circuit device
US9946667B2 (en) * 2008-11-12 2018-04-17 Microchip Technology Incorporated Microcontroller with configurable logic array
US8913601B1 (en) * 2010-10-01 2014-12-16 Xilinx, Inc. Programmable integrated circuit and method of asynchronously routing data in a circuit block of an integrated circuit
US8627057B2 (en) * 2010-12-22 2014-01-07 Intel Corporation Reconfigurable sensing platform for software-defined instrumentation
US8710863B2 (en) * 2011-04-21 2014-04-29 Microchip Technology Incorporated Configurable logic cells
US20120271968A1 (en) * 2011-04-21 2012-10-25 Microchip Technology Incorporated Logic device for combining various interrupt sources into a single interrupt source and various signal sources to control drive strength

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1263618A (zh) * 1998-04-21 2000-08-16 爱特梅尔股份有限公司 使用非易失性元件的可编程逻辑器件中的配置控制
US6188241B1 (en) * 1999-05-14 2001-02-13 Advanced Micro Devices, Inc. Microcontroller having a block of logic configurable to perform a selected logic function and to produce output signals coupled to corresponding I/O pads according to a predefined hardware interface
CN1751361A (zh) * 2003-02-19 2006-03-22 皇家飞利浦电子股份有限公司 具有可编程逻辑单元阵列的电子电路

Also Published As

Publication number Publication date
CN103620582A (zh) 2014-03-05
TW201312361A (zh) 2013-03-16
WO2012145511A2 (en) 2012-10-26
WO2012145511A3 (en) 2013-02-14
KR20140021636A (ko) 2014-02-20
TWI559149B (zh) 2016-11-21
EP2700167A2 (en) 2014-02-26
US20120268162A1 (en) 2012-10-25
EP2700167B1 (en) 2021-12-15
KR101906460B1 (ko) 2018-10-10

Similar Documents

Publication Publication Date Title
CN103477561B (zh) 可配置逻辑单元
EP0840455B1 (en) A microcontroller accessible macrocell
US9018979B2 (en) Universal digital block interconnection and channel routing
CN103477562B (zh) 处理器及操作处理器的方法
US8898502B2 (en) Clock domain crossing interface
CN107045879A (zh) 集成电路中的状态可见性和操纵
CN104598418A (zh) 一种基于fpga的控制i2c通信的系统及方法
CN102571050B (zh) 一种用于多时钟域的复位电路
US20080263319A1 (en) Universal digital block with integrated arithmetic logic unit
CN108919006A (zh) 接口扩展模组、老化测试系统、老化测试方法及存储介质
US10511308B2 (en) Field programmable transistor arrays
CN201349208Y (zh) 一种fpga多模式配置电路
CN103620582B (zh) 可配置逻辑单元
EP2965221B1 (en) Parallel configuration of a reconfigurable instruction cell array
EP1480224A1 (en) A semiconductor memory with a multiprotocol serial communication interface
CN108376550A (zh) 用于将查找表随机存取存储器元件重新用作配置随机存取存储器元件的方法和装置
CN105630120B (zh) 一种加载处理器硬件配置字的方法及装置
CN104778137A (zh) 基于avalon总线的多通道模拟量实时采集与缓存方法
CN108267681A (zh) 一种可编程电路的模块测试系统
Heron et al. Accelerating run-time reconfiguration on FCCMs
Memory Fusion Family of Mixed-Signal Flash FPGAs
Memory Fusion Family of Mixed-Signal Flash FPGAs

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant