CN103618003A - 具有改良栅极的高电子迁移率晶体管 - Google Patents

具有改良栅极的高电子迁移率晶体管 Download PDF

Info

Publication number
CN103618003A
CN103618003A CN201310577768.0A CN201310577768A CN103618003A CN 103618003 A CN103618003 A CN 103618003A CN 201310577768 A CN201310577768 A CN 201310577768A CN 103618003 A CN103618003 A CN 103618003A
Authority
CN
China
Prior art keywords
grid
layer
mobility transistor
electron mobility
high electron
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310577768.0A
Other languages
English (en)
Other versions
CN103618003B (zh
Inventor
石以瑄
邱树农
邱星星
石宇琦
吴杰欣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CN201310577768.0A priority Critical patent/CN103618003B/zh
Publication of CN103618003A publication Critical patent/CN103618003A/zh
Application granted granted Critical
Publication of CN103618003B publication Critical patent/CN103618003B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/432—Heterojunction gate for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H01L29/475—Schottky barrier electrodes on AIII-BV compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明涉及一种具有改良栅极的高电子迁移率晶体管，用于高功率的切换和放大。在制造一个高电荷迁移率晶体管以及包含该晶体管的微波集成电路和交换电路时，采用镍铬合金或镍钨合金作为第一栅极层的材料，以钝化在沉积栅极之前抽真空的步骤中，无法去除并已吸附和扩散到复合外延通道层表面上的氧或水的分子，从而达到增强一个高电荷迁移率晶体管及其所制成的微波集成电路和交换电路的功能及稳定性。

Description

具有改良栅极的高电子迁移率晶体管
技术领域
本发明涉及到一个用来作功率切换和微波放大的高电子迁移率晶体管，更明确些，它牵涉到一个高电子迁移率晶体管的栅极以增进该晶体管的操作性能。
背景技术
为了电子切换和放大大约千兆赫兹（1GHz）以下低频率的电信号，电路中大多使用了在硅基底或衬底上作的金属-氧化物-半导体-场效晶体管（MOSFET）或双极晶体管（BJT）。当频率高过1 千兆赫兹而进入微波和毫米波时，上述硅基的器件一般不适用于切换或放大这些电信号，因而不适于在微波和毫米波范围的应用。这是因为硅半导体中的电荷迁移率（电子迁移率）较低，在制成器件前为1000cm2/V-sec但在制成器件后则低过此数值，其击穿电场也较低，大概等于0.3X106 V/cm。由于较低的电荷迁移率，硅基的晶体管，器件或电路无法在过高的频率下工作。由于较低的击穿电场，硅基的晶体管也无法在高电压或高功率状况下操作，晶体管的小尺寸使得它很容易发生击穿。除了切换功率，这些器件还要用来转换高电压交流电（AC）到直流电（DC），或是转换直流电（DC）到交流电（AC）。在这些高功率的转换应用中，器件必须设计成可以承受高达几千伏的电压。为了达到较好的切换和放大效率，一个晶体管在两个输出端之间的寄生串联电阻必须要低，这种要求也需要所用的半导体具有高的电荷迁移率。因为串联电阻随着电荷迁移率的增加而减少。另外还有一个对晶体管的重要要求，即是在整个的使用寿命周期中，器件或电路必须要有好的稳定性和可靠性。器件或电路的使用寿命要求一般长达106-107个小时。最后晶体管及其电路必须可以用工业上的成熟的半导体技术和设备来生产或制造。综上所述，为了得到高效率和高速的功率切换和放大，使用的半导体必须有高的电荷迁移率，大的击穿电场，优良的热稳定性和容易用工业半导体技术来制造。
近年来，一种III-氮化物的新型半导体材料正被研发，其中III代表周期表第三族中的元素：铝、镓和铟。这种新型半导体的例子有：氮化铝、氮化镓、氮化铟和它们的融合物，氮化镓铝、氮化镓铟和氮化铟铝。此外，大部分这些III-氮化物的能隙比硅和砷化镓都要大，尤其是氮化镓、氮化镓铝和氮化铝，由于能量松弛时间的不同和大的能隙，使用III-氮化物和它们的融合物制作的电子器件的击穿电场远大过硅基的器件。例如：氮化镓铝的击穿电场为3.0X106V/cm，大约是硅或砷化镓的10倍。因此，同样尺寸的器件使用III-氮化物制作时，将可以承受10倍大的电压。
还要指出，这些III-氮化物中的电荷迁移率比硅要高。此外值得指出的是，对这些III-氮化物制造的器件，能进行稳定操作的临界结温度要比砷化镓和硅都高。作个比较，硅器件的临界结温度是250℃，砷化镓器件是400℃，而III-氮化物器件的临界结温度则高达600℃。考虑到高的击穿电场、大的电荷迁移率和高的稳定临界结操作温度，很显然，使用III-氮化物制作的器件和电路更适合於高功率的切换和高频率毫米波电路的应用。这些III-氮化物的器件可以取代部分目前以砷化镓技术来达成的高频率高功率电路应用。
然而，因为III-氮化物材料和蓝宝石或碳化硅基底或衬底之间的不同，它们之间的热膨胀系数和晶格常数并不匹配，这些热膨胀系数和晶格常数的不同会让III-氮化物薄膜在冷却或加热时导致应力和应变。这些应力和应变在外延III-氮化物层中能导致微裂缝或缺陷，并影响这些III-氮化物层的电子特性，这些微裂缝或缺陷有时很小而无法用简单的低倍光显微镜观察到。
本发明牵涉到用于功率切换和放大电路，基于III-氮化物的高电子迁移率晶体管（HEMT）。因此，先简单说明一下基于一复合III-氮化物的高电子迁移率晶体管的结构和操作。复合III-氮化物半导体层一般被沉积到蓝宝石、碳化硅或硅的基底或衬底上。复合III-氮化物薄膜层的外延是在高温进行，以硅衬底为例，最好的复合III-氮化物半导体层外延是沉积到（111）面或（100）面的衬底上。在外延沉积后，基底或衬底由高温降到室温，在这个温降过程中，复合III-氮化物外延层中会引起相当大的张硬力和应变。例如，在沉积一个氮化镓铟-氮化镓铝-氮化镓-硅的复合III-氮化物半导体层时，其中氮化镓铟有高掺杂，氮化镓铝未掺杂，氮化镓也未掺杂，在此复合III-氮化物外延层中引发的张硬力相当大，而会在氮化镓铝层中感应极化电荷。这种感应极化电荷在电场下不能飘动，因此不是自由电荷。上述氮化镓铟-氮化镓铝-氮化镓形成一个复合通道层。由于极化电荷和张硬力，氮化镓铝靠近那一面会有感应的正极化电荷，氮化镓铝层远离氮化镓层的上表面则会有负的感应极化电荷。正的极化电荷无法自由漂移但能在氮化镓外延层中感应同等数量的负自由电荷，这些感应到氮化镓外延层中的负自由电荷，在所要制造的晶体管通道层中（即氮化镓外延层）形成一个自由电子层。此未掺杂的氮化镓铝与将要沉积的栅极之间产生一肖特基结。
要制造的晶体管有一个通道，一个源极，一个漏极和一个栅极。当一个栅极电压被加到栅极和源极之间时，通道中自由电子的密度受到调制，输出端的电阻受到控制，此晶体管被称作一个高电子迁移率的晶体管（HEMT）。这是因为在氮化镓通道层中不含掺杂，感应在其中的负自由电子不会经受到杂质散射的影响，而有高的电荷或电子迁移率。因为感应到氮化镓通道层中负的自由电子有很高的迁移率，所制成的晶体管有良好的功能而被称作一个高电子迁移率的晶体管。
为了进一步增强这种高电子迁移率的晶体管的操作功能，可以在氮化镓铝外延层中添加杂质原子，以便让杂质原子提供额外的自由电子到相邻的氮化镓通道层中。从上面的说明，可以知道在III-氮化物高电子迁移率晶体管中，在复合III-氮化物层中引发的应力对这晶体管的操作是必须的。然而，III-氮化物高迁移率晶体管在使用时还有一些问题，其中一个问题牵涉到在操作中，晶体管的栅极对控制通道层中电荷的稳定性和一致性。这个问题对在高功率切换和放大使用中的高电子迁移率晶体管尤为重要。这主要是因栅极金属材料和通道层III-氮化物外延层材料之间热膨胀系数的差别而引起。一个复合III-氮化物外延层包含有氮化镓铟、氮化镓铝和氮化镓。这些氮化镓铟、氮化镓铝和氮化镓的热膨胀系数都比硅要大。此外，用来制作栅极的金属则有比这些氮化镓铟、氮化镓铝和氮化镓更大的热膨胀系数。在操作中当晶体管导通时（ON），通过通道层的电子损失部分动能而使得通道层会受热而升温，在晶体管关闭(OFF)时则会降温。在制造器件或电路的过程中，含有复合III-氮化物外延层的基底或衬底也经常经历到导通时的升温和关闭时的降温。这些在使用中的开关动作和制造过程中的升温和降温，都会在这些含有氮化镓铟、氮化镓铝和氮化镓的复合III-氮化物外延层中引起相当大的应力或应变。这些应力或应变很可能造成栅极的衰退或是晶体管特性的衰退。
此外，当一个高电子迁移率晶体管操作在高功率的导通状态时(ON)，通道中产生相当大量的热，产生的热导致通道和相邻的元件升温。这些元件包括漏极接触、源极接触和栅极。对栅极来讲，所产生的热尤其重要，因为所产生的热会在栅极上引起最大的温度上升，而且栅极的尺寸小，可以小到0.5微米，甚至小到0.1 微米或100纳米。当关闭一个高电子迁移率晶体管时，通道中产生的热迅速降低，通道和相邻的元件的温度也随之下降。在一个高电子迁移率晶体管的使用期间（或称寿命）中，会经常进行着导通(ON)或关闭(OFF)的动作。因此，在复合III-氮化物外延层中可产生相当严重的热应力和应变，从而在其上的栅极材料引发大的应力或应变。如前所述，复合半导体外延层的热膨胀系数比栅极材料的热膨胀系数要小，由于不同的热膨胀系数，相当严重的应力或应变会在栅极跟通道间产生。栅极的任何微小变形或栅极从通道层中局部的剥落都可以导致栅极的功能衰退，这些衰退可能造成栅极和通道半导体层之间的不完整或接触的不连续，从而减弱栅极对通道的调制效率。综上所述，很显然有必要给高电子迁移率晶体管提供一个改进的栅极以利于其在高功率的切换和放大使用。
发明内容
本发明的目的，在于提供一种具有改良栅极的高电子迁移率晶体管，用于高功率的切换和放大。
根据本发明，一个高电子迁移率晶体管（HEMT）具有更好的栅极功能来作为功率的切换或是在毫米波电子的应用，有一个衬底，一个复合外延通道层，一个突出层,一个源极接触，一个漏极接触，定出一个通道区，有一个通道区长轴，一个通道区的宽，一个通道区长和一个栅极，有一个栅极长，一个栅极宽和一个栅极搭线区，形成一个到该通道区的整流或肖特基接触。其中该栅极有一个用于形成该肖特基接触的具有第一栅极层厚度的第一栅极层，一个用于增强附着力的具有第二栅极层厚度的第二栅极层，和一个具有第三栅极层厚度的第三栅极层，用以减低该栅极沿着栅极宽度方向或通道长轴方向的电阻，该第一栅极层的材料或沉积方法使得该第一栅极层有高的功函数，同时能在通道区上有更好的附着力，以增强或改善含有该高电子迁移率晶体管的微波集成电路（MMICs)和模组，使其有更好的操作稳定性和可靠性。该源极接触和漏极接触之间的电阻由加到该栅极和源极接触之间的电压来调制。
所述第一栅极层，其材料为镍铬合金NixCr1-x或镍钨合金NiyW1-y，其中x<0.4，y<0.3。
所述第二栅极层的材料可以选自：钛或钛钨，以增强所述第一栅极层和第三栅极层之间的附着力。
所述第三栅极层的材料可选自：金、铜或它们的熔合物。
在选用铜作为第三栅极层的材料时，需要加一个具有第四栅极层厚度的第四栅极层，其材料为金，以防止第三栅极层铜金属在制造过程中或使用中的氧化。
漏极接触和源极接触可以是复合金属层，其材料可以选自下述金属群：钛、钨、铂、铝、金和铜，只要该复合金属层的第一层金属接触到复合外延层通道层时，可以有充分低的接触电阻。
所述复合外延通道层含有一个缓冲层、一个通道层、一个肖特基层、一个源极欧姆接触层、一个漏极欧姆接触层。突出层是为了降低肖特基层上的表面态密度。在正常操作时，自由电荷或是电子从源极接触流进源极接触这一边的通道层，进入通道层，到达通道层的漏极接触一边，最终流入漏极接触。该缓冲层的材料可以是多层的氮化铝-氮化镓铝，该通道层的材料可以是未掺杂或局部掺杂的氮化镓或氮化镓铟，该肖特基层的材料可以是未掺杂或掺杂的氮化镓铝，而且该源极欧姆接触层和漏极欧姆接触层的材料可以是高掺杂的氮化镓铟或氮化镓。该高电子迁移率晶体管含有一栅极绝缘介质层，该栅极绝缘介质层的材料可以选自：氮化硅，氧化硅，氮氧化硅，氧化铪，氧化镁或它们的熔合物，以降低栅极与源极，及栅极与漏极之间的漏电流，从而增强所制成的微波集成电路和交换电路的功能。
在制造一个含有III-氮化物的高电子迁移率晶体管的电路的过程中，氧或水的分子会吸附和扩散到复合外延通道层和其他复合III-氮化物半导体层的表面，在沉积栅极金属层前，有一抽真空的步骤。但这一抽真空的步骤一般不足以去除已吸附和扩散到复合外延通道层中的氧或水分子。在沉积栅极金属层的过程中，已吸附和扩散到复合外延通道层中的氧或水分子会残留在栅极金属层覆盖复合外延通道层中。
所述的栅极沉积到一个复合外延通道层表面的肖特基层上，该栅极有一个栅极头部， 一个栅极头部高，一个栅极头部长，一个栅极根部，一个栅极根部高， 一个栅极根部长，该栅极根部基本决定该高电子迁移率晶体管的操作功能，即增益和截止频率。放大器和交换电路使用该高电子迁移率晶体管时，其操作频率得以由减小栅极根部长来提高。该栅极头部有一栅极头部中心线，栅极根部有一栅极根部中心线。在图2a中，栅极头部中心线和栅极根部中心线在水平方向处于同一位置。为了增强高电子迁移率晶体管的功能，在图2b中，栅极头部中心线和栅极根部中心线可处在水平方向不同的位置。此时，栅极和位于左边的源极接触之间的寄生电容可以减小。  
根据本发明，栅极由一个栅极根部和一个栅极头部所组成。栅极根部有一个第一栅极层，其材料为镍铬合金或镍钨合金，以增强对该复合外延通道层表面肖特基层上的附着力并减小已吸附和扩散到复合外延通道层中，尤其是该肖特基层中的氧或水分子的作用。栅极根部还有一个第二栅极层，第二栅极层的材料选自钛或钛钨以增强第二栅极层和第三栅极层之间的附着力，第三栅极层的材料是金或铜，如果铜被用来作第三栅极层的材料，则会加一第四栅极层，其材料为金，以减低在铜表面可能发生的氧化，并方便后续的搭线步骤。因此，根据本发明，采用镍铬合金或镍钨合金作为一个高电子迁移率晶体管栅极中的第一栅极层，可减小已吸附和扩散到复合外延通道层中，尤其是该肖特基层中的氧或水分子对栅极的作用。   
在所述的肖特基层中另可以蚀刻一肖特基层凹区，达到一个肖特基层凹区深度，使得第一栅极层直接沉积到该肖特基层凹区中，以增强其稳定性和对通道中电子的调制能力。
为了增加高电荷迁移率晶体管及其所制成的微波集成电路和交换电路的功能和稳定性，在高电荷迁移率晶体管及其所制成的微波集成电路和交换电路的表面沉积一层保护层，此保护层的材料可以是氮化硅，氧化硅，氮氧化硅, 氧化铪，氧化镁或它们的熔合物。此保护层的目的是防止操作中过度的原子扩散或氧化，以减低可能产生的表面态。
复合外延通道层的材料可选自：氮化铝，氮化镓，氮化铟，氮化镓铝，氮化镓铟, 氮化铟铝和其熔合物。用来沉积复合外延通道层的基座或衬底，其材料可选自：硅，蓝宝石或碳化硅。       
       根据本发明，在制造一个高电荷迁移率晶体管及其所成的微波集成电路和交换电路时，吸附和扩散到复合外延通道层中表面的肖特基层上的氧或水的分子对后续沉积产生作用并被陷在栅极根部层底的复合外延通道层中，在沉积栅极之前抽真空的步骤中，无法去除这些已吸附和扩散到复合外延通道层中表面的肖特基层上的氧或水的分子，本发明采用镍铬合金或镍钨合金作为第一栅极层的材料，以钝化这些无法去除并已吸附和扩散到复合外延通道层中表面的肖特基层上的氧或水的分子，从而达到增强一个高电荷迁移率晶体管及其所制成的微波集成电路和交换电路的功能及稳定性。
附图说明    
图1a给出一个高电子迁移率晶体管其具有更好的栅极功能，来作为功率的切换或是在毫米波电子的应用；图1b则给出一个栅极160的截面图，有第一栅极层161，其材料为含铬的合金例如镍铬合金NixCr1-x或镍钨合金NiyW1-y，使得该第一栅极层有高的功函数，同时能在通道区上有更好的附着力，以增强或改善含有该高电子迁移率晶体管的微波集成电路和模组，使其有更好的操作稳定性和可靠性；图1c和图1d给出该高电子迁移率晶体管的其他含有一个突出层（120LL，120LR）的截面图；图1e和图1f给出该高电子迁移率晶体管的其他含有一栅极绝缘层（160I，160I’）的截面图。
图2a给出一个高电子迁移率晶体管其具有更好的栅极功能，来作为功率的切换或是在毫米波电子的应用的放大截面图。该栅极的截面中有第一栅极层，其材料为含铬的合金例如镍铬合金NixCr1-x或镍钨合金NiyW1-y，使得该第一栅极层有高的功函数，同时能在通道区上有更好的附着力，以增强或改善含有该高电子迁移率晶体管的微波集成电路和模组，使其有更好的操作稳定性和可靠性。在图2b中，栅极头部中心线(160HC)和栅极根部中心线 (160SC)最好处在水平方向不同的位置，以使该栅极和位于左边的源极之间的寄生电容可以减小。图2c中，栅极根部层直接沉积到一个未蚀刻的肖特基层上，图2d中，栅极根部则直接沉积到一个蚀刻了一凹槽(161SRC)的肖特基层上。
图3a至图3d’ 给出一个在制造高电荷迁移率晶体管使具有更好的栅极功能，来作为功率切换或是在毫米波的应用并在不同制造步骤后的截面图。图3a是作成栅极根部腔体后的截面图，图3b是作成栅极头部腔体后的截面图，图3c是进行蚀刻以便在肖特基层上产生一个肖特基层凹槽后的截面图，图3d是沉积栅极金属并沉积一层保护层或钝化层后的情况，图3e是在沉积栅极金属层到蚀刻了一个肖特基层腔体后的截面图，图3f 是沉积一层保护层或钝化层到该未蚀刻肖特基层腔体后的截面图，图3g是沉积一层保护层或钝化层到该蚀刻了肖特基层腔后的截面图。图3d’是该栅极显示各个栅极金属子层。
图4 曲线1给出了一个用纯镍为第一栅极层的高电荷迁移率晶体管的输出特性。曲线2给出了一个根据本发明，使用含铬的镍为第一栅极层制作的高电荷迁移率晶体管的输出特性。根据本发明的曲线2，在漏极和源极之间的电压由1.5伏增加到10伏时，从漏极流到源极的电流保持不变，没有像曲线1中的以纯镍为第一栅极层高电荷迁移率晶体管那样，产生连续的电流下降。
附图标记说明
100'，100''-高电子迁移率晶体管的截面，
110-衬底，
120-复合外延通道层，120B-缓冲层，120C-通道层，120S-肖特基层，120SR-肖特基层凹区，120SRC-肖特基层凹槽，120SRCD-凹槽深度，120OMS-源极欧姆接触层，120OMD-漏极欧姆接触层，（120LL，120LR）-突出层，
130-源极接触，
140-漏极接触，
150-通道区，150A-通道区长轴，150L-通道区长，150W-通道区宽，
160-栅极，160H-栅极头部，160HC-栅极头部中心线，160HH-栅极头部高，160HL-栅极头部长，160L-栅极长，160P-栅极搭线区，160S-栅极根部，160SC-栅极根部中心线，160SH-栅极根部高，160SL-栅极根部长，160W-栅极宽，（160I，160I’）-栅极绝缘层，
161-第一栅极层，161T-第一栅极层厚，161SRC-凹槽，161SRD-肖特基层凹区深度，
162-第二栅极层，162T-第二栅极层厚，
163-第三栅极层，163T-第三栅极层厚，
164-第四栅极层，164T-第四栅极层厚，
310T-光阻厚，(310R，310L)-光阻，
320-栅极根部腔，320D-栅极根部腔深，320L-栅极根部腔长，
330T-光阻厚，(330R,330L)-光阻，
340-栅极头部腔，340D-栅极头部腔深，340L-栅极头部腔长
350，350’-保护层或钝化层，350T，350’T-保护层或钝化层厚度，
（111）-晶面。
具体实施方式
下面结合附图及实施例对本发明的具体实施方式进一步加以描述：
根据本发明，如图1a所示，一个高电子迁移率晶体管（HEMT）100具有更好的栅极功能来作为功率的切换或是在毫米波电子的应用，有一个衬底110，一个复合外延通道层120，一个突出层（120LL，120LR）,一个源极接触130，一个漏极接触140，定出一个通道区150，有一个通道区长轴150A，一个通道区的宽150W，一个通道区长150L和一个栅极160，有一个栅极长160L，一个栅极宽160W和一个栅极搭线区160P，形成一个到该通道区150的整流或肖特基接触。
其中该栅极160有好几个子层，见图1b，用于形成该肖特基接触的第一栅极层161，有第一栅极层厚161T，其材料为镍铬合金NixCr1-x或镍钨合金NiyW1-y，其中x<0.4，y<0.3；一个用于增强附着力的第二栅极层162，有一个第二栅极层厚162T，第二栅极层162的材料可以选自：钛或钛钨，以增强第一栅极层161和第三栅极层163之间的附着力；一个第三栅极层163，有一个第三栅极层厚163T，用以减低该栅极160沿着栅极宽度160W方向（或通道长轴150A方向）的电阻，第三栅极层163的材料可选自：金、铜或它们的熔合物。在选用铜作为第三栅极层163的材料时，需要加一个具有第四栅极层厚度（164T）的第四栅极层164，其材料为金，以防止第三栅极层163铜金属在制造过程中或使用中的氧化。该第一栅极层161的材料或沉积方法使得该第一栅极层有高的功函数，同时能在通道区上有更好的附着力，以增强或改善含有该高电子迁移率晶体管的微波集成电路（MMICs)和模组，使其有更好的操作稳定性和可靠性。该源极接触130和漏极接触140之间的电阻由加到该栅极160和源极接触130之间的电压来调制。
漏极接触140和源极接触130的材料可以是复合金属层，其材料选自下述金属群：钛、钨、铂、铝、金和铜，只要该复合金属层的第一层金属接触到复合外延通道层120时，可以有充分低的接触电阻。
图1c和图1d给出该高电子迁移率晶体管100的截面（100c，100d)以作为说明之用。如图 1c所示，该高电子迁移率晶体管100有一个衬底110，一个含有一个缓冲层120B、一个通道层120C、一个肖特基层120S、一个源极欧姆接触层120OMS、一个漏极欧姆接触层120OMD的复合外延通道层120，一个源极接触130，一个漏极接触140和一个栅极160。一个突出层（图1d中的120LL，120LR），该突出层（120LL，120LR）是为了降低肖特基层120S上的表面态密度。在正常操作时，自由电荷或是电子从源极接触130流进源极接触130这一边的通道层120C，进入通道层120C，到达通道层120C的漏极接触140一边，最终流入漏极接触140。该缓冲层120B的材料可以是多层的氮化铝-氮化镓铝，该通道层120C的材料可以是未掺杂或局部掺杂的氮化镓或氮化镓铟，该肖特基层120S的材料可以是未掺杂或掺杂的氮化镓铝，而且该源极欧姆接触层120OMS和漏极欧姆接触层120OMD的材料可以是高掺杂的氮化镓铟或氮化镓。图1e和图1f给出该高电子迁移率晶体管100的其他含有一栅极绝缘介质层（160I，160I’）的截面图。该栅极绝缘介质层（160I，160I’）的材料可以选自：氮化硅，氧化硅，氮氧化硅，氧化铪，氧化镁或它们的熔合物，以降低栅极与源极，及栅极与漏极之间的漏电流，从而增强所制成的微波集成电路和交换电路的功能。
在制造一个含有III-氮化物的高电子迁移率晶体管的电路的过程中，氧或水的分子会吸附和扩散到复合外延通道层120和其他复合III-氮化物半导体层的表面，在沉积栅极金属层前，有一抽真空的步骤。但这一抽真空的步骤一般不足以去除已吸附和扩散到复合外延通道层120中的氧或水分子。在沉积栅极金属层的过程中，已吸附和扩散到复合外延通道层120中的氧或水分子会残留在栅极金属层覆盖复合外延通道层120中。
图2a给出该高电子迁移率晶体管100的栅极160的放大截面图。该栅极160沉积到一个复合外延通道层120表面的肖特基层120S上，该栅极160有一个栅极头部160H，一个栅极头部高160HH，一个栅极头部长160HL，一个栅极根部160S，一个栅极根部高160SH，一个栅极根部长160SL，该栅极根部160S基本决定该高电子迁移率晶体管100的操作功能，即增益和截止频率。放大器和交换电路使用该高电子迁移率晶体管100时，其操作频率得以由减小栅极根部长160SL来提高。该栅极头部160H有一栅极头部中心线160HC，栅极根部160S有一栅极根部中心线160SC。在图2a中，栅极头部中心线160HC和栅极根部中心线 160SC在水平方向处于同一位置。为了增强高电子迁移率晶体管的功能，在图2b中，栅极头部中心线160HC和栅极根部中心线160SC可处在水平方向不同的位置。此时，栅极160和位于左边的源极接触130之间的寄生电容可以减小。 
根据本发明，如图2a所示栅极（160）由一个栅极根部（160S）和一个栅极头部(160H)所组成。如图2c中, 栅极根部160S 有一个第一栅极层161，其材料为镍铬合金或镍钨合金，以增强对该复合外延通道层120表面肖特基层120S上的附着力并减小已吸附和扩散到复合外延通道层120中，尤其是该肖特基层120S中的氧或水分子的作用，栅极根部160S还有一个第二栅极层162，第二栅极层162的材料选自钛或钛钨以增强第二栅极层162和第三栅极层163之间的附着力。第三栅极层163的材料是金或铜，如果铜被用来作第三栅极层的材料，则会加一第四栅极层164，其材料为金，以减低在铜表面可能发生的氧化，并方便后续的搭线步骤。因此，根据本发明，采用镍铬合金或镍钨合金作为一个高电子迁移率晶体管栅极中的第一栅极层，可减小已吸附和扩散到复合外延通道层120中，尤其是该肖特基层120S中的氧或水分子对栅极160的作用。   
如图2d所示，在肖特基层中120S另可以蚀刻一肖特基层凹区161SR，达到一个肖特基层凹区深度161SRD，使得第一栅极层161直接沉积到该肖特基层凹区161SR中，以增强其稳定性和对通道中电子的调制能力。
为了增加高电荷迁移率晶体管及其所制成的微波集成电路和交换电路的功能和稳定性，在高电荷迁移率晶体管及其所制成的微波集成电路和交换电路的表面沉积一层保护层，此保护层的材料可以是氮化硅，氧化硅，氮氧化硅, 氧化铪，氧化镁或它们的熔合物。此保护层的目的是防止操作中过度的原子扩散或氧化，以减低可能产生的表面态。
复合外延通道层120的材料可选自：氮化铝，氮化镓，氮化铟，氮化镓铝，氮化镓铟, 氮化铟铝和其熔合物。用来沉积复合外延通道层120的基座或衬底110，其材料可选自：硅，蓝宝石或碳化硅。       
应当指出的是，如图1 和图2中所示的高电荷迁移率晶体管100，只是为了简化说明因而只显示了一根栅极的示意图。一个用在高功率或高电压的高电荷迁移率晶体管，一般有至少一根栅极互相连接在一起以控制通道区的电阻。
根据本发明，具有改进电特性的高电荷迁移率晶体管可用工业装备来制造。为了简化说明，对源极欧姆接触层120OMS，漏极欧姆接触层120OMD，突出层（图1d中的120LL，120LR），源极接触130，漏极接触140的光刻，蚀刻和沉积不多做描述，这些步骤对熟悉半导体制程的人员应可容易了解。
图3a给出一个复合外延通道层120，含有一个缓冲层120B、一个通道层120C、一个肖特基层120S，先覆上一层栅极根部光刻胶或光阻(310R，310L)，达到该栅极根部光刻胶或光阻厚310T，以曝光显影制程产生一个栅极根部腔320，该栅极根部腔320有栅极根部腔长320L和栅极根部腔深320D，等于该栅极根部光刻胶或光阻厚310T，并曝露一部分的肖特基层120S。该栅极根部腔长320L控制到150纳米或更小以便在后续的制作过程中形成栅极根部。
图3b给出后续覆上的一层栅极头部光刻胶或光阻330R，330L、达到栅极头部光刻胶或光阻厚330T，以曝光显影制程产生一个栅极头部腔340，该栅极头部腔340有栅极头部腔长340L和栅极头部腔深340D，等于该栅极头部光刻胶或光阻厚330T，并曝露栅极根部腔320和一部分的肖特基层120S。该栅极头部腔长340L控制到600纳米以便在后续的制作过程中形成栅极头部而减小栅极串联电阻。为了增强栅极根部层的稳定性和可靠性，如图3c所示，进行蚀刻以便在肖特基层120S上产生一个肖特基层凹槽120SRC，有一凹槽深度120SRCD。蚀刻后应彻底清洗晶片并烘乾，以便后续的真空金属沉积。如图3d、图3d’所示，先沉积一层第一栅极层161，达到第一栅极层厚161T，该第一栅极层161的材料选自NixCr1-x 或NiyW1-y ，其中x <0.3，y<0.4，接着沉积一层第二栅极层162，达到第二栅极部层厚162T，作为附着层以便沉积一层第三栅极层163，该第二栅极层162的材料选自：钛和钛钨以增强附着力，该第三栅极层163有第三栅极层厚163T，以降低栅极沿其长轴方向的电阻（或通道区长轴，150A，图1a），选择并沉积该第一栅极层161材料，使得该第一栅极层161材料有高的功涵数或大的能障(potential barrier)，同时在肖特基层120S或肖特基层凹槽120SRC上有更好的附着性，以增强所制成的微波集成电路和交换电路的稳定性和可靠性。第三栅极层163的材料可选自：金和铜。如果所选的第三栅极层163材料是铜，则加沉积一层第四栅极层164，达到第四栅极层厚164T，该第四栅极层164的材料为金，以防止第三栅极层163材料的氧化。在沉积完上述的全部栅极层后，栅极以外的金属和其下的光阻或光刻胶以剥离方式去除。剥离方式可以把晶片整个泡到溶剂中以溶掉光阻或光刻胶，并进行彻底的清洗。烘干后，最后再沉积一层保护层或钝化层350，达到一保护层或钝化层厚度350T，以起到保护并钝化该高电荷迁移率晶体管并达到加强稳定性和操作的可靠性。至此，如图3f 中所示的高电荷迁移率晶体管已经可以进行下一步的搭线和测试。
在有肖特基层凹槽120SRC的情况下，如图3e所示，栅极金属层的沉积可如下述进行。第一栅极层161的材料可全部或部分沉积到此肖特基层凹槽120SRC中。在沉积完其他的栅极层材料后，栅极以外的金属和其下的光阻或光刻胶以剥离方式去除。剥离方式可以把整个晶片泡到溶剂中以溶掉光阻或光刻胶，并进行彻底的清洗，烘干。最后再沉积一层保护层或钝化层350’，达到一保护层或钝化层厚度350’T，以起到保护并钝化该高电荷迁移率晶体管并达到加强稳定性和操作的可靠性。至此，如图3g中所示的高电荷迁移率晶体管已经可以进行下一步的搭线和测试。
图4曲线1给出了一个用纯Ni为第一栅极根部层161的高电荷迁移率晶体管的输出特性。制作此高电荷迁移率晶体管的复合氮化物外延层以MOCVD沉积到(111)面的硅晶圆。此曲线1中的数据是取自一个当加到栅极电压为零的状态。我们可以看到当加到漏极和源极之间的电压增加时，从漏极流到源极的电流迅速增加，此电流在漏极和源极之间的电压为1.5 伏时为最大。在漏极和源极之间的电压由1.5 伏增加到10伏时，从漏极流到源极的电流反而连续下降。随着漏极和源极之间电压的连续增加，从漏极流到源极的电流反而有连续下降的现象，这个电流的下降和理想的高电荷迁移率晶体管电流不同。理想的高电荷迁移率晶体管在这区域操作时其电流会几乎保持不变。从漏极流到源极的电流随漏极和源极之间的电压变化显示，在此使用纯Ni为第一栅极根部层高电荷迁移率晶体管中，有一较小的输出阻抗。这较小的输出阻抗是由栅极根部层下在肖特基层120S中的表面态造成。为了达到高效率的切换和信号放大，高电荷迁移率晶体管的输出阻抗应该为无限大。也就是在增减漏极和源极之间的电压时，从漏极流到源极的电流必须保持不变。
图4曲线2给出了一个根据本发明，使用含Cr的Ni合金为第一栅极层161制作的高电荷迁移率晶体管的输出特性。制作此高电荷迁移率晶体管的复合氮化物外延层也是取自用来制作曲线1晶体管的同一个以MOCVD沉积到(111)面上的硅晶圆。曲线2中的数据也是取自一个加到栅极电压为零的状态。我们可以看到当加到漏极和源极之间的电压由零伏增加时，从漏极流到源极的电流迅速增加，该电流在漏极和源极之间的电压为1.5 伏时达到一最大值。在漏极和源极之间的电压由1.5伏增加到10伏时，从漏极流到源极的电流保持不变，没有像曲线1中的以纯Ni为第一栅极层161的高电荷迁移率晶体管那样，产生连续下降电流。

Claims (19)

1.一种具有改良栅极的高电子迁移率晶体管，用于高功率的切换和放大，其特征在于：所述高电子迁移率晶体管（100），有一个衬底（110），一个复合外延通道层（120），一个突出层（120LL，120LR）,一个源极接触（130），一个漏极接触（140），定出一个通道区（150），有一个通道区长轴（150A），一个通道区宽（150W），一个通道区长（150L）和一个栅极（160），有一个栅极长（160L），一个栅极宽（160W）和一个栅极搭线区（160P），形成一个到该通道区（150）的整流或肖特基接触；其中该栅极（160）有一个用于形成该肖特基接触的具有第一栅极层厚度（161T）的第一栅极层（161），一个用于增强附着力的具有第二栅极层厚度(162T)的第二栅极层（162），和一个具有第三栅极层厚度（163T）的第三栅极层（163），用以减低该栅极（160）沿着栅极宽度（160W）方向或通道长轴（150A）方向的电阻，该源极接触（130）和漏极接触（140）之间的电阻由加到该栅极（160）和源极接触（130）之间的电压来调制。
2.根据权利要求1所述的具有改良栅极的高电子迁移率晶体管，其特征在于：所述第一栅极层（161），其材料为镍铬合金NixCr1-x或镍钨合金NiyW1-y，其中x<0.4，y<0.3。
3.根据权利要求1所述的具有改良栅极的高电子迁移率晶体管，其特征在于：所述第二栅极层（162）的材料选自：钛或钛钨，以增强所述第一栅极层（161）和第三栅极层（163）之间的附着力。
4.根据权利要求1所述的具有改良栅极的高电子迁移率晶体管，其特征在于：所述第三栅极层（163）的材料可选自：金、铜或它们的熔合物。
5.根据权利要求1所述的具有改良栅极的高电子迁移率晶体管，其特征在于：在选用铜作为第三栅极层（163）的材料时，需要加一个具有第四栅极层厚度（164T）的第四栅极层（164）。
6.根据权利要求5所述的具有改良栅极的高电子迁移率晶体管，其特征在于：所述第四栅极层（164)，其材料为金。
7.根据权利要求1所述的具有改良栅极的高电子迁移率晶体管，其特征在于：所述的漏极接触（140）和源极接触（130）是复合金属层，其材料选自下述金属群：钛、钨、铂、铝、金和铜。
8.根据权利要求1所述的具有改良栅极的高电子迁移率晶体管，其特征在于：所述复合外延通道层（120）含有一个缓冲层（120B）、一个通道层（120C）、一个肖特基层（120S）、一个源极欧姆接触层（120OMS）、一个漏极欧姆接触层（120OMD）。
9.根据权利要求8所述的具有改良栅极的高电子迁移率晶体管，其特征在于：所述缓冲层（120B）的材料是多层的氮化铝-氮化镓铝。
10.根据权利要求8所述的具有改良栅极的高电子迁移率晶体管，其特征在于：所述的通道层（120C）的材料是未掺杂或局部掺杂的氮化镓或氮化镓铟。
11.根据权利要求8所述的具有改良栅极的高电子迁移率晶体管，其特征在于：所述的肖特基层（120S）的材料是未掺杂或掺杂的氮化镓铝。
12.根据权利要求8所述的具有改良栅极的高电子迁移率晶体管，其特征在于：所述的源极欧姆接触层（120OMS）和漏极欧姆接触层（120OMD）的材料是高掺杂的氮化镓铟或氮化镓。
13.根据权利要求8所述的具有改良栅极的高电子迁移率晶体管，其特征在于：所述的该栅极（160）沉积到一个复合外延通道层（120）表面的肖特基层（120S）上，该栅极（160）有一个栅极头部(160H)， 一个栅极头部高(160HH)，一个栅极头部长(160HL)，一个栅极根部(160S)，一个栅极根部高(160SH)， 一个栅极根部长(160SL)，该栅极头部(160H) 有一栅极头部中心线(160HC)，栅极根部(160S) 有一栅极根部中心线 (160SC)，栅极头部中心线(160HC)和栅极根部中心线 (160SC)处在水平方向不同的位置。
14.根据权利要求8所述的具有改良栅极的高电子迁移率晶体管，其特征在于：在所述肖特基层(120S)中另蚀刻一肖特基层凹区(161SR)，达到一个肖特基层凹区深度（161SRD），使得第一栅极根部层(161)直接沉积到该肖特基层凹区（161SR）中，以增强其稳定性和对通道中电子的调制能力。
15.根据权利要求1所述的具有改良栅极的高电子迁移率晶体管，其特征在于：在所述高电子迁移率晶体管（100）及其所制成的微波集成电路和交换电路的表面沉积一层保护层。
16.根据权利要求15所述的改进栅极的高电子迁移率晶体管，其特征在于：所述保护层的材料是氮化硅，氧化硅，氮氧化硅, 氧化铪，氧化镁或它们的熔合物。
17.根据权利要求1或8所述的具有改良栅极的高电子迁移率晶体管，其特征在于：所述复合外延通道层（120）的材料选自：氮化铝，氮化镓，氮化铟，氮化镓铝，氮化镓铟, 氮化铟铝和其熔合物。
18.根据权利要求1所述的具有改良栅极的高电子迁移率晶体管，其特征在于：所述的衬底（110），其材料选自：硅，蓝宝石或碳化硅。
19.根据权利要求8所述的具有改良栅极的高电子迁移率晶体管，其特征在于：所述的肖特基层（120S）和栅极（160）之间另加了一个栅极绝缘介质层(160I，160I’)，该栅极绝缘介质层（160I，160I’）的材料可以选自：氮化硅，氧化硅，氮氧化硅，氧化铪，氧化镁或它们的熔合物，以降低栅极与源极，及栅极与漏极之间的漏电流。
CN201310577768.0A 2013-11-18 2013-11-18 具有改良栅极的高电子迁移率晶体管 Active CN103618003B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310577768.0A CN103618003B (zh) 2013-11-18 2013-11-18 具有改良栅极的高电子迁移率晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310577768.0A CN103618003B (zh) 2013-11-18 2013-11-18 具有改良栅极的高电子迁移率晶体管

Publications (2)

Publication Number Publication Date
CN103618003A true CN103618003A (zh) 2014-03-05
CN103618003B CN103618003B (zh) 2017-04-12

Family

ID=50168707

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310577768.0A Active CN103618003B (zh) 2013-11-18 2013-11-18 具有改良栅极的高电子迁移率晶体管

Country Status (1)

Country Link
CN (1) CN103618003B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111681958A (zh) * 2020-05-29 2020-09-18 华南理工大学 一种新型异质结构镁扩散制备常关型hemt器件的方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1419713A (zh) * 2000-02-04 2003-05-21 美商克立光学公司 具减低捕捉之三族氮化物基础场效晶体管和高电子移动晶体管及其制造方法
CN101506958A (zh) * 2006-09-20 2009-08-12 富士通株式会社 场效应晶体管
CN101728476A (zh) * 2009-11-20 2010-06-09 中山大学 一种用于led氮化镓外延层转移的高导热金属基板及其制备方法
CN102237361A (zh) * 2010-04-23 2011-11-09 英特赛尔美国股份有限公司 带有集成保护器的GaN基功率器件：结构和方法
CN102856366A (zh) * 2012-09-04 2013-01-02 程凯 一种增强型器件
CN102947938A (zh) * 2010-04-28 2013-02-27 克里公司 具有改进的粘合的半导体器件及制造该半导体器件的方法
CN103219239A (zh) * 2013-03-27 2013-07-24 中国电子科技集团公司第五十五研究所 具有高热稳定性的AlGaN/GaN HEMT制造法
CN103606560A (zh) * 2013-10-22 2014-02-26 石以瑄 减小微裂缝的影响，且用在微波集成电路和交换电路的高电荷迁移率晶体管

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1419713A (zh) * 2000-02-04 2003-05-21 美商克立光学公司 具减低捕捉之三族氮化物基础场效晶体管和高电子移动晶体管及其制造方法
CN101506958A (zh) * 2006-09-20 2009-08-12 富士通株式会社 场效应晶体管
CN101728476A (zh) * 2009-11-20 2010-06-09 中山大学 一种用于led氮化镓外延层转移的高导热金属基板及其制备方法
CN102237361A (zh) * 2010-04-23 2011-11-09 英特赛尔美国股份有限公司 带有集成保护器的GaN基功率器件：结构和方法
CN102947938A (zh) * 2010-04-28 2013-02-27 克里公司 具有改进的粘合的半导体器件及制造该半导体器件的方法
CN102856366A (zh) * 2012-09-04 2013-01-02 程凯 一种增强型器件
CN103219239A (zh) * 2013-03-27 2013-07-24 中国电子科技集团公司第五十五研究所 具有高热稳定性的AlGaN/GaN HEMT制造法
CN103606560A (zh) * 2013-10-22 2014-02-26 石以瑄 减小微裂缝的影响，且用在微波集成电路和交换电路的高电荷迁移率晶体管

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111681958A (zh) * 2020-05-29 2020-09-18 华南理工大学 一种新型异质结构镁扩散制备常关型hemt器件的方法

Also Published As

Publication number Publication date
CN103618003B (zh) 2017-04-12

Similar Documents

Publication Publication Date Title
US8482037B2 (en) Gated AlGaN/GaN Schottky device
CN101246899B (zh) 碳化硅二次外延结构
CN104465748B (zh) 一种GaN基增强型HEMT器件及其制备方法
CN106024914A (zh) 混合阳极电极结构的GaN基肖特基二极管及其制备方法
CN106783851A (zh) 集成肖特基二极管的SiCJFET器件及其制作方法
CN102938413A (zh) AlGaN/GaN异质结增强型器件及其制作方法
CN101303978A (zh) 适用于氮化镓器件n型欧姆接触的制作方法
CN109742135A (zh) 一种碳化硅mosfet器件及其制备方法
CN103928309B (zh) N沟道碳化硅绝缘栅双极型晶体管的制备方法
CN111863808A (zh) 基于肖特基-欧姆混合漏电极的单片异质集成Cascode晶体管及制作方法
CN106449773B (zh) GaN基肖特基二极管结构及其制作方法
CN108321212A (zh) SiC肖特基二极管的制备方法及其结构
CN104393045B (zh) 一种新型GaN基增强型HEMT器件及其制备方法
CN103928524A (zh) 带有n型漂移层台面的碳化硅umosfet器件及制作方法
CN103839784A (zh) 离子注入掩膜方法及碳化硅肖特基二极管制造方法
CN103779406B (zh) 加源场板耗尽型绝缘栅AlGaN/GaN器件结构及其制作方法
Sheng et al. Demonstration of the first SiC power integrated circuit
Zhang et al. Development of 4H-SiC LJFET-based power IC
KR101261928B1 (ko) 실리콘 카바이드 쇼트키 베리어 다이오드의 제조방법
CN103618003A (zh) 具有改良栅极的高电子迁移率晶体管
CN208422921U (zh) 一种高耐压高导通性能p型栅极常关型hemt器件
CN103904112B (zh) 耗尽型绝缘栅AlGaN/GaN器件结构及其制作方法
CN103745923B (zh) 氮化镓衬底上生长栅介质的方法及电学性能测试方法
CN212967711U (zh) 一种半导体器件及电容器
CN103606560B (zh) 减小微裂缝的影响，且用在微波集成电路和交换电路的高电荷迁移率晶体管

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant